JPS6143498A - 配線基板および製造方法 - Google Patents
配線基板および製造方法Info
- Publication number
- JPS6143498A JPS6143498A JP16499384A JP16499384A JPS6143498A JP S6143498 A JPS6143498 A JP S6143498A JP 16499384 A JP16499384 A JP 16499384A JP 16499384 A JP16499384 A JP 16499384A JP S6143498 A JPS6143498 A JP S6143498A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring board
- hole conductor
- insulating substrate
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、配線技術、特に、スルーホ−ル導体とパター
ン導体とを接続する微細な配線パターンを形成する技術
に関し、例えば、半導体装置の製造において、集積回路
等を形成されているペレットの電極を外部のリードに接
続するのに使用して有効な配線技術に関する0、 〔背景技術〕 半導体装置として、スルーホール導体を形成されている
グレズドセラミック54反上にパターン導体を形成する
とともに、ペレットをボンディングし、ペレットの電極
とパターン6体とをポンディングワイヤにより接続する
ことにより、ペレットの集積回路をパターン導体および
これに接続されたスルーホール導体を経由して外部に引
き出すように措成するもの、が考えられる。
ン導体とを接続する微細な配線パターンを形成する技術
に関し、例えば、半導体装置の製造において、集積回路
等を形成されているペレットの電極を外部のリードに接
続するのに使用して有効な配線技術に関する0、 〔背景技術〕 半導体装置として、スルーホール導体を形成されている
グレズドセラミック54反上にパターン導体を形成する
とともに、ペレットをボンディングし、ペレットの電極
とパターン6体とをポンディングワイヤにより接続する
ことにより、ペレットの集積回路をパターン導体および
これに接続されたスルーホール導体を経由して外部に引
き出すように措成するもの、が考えられる。
しかし、かかる半導体装置に使用される配線基板におい
ては、セラミック基板上にスクリーン印刷形成されるガ
ラス質膜がスルーホール導体において、オーバハング形
状になるため、スルーホール導体の上端がガラス質膜に
よって埋没されてしまうという問題点があることが、本
発明者により明らかにされた。
ては、セラミック基板上にスクリーン印刷形成されるガ
ラス質膜がスルーホール導体において、オーバハング形
状になるため、スルーホール導体の上端がガラス質膜に
よって埋没されてしまうという問題点があることが、本
発明者により明らかにされた。
なお、セラミック基板上にガラス質膜を形成してなるグ
レーズドセラミック基板技術を述べた例として、株式会
社工業調査会1980年1月15日発行「IC化実装技
術」 (日本マイクロエレクトロニクス協会用)P46
〜51.がある。
レーズドセラミック基板技術を述べた例として、株式会
社工業調査会1980年1月15日発行「IC化実装技
術」 (日本マイクロエレクトロニクス協会用)P46
〜51.がある。
本発明の目的は、スルーホール4体とパターン導体との
接続を確実に確保することができる配線技術を提供する
ことにある。
接続を確実に確保することができる配線技術を提供する
ことにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡矩に説明すれば、次の通りである。
を簡矩に説明すれば、次の通りである。
すなわち、スピンナ塗布等によって、ガラス質nりを薄
く均一に形成することにより、スルーホール導体とガラ
ス質■2材料との非親和性を利用してスルーホール導体
をガラスn膜上に自然に露出させるようになし、これに
より、スルーホール導体とパターン導体との接続を41
保するようにしたものである。
く均一に形成することにより、スルーホール導体とガラ
ス質■2材料との非親和性を利用してスルーホール導体
をガラスn膜上に自然に露出させるようになし、これに
より、スルーホール導体とパターン導体との接続を41
保するようにしたものである。
第1図は本発明の一実施例である半導体装置に使用され
る配wA5仮を示す縦断面図、第2図〜第5図はその製
造方法の一実施例を示す各縦断面図である。
る配wA5仮を示す縦断面図、第2図〜第5図はその製
造方法の一実施例を示す各縦断面図である。
本実施例において、この配線基板は絶縁基板としてのセ
ラミック基板1を備えており、このセラミック基板1に
はスルーホール6体2が上下に貫通するように形成され
ている。スルーホール導体2の上端部2aはセラミック
基板1の上面に若干突出されており、スルーホール4体
2の下端部は、図示しないリードビンを電気的かつ機械
的に接続されるようになっている。
ラミック基板1を備えており、このセラミック基板1に
はスルーホール6体2が上下に貫通するように形成され
ている。スルーホール導体2の上端部2aはセラミック
基板1の上面に若干突出されており、スルーホール4体
2の下端部は、図示しないリードビンを電気的かつ機械
的に接続されるようになっている。
セラミック基板lの上面にはガラスfll!J3がきわ
めて薄く均一に形成されており、スルーホール4体2の
上端突出部2aはガラス質1t!3を貫通して上方に若
干露出している。すなわち、スルーホール4体2の材質
とガラスn膜上の材質とは互いに非親和性であるため、
きわめて薄く形成されているガラス質膜3がスルーホー
ル導体2においてはしかれることにより、スルーホール
導体2の上端突出部2aはガラス質膜3から霧出される
ことになる。
めて薄く均一に形成されており、スルーホール4体2の
上端突出部2aはガラス質1t!3を貫通して上方に若
干露出している。すなわち、スルーホール4体2の材質
とガラスn膜上の材質とは互いに非親和性であるため、
きわめて薄く形成されているガラス質膜3がスルーホー
ル導体2においてはしかれることにより、スルーホール
導体2の上端突出部2aはガラス質膜3から霧出される
ことになる。
ガラス質11S13の」−面にはパターン4体4がスル
ーホール4体2に確実に接続するように形成されている
。すなわら、スルーホール導体2の上端突出部2aはガ
ラス質膜3から確実に露出しているため、パターン導体
4はスルーホール導体2に確実に接続することにt6゜ なお、5はパターン導体4の一部であるペレットボンデ
ィング部である。
ーホール4体2に確実に接続するように形成されている
。すなわら、スルーホール導体2の上端突出部2aはガ
ラス質膜3から確実に露出しているため、パターン導体
4はスルーホール導体2に確実に接続することにt6゜ なお、5はパターン導体4の一部であるペレットボンデ
ィング部である。
次に、前記構成にかかる配&?!基板の製造方法を説明
する。
する。
スルーホール導体2を適当な方法により形成されたセラ
ミック基板1を、第2図に示されているように、スピン
ナ塗布装置(一部のみが図示されている。)のスピンナ
6に載せて保持せしめ、回転させる。
ミック基板1を、第2図に示されているように、スピン
ナ塗布装置(一部のみが図示されている。)のスピンナ
6に載せて保持せしめ、回転させる。
この回転中、ガラス質膜材料8をノズル7からセラミッ
ク基板】の上面における略中心に滴下させる。このガラ
ス質膜材料8はガラス質基材と適当な溶媒とを適当な流
動性を示・ずように適当な割合で混合されている。した
がって、セラミック基板1の上面に滴下されたガラス質
膜材料8は、回転による遠心力によって放射方向に拡散
されることになり、セラミック基板1の上面に均一に塗
布されて行くことになる。このとき、塗布膜が、例えば
、0.1−10μm程度のきわめて薄い1I5IN。
ク基板】の上面における略中心に滴下させる。このガラ
ス質膜材料8はガラス質基材と適当な溶媒とを適当な流
動性を示・ずように適当な割合で混合されている。した
がって、セラミック基板1の上面に滴下されたガラス質
膜材料8は、回転による遠心力によって放射方向に拡散
されることになり、セラミック基板1の上面に均一に塗
布されて行くことになる。このとき、塗布膜が、例えば
、0.1−10μm程度のきわめて薄い1I5IN。
にするように、流動性および滴下量等を調整することが
望ましい。
望ましい。
ガラス質膜材料7の塗布11りが形成されるとき、ガラ
ス質膜材料7とスルーホール4体2を形成している材料
とは非親和性であるため、ガラス質膜材料7がスルーホ
ール導体2においてはしかれることにより、第3図に示
されているように、スルーホール導体2における上端突
出部2aを塗布膜9の上面から露出させることになる。
ス質膜材料7とスルーホール4体2を形成している材料
とは非親和性であるため、ガラス質膜材料7がスルーホ
ール導体2においてはしかれることにより、第3図に示
されているように、スルーホール導体2における上端突
出部2aを塗布膜9の上面から露出させることになる。
塗布129はスルーホール導体2においてはしかれると
き、塗布膜9の17さがきわめて薄いため、オーバハン
グ形状を形成することはなく、したがって、スルーホー
ル導体2の上端突出部2aは塗布膜9から確実に露出す
ることになる。
き、塗布膜9の17さがきわめて薄いため、オーバハン
グ形状を形成することはなく、したがって、スルーホー
ル導体2の上端突出部2aは塗布膜9から確実に露出す
ることになる。
続いて、ガラス質膜材料の塗布膜9は焼成等、適当な方
法により溶媒を飛ばされ、ガラス質IIg3が形成され
ることになる。
法により溶媒を飛ばされ、ガラス質IIg3が形成され
ることになる。
その後、第4図に示されているように、所定の配線パタ
ーンを形成されているメタルマスクIOをガラス質膜3
の上面に密着させ、4体材料が蒸着により被着される。
ーンを形成されているメタルマスクIOをガラス質膜3
の上面に密着させ、4体材料が蒸着により被着される。
この弾着により、第5図に示されているように、ガラス
質nり3の上面にメタルマスク10に形成されている配
線パターンが、パターン4体4として転写されることに
なる。
質nり3の上面にメタルマスク10に形成されている配
線パターンが、パターン4体4として転写されることに
なる。
このとき、スルーホール導体2GJおける上端突出部2
aがガラス?r11!23から露出しているため、パタ
ーン導体4はスルーホール6体2に確実に接続されるこ
とになる。
aがガラス?r11!23から露出しているため、パタ
ーン導体4はスルーホール6体2に確実に接続されるこ
とになる。
fi+ 基板上にガラス質膜を形成することにより、
基板表面の漱細な凹凸を埋めて平滑化することができる
ため、パターン導体を適正に形成することができ、パタ
ーン導体の断線不良等の発生を防止することができる。
基板表面の漱細な凹凸を埋めて平滑化することができる
ため、パターン導体を適正に形成することができ、パタ
ーン導体の断線不良等の発生を防止することができる。
(2) 基板にガラス質膜を薄く均一に形成すること
により、基板に形成されたスルーホールJlをガラス質
膜の表面から確実に露出させることができるため、スル
ーホール導体とガラス質膜上に形成されるパターン導体
とを確実に接続することができる。
により、基板に形成されたスルーホールJlをガラス質
膜の表面から確実に露出させることができるため、スル
ーホール導体とガラス質膜上に形成されるパターン導体
とを確実に接続することができる。
(3)基板にガラス質膜材料をスピンナ塗布することに
より、ガラスIff膜を薄り、かつ、均一に形成するこ
とができるため、凸仮に形成されたスルーホール導体を
ガラス質膜から確実に露出させることができる。
より、ガラスIff膜を薄り、かつ、均一に形成するこ
とができるため、凸仮に形成されたスルーホール導体を
ガラス質膜から確実に露出させることができる。
(42ガラス′Jt膜上にパターン導体を腑着によって
形成することにより、バク−74体を微細に、かつ、高
い精度に形成することができる。
形成することにより、バク−74体を微細に、かつ、高
い精度に形成することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、ガラス質膜はスピンナ塗布により薄く形成する
に限らず、スプレー塗布等により薄く形成してもよい。
に限らず、スプレー塗布等により薄く形成してもよい。
パターン4体は弾着により形成するに限らず、スクリー
ン印刷等により形成してもよい。
ン印刷等により形成してもよい。
絶縁基板はセラミック基板に限らず、樹脂基板等であっ
てもよい。
てもよい。
C利用分野)
以上の説ツ1では主として本発明者によってなされた発
明をその背景となった利用分野である半導体装置の配線
基板に適用した場合にフいて説明したが、それに限定さ
れるものではなく、電子部品や電子機器の配線基板とし
ても通用することができる。
明をその背景となった利用分野である半導体装置の配線
基板に適用した場合にフいて説明したが、それに限定さ
れるものではなく、電子部品や電子機器の配線基板とし
ても通用することができる。
第1図は本発明の一実施例である半導体装置に使用され
る配線基板を示ず縦tgr面図、第2gJ、第3図、第
4図および第5図はその製造方法の一実施例を示す各縦
断面図である。 1・・・セラミックJJ5仮(絶1象基(反)、2・・
・スルーホール導体、3・・・ガラス質膜、4・・・パ
ターン導体、5・・・ペレ・7トボンデイング部、6・
・・スピンナ、7・・・ノズル、8・・・ガラス質膜材
料、9・・・塗布膜、10・・・メタルマスク。
る配線基板を示ず縦tgr面図、第2gJ、第3図、第
4図および第5図はその製造方法の一実施例を示す各縦
断面図である。 1・・・セラミックJJ5仮(絶1象基(反)、2・・
・スルーホール導体、3・・・ガラス質膜、4・・・パ
ターン導体、5・・・ペレ・7トボンデイング部、6・
・・スピンナ、7・・・ノズル、8・・・ガラス質膜材
料、9・・・塗布膜、10・・・メタルマスク。
Claims (1)
- 【特許請求の範囲】 1、絶縁基板にスルーホール導体がその一端を絶縁基板
上に露出するように形成され、絶縁基板上にガラス質膜
が薄く形成され、さらに、ガラス質膜上にパターン導体
がスルーホール導体の一端と接続するように形成されて
いる配線基板。 2、絶縁基板が、セラミック基板により形成されている
ことを特徴とする特許請求の範囲第1項記載の配線基板
。 3、ガラス質膜が、きわめて薄く、かつ、均一に形成さ
れていることを特徴とする特許請求の範囲第1項記載の
配線基板。 4、絶縁基板にスルーホール導体をその一端が絶縁基板
上に露出するように形成する工程と、絶縁基板上にガラ
ス質膜材料を供給してスピンナ塗布する工程と、薄く均
一に形成されているガラス質膜上にパターン導体をスル
ーホール導体に接続するように蒸着により形成する工程
とを備えている配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16499384A JPS6143498A (ja) | 1984-08-08 | 1984-08-08 | 配線基板および製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16499384A JPS6143498A (ja) | 1984-08-08 | 1984-08-08 | 配線基板および製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6143498A true JPS6143498A (ja) | 1986-03-03 |
Family
ID=15803800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16499384A Pending JPS6143498A (ja) | 1984-08-08 | 1984-08-08 | 配線基板および製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6143498A (ja) |
-
1984
- 1984-08-08 JP JP16499384A patent/JPS6143498A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3469686B2 (ja) | プリント回路基板上にはんだを付着させる方法およびプリント回路基板 | |
| US20050142835A1 (en) | Method of disposing conductive bumps onto a semiconductor device and semiconductor devices so formed | |
| US4466181A (en) | Method for mounting conjoined devices | |
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| JPH03231437A (ja) | 突起電極形成方法 | |
| JP2717198B2 (ja) | プリント配線板におけるバンプの形成方法 | |
| JPH0918121A (ja) | 電子部品実装体及びその製造方法 | |
| KR0169818B1 (ko) | 반도체 소자의 마이크로 범프 제조방법 | |
| JPH02102563A (ja) | 半導体装置とその製法 | |
| JP3627450B2 (ja) | 電子部品の実装方法 | |
| JP3895020B2 (ja) | 導電性バンプの形成方法 | |
| JPH05166879A (ja) | Ic実装方法 | |
| JP3687623B2 (ja) | 半導体装置用テープキャリア | |
| JPS61179598A (ja) | 多層配線形成方法 | |
| JPS62130595A (ja) | 電気回路装置の製造方法 | |
| JP2000309151A (ja) | ペースト状物質の印刷方法 | |
| JPH0382095A (ja) | 半導体icの接続方法 | |
| JPH10135597A (ja) | 電子部品の実装構造及びその製造方法 | |
| JPH01100993A (ja) | 混成集積回路の製造方法 | |
| JPH05190302A (ja) | チップ抵抗体及びその製造方法 | |
| KR980007879A (ko) | 볼 그리드 어래이 타입 피씨비 기판 및 제조방법(Ball Grid Array type Printed Circuit and Board Method for Fablicating Thereof) | |
| JPH033292A (ja) | 回路基板及びそれを用いたイメージセンサ | |
| KR0186208B1 (ko) | 실장공정에 있어서의 범프구조 및 이의 제조방법 | |
| JPH05299476A (ja) | 半導体チップの実装方法 | |
| JPH04240741A (ja) | 半導体装置 |