JPS6144419B2 - - Google Patents
Info
- Publication number
- JPS6144419B2 JPS6144419B2 JP54087740A JP8774079A JPS6144419B2 JP S6144419 B2 JPS6144419 B2 JP S6144419B2 JP 54087740 A JP54087740 A JP 54087740A JP 8774079 A JP8774079 A JP 8774079A JP S6144419 B2 JPS6144419 B2 JP S6144419B2
- Authority
- JP
- Japan
- Prior art keywords
- low
- pass filter
- time
- mode
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 10
- 230000007595 memory recall Effects 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は局部発振回路に位相同期ループ（以下
PLLという）回路を用いたシンセサイザ式受信機
に関し、その目的とするところは選局操作直後に
生じる過渡雑音を除去することにある。
PLLという）回路を用いたシンセサイザ式受信機
に関し、その目的とするところは選局操作直後に
生じる過渡雑音を除去することにある。
一般に、シンセサイザ式受信機では受信周波数
を変化させる場合にPLL回路を構成するプログラ
マブルカウンタの分周比を変化させることによつ
て局部発振回路の周波数を変化させるが、この
時、PLL回路の過渡現象によつて、目的の値に達
するまで、その上下で振動を繰り返すなど、PLL
回路特有の周波数変動を呈する。この間、受信機
の音声出力には上記周波数変動に対応したビート
や雑音などが発生し、音質が損われるため、この
間だけ音が出ないようにミユーテイングをかける
などの処置を取つていた。ところで、シンセサイ
ザ式受信機に使用するPLL回路においては、これ
まで、前記過渡雑音を軽減するためにはPLL回路
のロツク時間をできるだけ短くすることが得策と
されてきた。しかるに、ロツク時間を短かくする
ためにはローパスフイルタの時定数を小さくして
カツトオフ周波数を高くする必要があるが、こう
すると基準周波数成分の減衰度が小さくなり、ロ
ーパスフイルタの出力には基準周波数成分のもれ
が大きくなる。したがつて、局部発振回路のキヤ
リア対ノイズ比（Ｃ／Ｎ比）が悪くなり、再生音
に雑音やビートを発生することになる。そして、
この雑音を除去するために、この間、低周波アン
プの動作を一時停止する。いわゆるミユーテイン
グをかける方法が従来取られて来たが、選局操作
を連続して行なう時にはそのミユーテイング動作
が連続して繰り返されることになり、音声がひん
ぱんに途切れるなどして途中の受信音が明確につ
かめなかつたり、あるいはかえつて不快な音にな
ることがあつた。
を変化させる場合にPLL回路を構成するプログラ
マブルカウンタの分周比を変化させることによつ
て局部発振回路の周波数を変化させるが、この
時、PLL回路の過渡現象によつて、目的の値に達
するまで、その上下で振動を繰り返すなど、PLL
回路特有の周波数変動を呈する。この間、受信機
の音声出力には上記周波数変動に対応したビート
や雑音などが発生し、音質が損われるため、この
間だけ音が出ないようにミユーテイングをかける
などの処置を取つていた。ところで、シンセサイ
ザ式受信機に使用するPLL回路においては、これ
まで、前記過渡雑音を軽減するためにはPLL回路
のロツク時間をできるだけ短くすることが得策と
されてきた。しかるに、ロツク時間を短かくする
ためにはローパスフイルタの時定数を小さくして
カツトオフ周波数を高くする必要があるが、こう
すると基準周波数成分の減衰度が小さくなり、ロ
ーパスフイルタの出力には基準周波数成分のもれ
が大きくなる。したがつて、局部発振回路のキヤ
リア対ノイズ比（Ｃ／Ｎ比）が悪くなり、再生音
に雑音やビートを発生することになる。そして、
この雑音を除去するために、この間、低周波アン
プの動作を一時停止する。いわゆるミユーテイン
グをかける方法が従来取られて来たが、選局操作
を連続して行なう時にはそのミユーテイング動作
が連続して繰り返されることになり、音声がひん
ぱんに途切れるなどして途中の受信音が明確につ
かめなかつたり、あるいはかえつて不快な音にな
ることがあつた。
本発明はこれらの欠点を除去し、良好な選局動
作を実現するための効果的な手段を提供するもの
であり、以下、本発明について実施例の図面と共
に説明する。
作を実現するための効果的な手段を提供するもの
であり、以下、本発明について実施例の図面と共
に説明する。
第１図は本発明の一実施例を示す。第１図にお
いて、アンテナに入来した信号電波を高周波アン
プ２で増幅し、これを局部発振回路８および周波
数混合器３によつて中間周波数信号に変換する。
入力信号がAM変調信号の場合はIFアンプ４によ
つて増幅し、AM検波器５によつて検波する。入
力信号がSSB変調波の場合は比較的帯域の狭いIF
アンプ６によつて増幅し、SSB検波器７によつて
検波する。こうして得られた検波信号は切換スイ
ツチ９を経て低周波アンプ１０で増幅され、スピ
ーカ１１によつて音声に変換される。一方、局部
発振回路８の出力の一部はプログラマブルカウン
タ１６に供給され、分周比コード発生器１５によ
つてプリセツトされた分周比によつて分周され
る。この出力と基準周波数発生器２１の出力とが
位相比較器２２によつて比較され、その結果はロ
ーパスフイルタブロツク２３を経て再び、局部発
振回路８を制御するように構成されている。すな
わち、PLL回路が構成されている。
いて、アンテナに入来した信号電波を高周波アン
プ２で増幅し、これを局部発振回路８および周波
数混合器３によつて中間周波数信号に変換する。
入力信号がAM変調信号の場合はIFアンプ４によ
つて増幅し、AM検波器５によつて検波する。入
力信号がSSB変調波の場合は比較的帯域の狭いIF
アンプ６によつて増幅し、SSB検波器７によつて
検波する。こうして得られた検波信号は切換スイ
ツチ９を経て低周波アンプ１０で増幅され、スピ
ーカ１１によつて音声に変換される。一方、局部
発振回路８の出力の一部はプログラマブルカウン
タ１６に供給され、分周比コード発生器１５によ
つてプリセツトされた分周比によつて分周され
る。この出力と基準周波数発生器２１の出力とが
位相比較器２２によつて比較され、その結果はロ
ーパスフイルタブロツク２３を経て再び、局部発
振回路８を制御するように構成されている。すな
わち、PLL回路が構成されている。
上記ローパスフイルタブロツク２３は時定数ま
たは電圧利得がそれぞれ異なる複数のローパスフ
イルタ２４，２５，２６と、これらのローパスフ
イルタ２４，２５，２６を選択する時定数切換ス
イツチ２７，２８を備えている。上記時定数切換
スイツチ２７は時間幅τ１なるパルスを発生する
一安定マルチバイブレータ１８にて動作制御さ
れ、上記時定数切換スイツチ２８は時間幅τ２な
るパルスを発生する一安定マルチバイブレータ１
９と、時間幅τ３なるパルスを発生する一安定マ
ルチバイブレータ２０にて動作制御される。
たは電圧利得がそれぞれ異なる複数のローパスフ
イルタ２４，２５，２６と、これらのローパスフ
イルタ２４，２５，２６を選択する時定数切換ス
イツチ２７，２８を備えている。上記時定数切換
スイツチ２７は時間幅τ１なるパルスを発生する
一安定マルチバイブレータ１８にて動作制御さ
れ、上記時定数切換スイツチ２８は時間幅τ２な
るパルスを発生する一安定マルチバイブレータ１
９と、時間幅τ３なるパルスを発生する一安定マ
ルチバイブレータ２０にて動作制御される。
そして、上記一安定マルチバイブレータ１９，
２０のパルスは相加器３０を介して上記時定数切
換スイツチ２８に与えられると共に上記低周波ア
ンプ１０内に含まれるミユーテイング部に与えら
れる。ここで、上記一安定マルチバイブレータ１
８，１９，２０のパルスの時間幅τ１，τ２，τ
３はτ２＜τ１＜τ３の関係に設定されている。
上記一安定マルチバイブレータ１８，１９は分周
比コード発生器１５のコードを設定する選局パル
ス発生器１４の出力をモード切換スイツチ１７を
介して与えることにより駆動され、一方、上記一
安定マルチバイブレータ２０はメモリー１３に予
じめ記憶されている分周比コードを呼び出すメモ
リー呼び出し回路１２の出力を利用して駆動され
る。
２０のパルスは相加器３０を介して上記時定数切
換スイツチ２８に与えられると共に上記低周波ア
ンプ１０内に含まれるミユーテイング部に与えら
れる。ここで、上記一安定マルチバイブレータ１
８，１９，２０のパルスの時間幅τ１，τ２，τ
３はτ２＜τ１＜τ３の関係に設定されている。
上記一安定マルチバイブレータ１８，１９は分周
比コード発生器１５のコードを設定する選局パル
ス発生器１４の出力をモード切換スイツチ１７を
介して与えることにより駆動され、一方、上記一
安定マルチバイブレータ２０はメモリー１３に予
じめ記憶されている分周比コードを呼び出すメモ
リー呼び出し回路１２の出力を利用して駆動され
る。
このような構成のシンセサイザ式受信機におい
ては、まず、AM変調波を受信する場合（AMモ
ード）にはモード切換スイツチ１７をAM位置に
切換える。選局パルス発生器１４によつて分周比
コード発生器１５のコードを設定すると同時に、
一安定マルチバイブレータ１８を駆動し、時間幅
τ１なるパルスを発生する。このパルスによつて
τ１の間時定数切換スイツチ２７を駆動し、ロー
パスフイルタ２５からローパスフイルタ２４に切
換える。ここで、ローパスフイルタ２５は定常状
態において最適の時定数を持つものであり、ロー
パスフイルタ２４はそれより十分大きな時定数を
もつか、あるいは電圧利得の低いものである。す
なわち、選局直後τ１の間はローパスフイルタ２
４からの基準周波数成分のもれをできるだけ少な
くし、局部発振回路８のＣ／Ｎ比を悪化させない
ようにする。そうすることによつて検波出力の雑
音やビートをできるだけ少なくし、前記のような
ミユーテイングをかける必要がないようにするこ
とができる。ローパスフイルタ２４は基準周波数
成分の除去を第１目的として設計されたフイルタ
である。これらの様子を第２図の１AMモードに
示す。
ては、まず、AM変調波を受信する場合（AMモ
ード）にはモード切換スイツチ１７をAM位置に
切換える。選局パルス発生器１４によつて分周比
コード発生器１５のコードを設定すると同時に、
一安定マルチバイブレータ１８を駆動し、時間幅
τ１なるパルスを発生する。このパルスによつて
τ１の間時定数切換スイツチ２７を駆動し、ロー
パスフイルタ２５からローパスフイルタ２４に切
換える。ここで、ローパスフイルタ２５は定常状
態において最適の時定数を持つものであり、ロー
パスフイルタ２４はそれより十分大きな時定数を
もつか、あるいは電圧利得の低いものである。す
なわち、選局直後τ１の間はローパスフイルタ２
４からの基準周波数成分のもれをできるだけ少な
くし、局部発振回路８のＣ／Ｎ比を悪化させない
ようにする。そうすることによつて検波出力の雑
音やビートをできるだけ少なくし、前記のような
ミユーテイングをかける必要がないようにするこ
とができる。ローパスフイルタ２４は基準周波数
成分の除去を第１目的として設計されたフイルタ
である。これらの様子を第２図の１AMモードに
示す。
一方、SSB波を復調する（SSBモード）時に
は、選局の直後、前記AMモードのように時定数
を大きくすると局部発振回路８のジツター成分に
よる雑音やビート成分が急増し、再生音質が急激
に悪化する。そこで、この時には、選局パルス発
生器１４の出力をモード切換スイツチ１７（位置
はSSB）を経て一安定マルチバイブレータ１９に
伝達し、時間幅τ２なるパルスを発生する。この
パルスによつて相加器３０を経てτ２の間時定数
切換スイツチ２８を駆動し、ローパスフイルタ２
５をローパスフイルタ２６に切換え、局部発振回
路８を急速に変化させる。このローパスフイルタ
２６はローパスフイルタ２５に比べて十分小さい
時定数を持つか、あるいは電圧利得の高いもので
あり、過渡応答時のロツクアツプ時間がローパス
フイルタ２５を用いた時よりも十分短くできるも
のである。なお、この間に発生する過渡雑音は低
周波アンプ１０にミユーテイングをかけることに
より除去する。ミユーテイングは一安定マルチバ
イブレータ１９の出力を相加器３０を経て、低周
波アンプ１０のミユーテイング部に印加すること
で行なう。AMモードで連続して選局する時、ミ
ユーテイングを動作させるとかえつて不快音にな
るが、SSBモードでは検波方式が異なるためにτ
２を小さくすれば、ミユーテイングをかけてもほ
とんど検知されない。以上の様子を第２図及び第
３図のそれぞれ２，４SSBモードに示す。
は、選局の直後、前記AMモードのように時定数
を大きくすると局部発振回路８のジツター成分に
よる雑音やビート成分が急増し、再生音質が急激
に悪化する。そこで、この時には、選局パルス発
生器１４の出力をモード切換スイツチ１７（位置
はSSB）を経て一安定マルチバイブレータ１９に
伝達し、時間幅τ２なるパルスを発生する。この
パルスによつて相加器３０を経てτ２の間時定数
切換スイツチ２８を駆動し、ローパスフイルタ２
５をローパスフイルタ２６に切換え、局部発振回
路８を急速に変化させる。このローパスフイルタ
２６はローパスフイルタ２５に比べて十分小さい
時定数を持つか、あるいは電圧利得の高いもので
あり、過渡応答時のロツクアツプ時間がローパス
フイルタ２５を用いた時よりも十分短くできるも
のである。なお、この間に発生する過渡雑音は低
周波アンプ１０にミユーテイングをかけることに
より除去する。ミユーテイングは一安定マルチバ
イブレータ１９の出力を相加器３０を経て、低周
波アンプ１０のミユーテイング部に印加すること
で行なう。AMモードで連続して選局する時、ミ
ユーテイングを動作させるとかえつて不快音にな
るが、SSBモードでは検波方式が異なるためにτ
２を小さくすれば、ミユーテイングをかけてもほ
とんど検知されない。以上の様子を第２図及び第
３図のそれぞれ２，４SSBモードに示す。
また、あらかじめ分周比コードをメモリー１３
によつて記憶しておき、これをメモリー呼び出し
回路１２によつて呼び出し、局部発振回路８の周
波数を設定する場合がある。この場合は、周波数
変化幅が非常に大きいことが多く、かつ、変化し
ている途中で受信音を確認する必要がない。そこ
で、メモリー呼び出し回路１２の出力によつて一
安定マルチバイブレータ２０を駆動し、時間幅τ
３なるパルスを発生する。このパルスより時定数
切換スイツチ２８を駆動し、ローパスフイルタ２
６に切換え、急速にロツクさせると同時に、上記
パルスを相加器３０を経て低周波アンプ１０のミ
ユーテイング部に印加することによつてミユーテ
イングをかける。この時の様子を第２図及び第３
図のそれぞれ３，５メモリー呼出しモードに示
す。なお、上記パルス幅τ３は受信周波数を帯域
の最低から最高、あるいはその逆に切り換えた時
でも十分ロツクし、安定になる時間に設定する。
によつて記憶しておき、これをメモリー呼び出し
回路１２によつて呼び出し、局部発振回路８の周
波数を設定する場合がある。この場合は、周波数
変化幅が非常に大きいことが多く、かつ、変化し
ている途中で受信音を確認する必要がない。そこ
で、メモリー呼び出し回路１２の出力によつて一
安定マルチバイブレータ２０を駆動し、時間幅τ
３なるパルスを発生する。このパルスより時定数
切換スイツチ２８を駆動し、ローパスフイルタ２
６に切換え、急速にロツクさせると同時に、上記
パルスを相加器３０を経て低周波アンプ１０のミ
ユーテイング部に印加することによつてミユーテ
イングをかける。この時の様子を第２図及び第３
図のそれぞれ３，５メモリー呼出しモードに示
す。なお、上記パルス幅τ３は受信周波数を帯域
の最低から最高、あるいはその逆に切り換えた時
でも十分ロツクし、安定になる時間に設定する。
なお、以上の説明ではSSBモードの時とメモリ
ー呼び出しモードの時とでローパスフイルタ２６
を共用しているが、これを別々のローパスフイル
タに置き換え、それぞれ最適の値に設定しても良
いことは勿論である。また、τ１，τ２，τ３は
一定時間としたが、PLL回路がロツクしたかどう
かを別の手段で検出し、ロツクするまでの時間を
上記τ１，τ２，τ３に対応させても良い。
ー呼び出しモードの時とでローパスフイルタ２６
を共用しているが、これを別々のローパスフイル
タに置き換え、それぞれ最適の値に設定しても良
いことは勿論である。また、τ１，τ２，τ３は
一定時間としたが、PLL回路がロツクしたかどう
かを別の手段で検出し、ロツクするまでの時間を
上記τ１，τ２，τ３に対応させても良い。
次に、ローパスフイルタブロツク２３の具体回
路の一例を第４図に示す。同図において、抵抗３
１，３３，３６，３９、コンデンサ３４，３８、
差動アンプ３５によつて第１図のローパスフイル
タ２５を構成する。また、AMモードで選局の時
にはアナログスイツチ２７によつてコンデンサ３
７を接地し、抵抗３６、コンデンサ３７によつて
時定数を大きくする。この状態が第１図のローパ
スフイルタ２４に対応する。また、SSBモード、
メモリー呼出しモードの時にはアナログスイツチ
２８が導通し、抵抗３１に比べて十分小さい抵抗
３２が挿入され、フイルタブロツクの電圧利得を
上昇させる。この状態が第１図のローパスフイル
タ２６に対応する。なお、抵抗３９、コンデンサ
３８はフイルタの位相特性を補正するためのもの
である。
路の一例を第４図に示す。同図において、抵抗３
１，３３，３６，３９、コンデンサ３４，３８、
差動アンプ３５によつて第１図のローパスフイル
タ２５を構成する。また、AMモードで選局の時
にはアナログスイツチ２７によつてコンデンサ３
７を接地し、抵抗３６、コンデンサ３７によつて
時定数を大きくする。この状態が第１図のローパ
スフイルタ２４に対応する。また、SSBモード、
メモリー呼出しモードの時にはアナログスイツチ
２８が導通し、抵抗３１に比べて十分小さい抵抗
３２が挿入され、フイルタブロツクの電圧利得を
上昇させる。この状態が第１図のローパスフイル
タ２６に対応する。なお、抵抗３９、コンデンサ
３８はフイルタの位相特性を補正するためのもの
である。
以上のように本発明によれば、PLL回路のロー
パスフイルタの時定数または利得をAMモード、
SSBモード、メモリー呼び出しモードのそれぞれ
にもつともふさわしい状態に制御することによ
り、選局時の雑音やビート音がない良好な受信機
を構成することができるという大きな効果が得ら
れるものである。
パスフイルタの時定数または利得をAMモード、
SSBモード、メモリー呼び出しモードのそれぞれ
にもつともふさわしい状態に制御することによ
り、選局時の雑音やビート音がない良好な受信機
を構成することができるという大きな効果が得ら
れるものである。
なお、以上では説明の便宜上FM波受信時
（FMモード）については述べなかつたが、
「AM」を「FM」に置きかえれば同様の効果が得
られ、FMとSSBの組合せ、あるいはAM、FM、
SSBモードの組合せに対してもすべて共通に取り
扱える。
（FMモード）については述べなかつたが、
「AM」を「FM」に置きかえれば同様の効果が得
られ、FMとSSBの組合せ、あるいはAM、FM、
SSBモードの組合せに対してもすべて共通に取り
扱える。
第１図は本発明のシンセサイザ式受信機の一実
施例を示すブロツクダイヤグラム、第２図および
第３図は同受信機の動作説明図、第４図は同受信
機でのローパスフイルタブロツクの具体回路の一
例を示す回路図である。 ８……局部発振回路、１５……コード発生器、
１６……プログラマブルカウンタ、２１……基準
周波数発生器、２２……位相比較器、２３……ロ
ーパスフイルタブロツク、１８，１９，２０……
一安定マルチバイブレータ、２７，２８……時定
数切換えスイツチ。
施例を示すブロツクダイヤグラム、第２図および
第３図は同受信機の動作説明図、第４図は同受信
機でのローパスフイルタブロツクの具体回路の一
例を示す回路図である。 ８……局部発振回路、１５……コード発生器、
１６……プログラマブルカウンタ、２１……基準
周波数発生器、２２……位相比較器、２３……ロ
ーパスフイルタブロツク、１８，１９，２０……
一安定マルチバイブレータ、２７，２８……時定
数切換えスイツチ。
Claims (1)
- 【特許請求の範囲】 １ 位相同期ループ回路により制御される局部発
振回路を有してなり上記位相同期ループ回路を構
成するローパスフイルタ群には、時定数と電圧利
得の異なる複数のローパスフイルタならびに前記
ローパスフイルタを選択する切換スイツチを備
え、前記切換スイツチで所定の受信モードに応じ
て定常状態時と選局直後の一定時間とで上記ロー
パスフイルタを切換えることを特徴とするシンセ
サイザ式受信機。 ２ 選局直後の一定時間の間だけ位相同期ループ
回路に切換え挿入されるローパスフイルタはFM
又はAMモード受信時にはそのモード受信時の定
常状態におけるローパスフイルタに比較して時定
数が大きいかまたは電圧利得が小さくなるように
設定されていることを特徴とする特許請求の範囲
第１項記載のシンセサイザ式受信機。 ３ 選局直後の一定時間の間だけ位相同期ループ
回路に切換え挿入されるローパスフイルタはSSB
モード受信時にはそのモード受信時の定常状態に
おけるローパスフイルタに比較して時定数が小さ
いかまたは電圧利得が大きくなるように設定され
ており、かつ上記一定時間の間では音声出力を停
止させるようにしたことを特徴とする特許請求の
範囲第１項記載のシンセサイザ式受信機。 ４ 選局直後の一定時間の間だけ位相同期ループ
回路に切換え挿入されるローパスフイルタはメモ
リー呼び出し受信時にはそのモード受信時の定常
状態におけるローパスフイルタに比較して時定数
が小さいかまたは電圧利得が大きくなるように設
定されており、かつ上記一定時間の間では音声出
力を停止させるようにしたことを特徴とする特許
請求の範囲第１項記載のシンセサイザ式受信機。 ５ 選局直後の一定時間の間だけ位相同期ループ
回路に切換え挿入されるローパスフイルタは、
AM又はFMモード受信時には定常状態における
ローパスフイルタに比較して時定数が大きいかま
たは電圧利得が小さくなるように設定されてお
り、一方、SSBモード受信時には定常状態におけ
るローパスフイルタに比較して時定数が小さいか
または電圧利得が大きくなるように設定されてお
り、かつ上記AM又はFMモード受信時の一定時
間よりも短い時間に設定されてその間音声出力を
停止させるようにしたことを特徴とする特許請求
の範囲第１項記載のシンセサイザ式受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8774079A JPS5612132A (en) | 1979-07-10 | 1979-07-10 | Synthesizer type receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8774079A JPS5612132A (en) | 1979-07-10 | 1979-07-10 | Synthesizer type receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5612132A JPS5612132A (en) | 1981-02-06 |
| JPS6144419B2 true JPS6144419B2 (ja) | 1986-10-02 |
Family
ID=13923316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8774079A Granted JPS5612132A (en) | 1979-07-10 | 1979-07-10 | Synthesizer type receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5612132A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5810934A (ja) * | 1981-07-13 | 1983-01-21 | Sharp Corp | Ｐｌｌシンセサイザチユ−ナ用ロ−パスフイルタ |
| JPS61134114A (ja) * | 1984-12-05 | 1986-06-21 | Marantz Japan Inc | 無線機等における低域フイルタ−切換システム回路 |
| JPH045123Y2 (ja) * | 1988-02-22 | 1992-02-14 | ||
| JPH063522Y2 (ja) * | 1988-03-24 | 1994-02-02 | 株式会社町田製作所 | 内視鏡の湾曲操作装置 |
| JPH03264041A (ja) * | 1990-03-14 | 1991-11-25 | Machida Endscope Co Ltd | 湾曲操作装置 |
-
1979
- 1979-07-10 JP JP8774079A patent/JPS5612132A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5612132A (en) | 1981-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0336118Y2 (ja) | ||
| US5548831A (en) | FM Receiver having multiple IF stages | |
| JPS61208927A (ja) | Ａｍ受信器 | |
| JPH0628338B2 (ja) | フエーズロツクドループ及びそれを用いる直接混合同期ａｍ受信機 | |
| JPH0151100B2 (ja) | ||
| US3939424A (en) | Radio receiver with a phase locked loop for a demodulator | |
| JPS6349935B2 (ja) | ||
| JPS6144419B2 (ja) | ||
| JPH0720017B2 (ja) | Ｆｍ復調器 | |
| EP0576078B1 (en) | FM receiver | |
| CA1094163A (en) | Ssb transceiver | |
| JP3115412B2 (ja) | 受信機 | |
| JPS58205323A (ja) | シンセサイザ−受信機 | |
| JP3936073B2 (ja) | 位相ロックドループからなる装置、この装置からなる電子装置及び発振器の周波数を変調する方法 | |
| JPS6119184B2 (ja) | ||
| US6246297B1 (en) | Phase and/or frequency modulated frequency synthesizer having two phase locked loops | |
| JP2558265B2 (ja) | Ｆｍ復調器に関する改良 | |
| GB2122827A (en) | Radio receiver including a muting circuit | |
| WO2003092177A1 (en) | Radio receiver | |
| JPS6233770B2 (ja) | ||
| JPH0156580B2 (ja) | ||
| JPH08172371A (ja) | Ｆｍ受信機 | |
| JPH0730332A (ja) | Ｆｍ変調器 | |
| KR860000270B1 (ko) | Pll 회로 | |
| JPH01202031A (ja) | 周波数ホッピング変調波受信回路 |