JPS6233770B2 - - Google Patents
Info
- Publication number
- JPS6233770B2 JPS6233770B2 JP11457780A JP11457780A JPS6233770B2 JP S6233770 B2 JPS6233770 B2 JP S6233770B2 JP 11457780 A JP11457780 A JP 11457780A JP 11457780 A JP11457780 A JP 11457780A JP S6233770 B2 JPS6233770 B2 JP S6233770B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- output
- receiver
- trap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001052 transient effect Effects 0.000 claims description 7
- 230000010355 oscillation Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000007595 memory recall Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
本発明は位相同期ループ（以下PLL）を用いた
デイジタルシンセサイザ受信機に係り、とくに選
局操作直後に生ずる過渡雑音を除去することがで
きるシンセサイザ受信機を提供することを目的と
するものである。
デイジタルシンセサイザ受信機に係り、とくに選
局操作直後に生ずる過渡雑音を除去することがで
きるシンセサイザ受信機を提供することを目的と
するものである。
一般に、この種の受信機では、受信周波数を変
化させる場合PLL回路を構成するプログラマブル
分周器の分周比を可変することによつて局部発振
器の発振周波数を変化させるが、この場合、PLL
回路は非同期状態（アンロツク）となり、充分目
的の値に達するまでの間、すなわち同期状態（ロ
ツク）に復帰するまでの間、PLL回路特有の周波
数変動を呈する。そして、この間、受信機の音声
出力には、上記周波数変動に対応した過渡雑音が
出力され、音質が損われる。
化させる場合PLL回路を構成するプログラマブル
分周器の分周比を可変することによつて局部発振
器の発振周波数を変化させるが、この場合、PLL
回路は非同期状態（アンロツク）となり、充分目
的の値に達するまでの間、すなわち同期状態（ロ
ツク）に復帰するまでの間、PLL回路特有の周波
数変動を呈する。そして、この間、受信機の音声
出力には、上記周波数変動に対応した過渡雑音が
出力され、音質が損われる。
この現象を、第３図を参照して説明する。PLL
回路においては、局部発振周波数を分周した信号
が基準周波数の信号と位相比較され、その比較出
力が低域フイルタ（LPF）で平滑されて局部発振
回路に制御電圧として供給される。
回路においては、局部発振周波数を分周した信号
が基準周波数の信号と位相比較され、その比較出
力が低域フイルタ（LPF）で平滑されて局部発振
回路に制御電圧として供給される。
第３図で、基準周波数出力をＡ、局発分周出力
をＢとすると、非同期状態では両者の位相差が大
きいためＣのような位相比較出力となり、低域フ
イルタで平滑後も破線のように制御電圧が基準周
波数信号の周期で変動する。このため、局部発振
周波数も同周波数で変動してしまい、中間周波数
も変動して、受信信号の検波出力に雑音成分とし
てあらわれる。この雑音成分は、上述の説明から
明らかなように基準周波数と同一の周波数成分を
多く含む。また、位相比較出力がＣのように矩形
波状であることからその整数倍の周波数の高調波
成分も含まれている。さらに、受信信号の検波回
路の非直線特性等によつても高調波成分を生じ
る。従つて、この基準周波数およびその高調波周
波数が受信機の音声周波数帯域内になるように基
準周波数が設定されている（たとえば500Hz）場
合には、選局時に同期状態に至るまでの一定時間
の間雑音が発生する。
をＢとすると、非同期状態では両者の位相差が大
きいためＣのような位相比較出力となり、低域フ
イルタで平滑後も破線のように制御電圧が基準周
波数信号の周期で変動する。このため、局部発振
周波数も同周波数で変動してしまい、中間周波数
も変動して、受信信号の検波出力に雑音成分とし
てあらわれる。この雑音成分は、上述の説明から
明らかなように基準周波数と同一の周波数成分を
多く含む。また、位相比較出力がＣのように矩形
波状であることからその整数倍の周波数の高調波
成分も含まれている。さらに、受信信号の検波回
路の非直線特性等によつても高調波成分を生じ
る。従つて、この基準周波数およびその高調波周
波数が受信機の音声周波数帯域内になるように基
準周波数が設定されている（たとえば500Hz）場
合には、選局時に同期状態に至るまでの一定時間
の間雑音が発生する。
PLL回路が同期状態になれば位相比較出力が第
３図Ｄのようになつて低域フイルタで平滑後の制
御電圧（破線）の変動が少くなるので、上述のよ
うな雑音は発生しなくなる。
３図Ｄのようになつて低域フイルタで平滑後の制
御電圧（破線）の変動が少くなるので、上述のよ
うな雑音は発生しなくなる。
このような選局時の雑音が出力されるのを防止
するため、従来の受信機では音声出力を一時的に
停止する、いわゆるミユーテイングをかけるなど
の方法がとられていた。しかしながら、この方法
では選局操作を連続して行なう時には、このミユ
ーテイング動作が連続して繰り返されることにな
り、出力がひんぱんに途切れるなど、途中の受信
音が明確につかめなかつたり、あるいはかえつて
不快な音になるという欠点があつた。
するため、従来の受信機では音声出力を一時的に
停止する、いわゆるミユーテイングをかけるなど
の方法がとられていた。しかしながら、この方法
では選局操作を連続して行なう時には、このミユ
ーテイング動作が連続して繰り返されることにな
り、出力がひんぱんに途切れるなど、途中の受信
音が明確につかめなかつたり、あるいはかえつて
不快な音になるという欠点があつた。
本発明では、これらの欠点を除去し、良好な選
局動作を実現するための効果的な手段を提供する
ものである。以下、本発明について実施例の図面
と共に説明する。
局動作を実現するための効果的な手段を提供する
ものである。以下、本発明について実施例の図面
と共に説明する。
第１図は本発明の一実施例を示し、第１図にお
いて、アンテナ１から入来した信号電波は高周波
アンプ２で増幅され、局部発振器４および周波数
混合器３によつて、中間周波数に変換され、中間
周波アンプ５を経て、検波器６で検波される。こ
の出力は後述するスイツチ回路７、トラツプ回路
８を経て低周波アンプ９で増幅され、スピーカ１
０において音声出力として再生される。一方、局
部発振器４の出力の一部は、プログラマブル分周
器１１に供給され、分周比コード発生器１２によ
つてプリセツトされた分周比Ｎに応じて分周され
る。この出力は位相比較器１４によつて基準周波
数発生器１３の出力周波数Ｆと比較され、その比
較出力が低域フイルタ１５を経て、局部発振器４
にフイードバツクされる。すなわちPLL回路が構
成され、上記分周比コード発生器１２の分周比Ｎ
を可変することにより受信周波数に対応した任意
の局部発振周波数０が周期状態では０＝Ｎ×
Ｆにて得られる。このPLL回路において、選局時
における非周期期間、すなわちＮ×Ｆ≠０の期
間、PLL特有の過渡雑音を発生することはすでに
述べた通りであるが本例では、特にPLL回路の基
準周波数発生器１３の出力周波数Ｆが可聴周波数
領域に存在する場合、選局時の過渡雑音出力が基
準周波数Ｆの整数倍すなわちＦ×Ｍ（Ｍ＝１、
２、３…）なるＦの高調波成分であることに着目
し、上記周波数成分を除去するトラツプ回路８を
設けることにより、音声出力成分の大半を取り出
すものであり、以下詳細に説明する。すなわち、
選局パルス発生器１８によつて分周比コード発生
器１２のコードを発生すると同時に、一安定マル
チバイブレータ１９を駆動し、時間幅T1なるパ
ルスを発生する。このパルスは相加器２１を経
て、切換スイツチ７を駆動し、切換スイツチ７を
ａ側からｂ側に切換え前述のＦ×Ｍなる周波数成
分のみを抜きさることを第１目的として設計され
たトラツプ回路８を通過することにより過渡雑音
を除去する。この場合T1期間中Ｆ×Ｍなる近傍
の音声出力の一部も同時に除去されるが選局操作
時のみであり聴感上の不自然差はない、またT1
後は切換スイツチ回路７は周波数特性フラツトの
ａ側に切換られる、ここでT1なる時間幅は非同
期期間よりも充分長い時間幅に設定するものとす
る。第２図にトラツプ回路８の周波数特性を示
す。またあらかじめ、分周比コードをメモリ１６
によつて記憶しておき、これをメモリの呼び出し
回路１７によつて呼び出し、局部発振器４の周波
数を決定する場合がある。この場合はメモリ呼び
出し回路１７の出力により一安定マルチバイブレ
ータ２０を駆動し、この選局モードにおける非同
期期間よりも充分長い時間幅T2なるパルスを発
生する。このパルスは相加器２１を経て、切換ス
イツチ７を駆動し、切換スイツチ７をａ側からｂ
側に切換られ、前述と同様の効果が得られる。ま
たT1、T2は一安定マルチバイブレータ１９およ
び２０による一定時間幅としたが、PLL回路がロ
ツクしたかどうかを別の手段で検出し、ロツクす
るまでの時間を上記T1、T2に対応させてもよ
い。ここで上述のＦの高調波成分は無限に存在す
るが、現実的には基準周波数Ｆの大小、および
PLL回路の低域フイルタ効果、受信機の周波数特
性により次数の高い高調波成分は充分減衰されて
おり、仮にＦ＝1KHzの場合を例にとつた場合、
Ｍ＝１、２、３すなわちＦの第３次高調波までを
トラツプ回路８で除去した場合聴感上ほとんど問
題がない結果が得られた。
いて、アンテナ１から入来した信号電波は高周波
アンプ２で増幅され、局部発振器４および周波数
混合器３によつて、中間周波数に変換され、中間
周波アンプ５を経て、検波器６で検波される。こ
の出力は後述するスイツチ回路７、トラツプ回路
８を経て低周波アンプ９で増幅され、スピーカ１
０において音声出力として再生される。一方、局
部発振器４の出力の一部は、プログラマブル分周
器１１に供給され、分周比コード発生器１２によ
つてプリセツトされた分周比Ｎに応じて分周され
る。この出力は位相比較器１４によつて基準周波
数発生器１３の出力周波数Ｆと比較され、その比
較出力が低域フイルタ１５を経て、局部発振器４
にフイードバツクされる。すなわちPLL回路が構
成され、上記分周比コード発生器１２の分周比Ｎ
を可変することにより受信周波数に対応した任意
の局部発振周波数０が周期状態では０＝Ｎ×
Ｆにて得られる。このPLL回路において、選局時
における非周期期間、すなわちＮ×Ｆ≠０の期
間、PLL特有の過渡雑音を発生することはすでに
述べた通りであるが本例では、特にPLL回路の基
準周波数発生器１３の出力周波数Ｆが可聴周波数
領域に存在する場合、選局時の過渡雑音出力が基
準周波数Ｆの整数倍すなわちＦ×Ｍ（Ｍ＝１、
２、３…）なるＦの高調波成分であることに着目
し、上記周波数成分を除去するトラツプ回路８を
設けることにより、音声出力成分の大半を取り出
すものであり、以下詳細に説明する。すなわち、
選局パルス発生器１８によつて分周比コード発生
器１２のコードを発生すると同時に、一安定マル
チバイブレータ１９を駆動し、時間幅T1なるパ
ルスを発生する。このパルスは相加器２１を経
て、切換スイツチ７を駆動し、切換スイツチ７を
ａ側からｂ側に切換え前述のＦ×Ｍなる周波数成
分のみを抜きさることを第１目的として設計され
たトラツプ回路８を通過することにより過渡雑音
を除去する。この場合T1期間中Ｆ×Ｍなる近傍
の音声出力の一部も同時に除去されるが選局操作
時のみであり聴感上の不自然差はない、またT1
後は切換スイツチ回路７は周波数特性フラツトの
ａ側に切換られる、ここでT1なる時間幅は非同
期期間よりも充分長い時間幅に設定するものとす
る。第２図にトラツプ回路８の周波数特性を示
す。またあらかじめ、分周比コードをメモリ１６
によつて記憶しておき、これをメモリの呼び出し
回路１７によつて呼び出し、局部発振器４の周波
数を決定する場合がある。この場合はメモリ呼び
出し回路１７の出力により一安定マルチバイブレ
ータ２０を駆動し、この選局モードにおける非同
期期間よりも充分長い時間幅T2なるパルスを発
生する。このパルスは相加器２１を経て、切換ス
イツチ７を駆動し、切換スイツチ７をａ側からｂ
側に切換られ、前述と同様の効果が得られる。ま
たT1、T2は一安定マルチバイブレータ１９およ
び２０による一定時間幅としたが、PLL回路がロ
ツクしたかどうかを別の手段で検出し、ロツクす
るまでの時間を上記T1、T2に対応させてもよ
い。ここで上述のＦの高調波成分は無限に存在す
るが、現実的には基準周波数Ｆの大小、および
PLL回路の低域フイルタ効果、受信機の周波数特
性により次数の高い高調波成分は充分減衰されて
おり、仮にＦ＝1KHzの場合を例にとつた場合、
Ｍ＝１、２、３すなわちＦの第３次高調波までを
トラツプ回路８で除去した場合聴感上ほとんど問
題がない結果が得られた。
以上述べたように本発明によれば、PLL回路が
非同期状態において発生する過渡雑音出力のみ
を、ほとんど音声出力に影響を与えないで除去
し、しかも受信音が途切れることのない良好な受
信機を構成することができるという大きな効果が
得られるものである。
非同期状態において発生する過渡雑音出力のみ
を、ほとんど音声出力に影響を与えないで除去
し、しかも受信音が途切れることのない良好な受
信機を構成することができるという大きな効果が
得られるものである。
第１図は本発明のシンセサイザ受信機の１実施
例を示すブロツクダイヤグラム、第２図は同受信
機のトラツプ回路の周波数特性を示す図、第３図
はシンセサイザ受信機における雑音発生を説明す
るための波形図である。 ６……検波器、７……スイツチ回路、８……ト
ラツプ回路。
例を示すブロツクダイヤグラム、第２図は同受信
機のトラツプ回路の周波数特性を示す図、第３図
はシンセサイザ受信機における雑音発生を説明す
るための波形図である。 ６……検波器、７……スイツチ回路、８……ト
ラツプ回路。
Claims (1)
- １ 位相同期ループ回路により制御される局部発
振回路を有するシンセサイザ受信機において、選
局開始時から一定時間のみ基準周波数の整数倍の
トラツプ周波数を有するトラツプ回路を検波器の
後段に挿入することにより音声出力中に含まれる
選局時の過渡雑音を消去するように構成したこと
を特徴とするシンセサイザ受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11457780A JPS5738034A (en) | 1980-08-19 | 1980-08-19 | Synthesizer receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11457780A JPS5738034A (en) | 1980-08-19 | 1980-08-19 | Synthesizer receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5738034A JPS5738034A (en) | 1982-03-02 |
| JPS6233770B2 true JPS6233770B2 (ja) | 1987-07-22 |
Family
ID=14641314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11457780A Granted JPS5738034A (en) | 1980-08-19 | 1980-08-19 | Synthesizer receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5738034A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428272U (ja) * | 1987-08-11 | 1989-02-20 |
-
1980
- 1980-08-19 JP JP11457780A patent/JPS5738034A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428272U (ja) * | 1987-08-11 | 1989-02-20 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5738034A (en) | 1982-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04507183A (ja) | 分数ｎ／ｍの合成 | |
| JPH0628338B2 (ja) | フエーズロツクドループ及びそれを用いる直接混合同期ａｍ受信機 | |
| EP0456099B1 (en) | On channel agile FM demodulator | |
| JPS6233770B2 (ja) | ||
| JPS6144419B2 (ja) | ||
| JPS58205323A (ja) | シンセサイザ−受信機 | |
| EP0497801B1 (en) | A phase locked loop for producing a reference carrier for a coherent detector | |
| GB2317280A (en) | Bandwidth adjustment in phase locked loops | |
| JPS6333381Y2 (ja) | ||
| US6246297B1 (en) | Phase and/or frequency modulated frequency synthesizer having two phase locked loops | |
| US7005925B2 (en) | Low noise synthesizer and method employing first tunable source and first and second reference sources | |
| JPH0156580B2 (ja) | ||
| JPS61131914A (ja) | 周播数合成装置 | |
| JPH028446Y2 (ja) | ||
| JPH0345937B2 (ja) | ||
| JPH1013228A (ja) | 位相同期発振回路 | |
| JPS6348997Y2 (ja) | ||
| AU603216B2 (en) | Tweet elimination, or reduction, in superheterodyne receivers | |
| JPS5895469A (ja) | 受信装置 | |
| JPH07131344A (ja) | Ｐｌｌ回路 | |
| JPH0724371B2 (ja) | 位相同期復調器 | |
| JPS5825730A (ja) | ス−パヘテロダイン回路の構成 | |
| JPS5999848A (ja) | 同期検波受信装置 | |
| JPS5881338A (ja) | ミユ−テイング回路 | |
| JPS644372B2 (ja) |