JPS6145498A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6145498A JPS6145498A JP59164974A JP16497484A JPS6145498A JP S6145498 A JPS6145498 A JP S6145498A JP 59164974 A JP59164974 A JP 59164974A JP 16497484 A JP16497484 A JP 16497484A JP S6145498 A JPS6145498 A JP S6145498A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- rom
- test
- tester
- test pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
この発明は、半導体集積回路技術さらには読出し専用の
記憶装置を内蔵した半導体集積回路の選別に適用して特
に有効な技術に関するもので、例えば読出し専用のメモ
リを内蔵したシングルチップ・マイクロ・コンピュータ
（以下シングルチップ・マイコンと称する）のようなデ
ータ処理用集積回路に利用して有効な技術に関する。
記憶装置を内蔵した半導体集積回路の選別に適用して特
に有効な技術に関するもので、例えば読出し専用のメモ
リを内蔵したシングルチップ・マイクロ・コンピュータ
（以下シングルチップ・マイコンと称する）のようなデ
ータ処理用集積回路に利用して有効な技術に関する。
［背景技術］
シングルチップ・マイコンのように読出し専用のＲＯＭ
（リード・オンリ・メモリ）を内蔵したデータ処理用
集積回路においては、ＲＯＭ内に書き込んだデータ（主
としてプログラム）すなわちＲＯＭパターンに誤まりが
あるか否かを検出して良品と不良品とを選別するために
、ＬＳＩテスタと呼ばれるテスト装置に適当なテストパ
ターンを入れ、このＬＳＩテスタによってＲＯＭのデー
タ（パターン）を読み出して書込み前のパターンと照合
するテストが行なわれる。
（リード・オンリ・メモリ）を内蔵したデータ処理用
集積回路においては、ＲＯＭ内に書き込んだデータ（主
としてプログラム）すなわちＲＯＭパターンに誤まりが
あるか否かを検出して良品と不良品とを選別するために
、ＬＳＩテスタと呼ばれるテスト装置に適当なテストパ
ターンを入れ、このＬＳＩテスタによってＲＯＭのデー
タ（パターン）を読み出して書込み前のパターンと照合
するテストが行なわれる。
その場合、ＲＯＭ内には、ユーザーによって異なるデー
タ（プログラム）が書き込まれている。
タ（プログラム）が書き込まれている。
また、同じユーザーの製品であっても使用目的によって
異なるデータが書き込まれている場合もある。
異なるデータが書き込まれている場合もある。
従って、そのようにデータの異な３ＲＯＭを内蔵したＬ
ＳＩの選別を行なう際には、それに応じたテストパター
ンをＬＳＩテスタにロードしてテスティングを開始する
必要がある。しかるに、ＲＯＭに書き込まれているデー
タがどのような種類のものであるかは、外見からだけで
は容易に知ることができない。また、ＲＯＭに書き込ま
れているデータの種類が分からなければ、ＬＳＩテスタ
にロードすべきテストパターンも分からない。
ＳＩの選別を行なう際には、それに応じたテストパター
ンをＬＳＩテスタにロードしてテスティングを開始する
必要がある。しかるに、ＲＯＭに書き込まれているデー
タがどのような種類のものであるかは、外見からだけで
は容易に知ることができない。また、ＲＯＭに書き込ま
れているデータの種類が分からなければ、ＬＳＩテスタ
にロードすべきテストパターンも分からない。
そのため、従来は、検査の対象となるＬＳＩがどのユー
ザーのどの品種であるかを人間が判断し、それに応じて
必要なテストパターンを選んでＬＳＩテスタに入れてや
ってテスティングを開始させるようにしていた。従って
、ＬＳＩの選別作業の完全な自動化ができず、特に多品
種のＬＳＩが流れるラインでは、ＬＳＩテスタの稼働率
が低いとともに、選別に要する時間が長く、コストアッ
プにつながるという問題点があった。
ザーのどの品種であるかを人間が判断し、それに応じて
必要なテストパターンを選んでＬＳＩテスタに入れてや
ってテスティングを開始させるようにしていた。従って
、ＬＳＩの選別作業の完全な自動化ができず、特に多品
種のＬＳＩが流れるラインでは、ＬＳＩテスタの稼働率
が低いとともに、選別に要する時間が長く、コストアッ
プにつながるという問題点があった。
［発明の目的コ
この発明の目的は、ＲＯＭもしくはＲＯＭを内蔵したＬ
ＳＩにおいて、その良品、不良品の選別を完全に自動化
できるようにすることにある。
ＳＩにおいて、その良品、不良品の選別を完全に自動化
できるようにすることにある。
この発明の他の目的は、少量多品種のＬＳＩの要求に容
易に対処できるような半導体集積回路技術を提供するこ
とにある。
易に対処できるような半導体集積回路技術を提供するこ
とにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明ｌｆＡ書の記述および添附図面から明か
になるであろう。
ついては、本明ｌｆＡ書の記述および添附図面から明か
になるであろう。
［発明の概要］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、ＬＳＩに内蔵されたＲＯＭの特定のエリアを
ユーザーに開放しないで、そこにそのＬＳＩの品種を区
別するためのコードを書き込むようにすることによって
、ＬＳＩテスタが選別テストの開始に先立ってこのコー
ドを読み出して品種を判定し、そのＬＳＩ用に用意され
たテストパターンをロードしてテストを行なって行ける
ようにし、これによってＬＳＩの選別テストを完全に自
動化できるようにするとともに、同一のウェハ上に異な
る品種のＬＳＩを形成してもこれをテスタで自動的に選
別してテストできるようにして、少量多品種のＬＳＩの
要求に容易に対処できるようにするという上記目的を達
成するものである。
ユーザーに開放しないで、そこにそのＬＳＩの品種を区
別するためのコードを書き込むようにすることによって
、ＬＳＩテスタが選別テストの開始に先立ってこのコー
ドを読み出して品種を判定し、そのＬＳＩ用に用意され
たテストパターンをロードしてテストを行なって行ける
ようにし、これによってＬＳＩの選別テストを完全に自
動化できるようにするとともに、同一のウェハ上に異な
る品種のＬＳＩを形成してもこれをテスタで自動的に選
別してテストできるようにして、少量多品種のＬＳＩの
要求に容易に対処できるようにするという上記目的を達
成するものである。
以下この発明を実施例とともに詳細に説明する。
［実施例］
第３図は、本発明が適用されるＬＳＩの一例としてのシ
ングルチップ・マイコンの構成を示すもので、図中鎖Ｍ
Ａで囲まれた各回路部分は、シリコンのような一個の半
導体基板上に形成される。
ングルチップ・マイコンの構成を示すもので、図中鎖Ｍ
Ａで囲まれた各回路部分は、シリコンのような一個の半
導体基板上に形成される。
このシングルチップ・マイコンＭＰＵは、特に制限され
ないが、システムの動作プログラム（ユーザープログラ
ム）等が格納されたＲＯＭ１と、このＲＯＭＩ内のプロ
グラムに従って内部の実行ユニット等を制御するマイク
ロプロセッサ部（以下ＣＰＵと称する）２と、主にＣＰ
Ｕ２の作業領域を提供するＲＡＭ （ランダム・アクセ
ス・メモリ）３と、入出力ポート４等から構成され、こ
れらは内部バス５を介して互いに接続されている。
ないが、システムの動作プログラム（ユーザープログラ
ム）等が格納されたＲＯＭ１と、このＲＯＭＩ内のプロ
グラムに従って内部の実行ユニット等を制御するマイク
ロプロセッサ部（以下ＣＰＵと称する）２と、主にＣＰ
Ｕ２の作業領域を提供するＲＡＭ （ランダム・アクセ
ス・メモリ）３と、入出力ポート４等から構成され、こ
れらは内部バス５を介して互いに接続されている。
また、テスト時シングルチップ・マイコンＭＰＵには、
入出力ポート４に接続された外部バス６を介してＬＳＩ
テスタ１０が接続される。
入出力ポート４に接続された外部バス６を介してＬＳＩ
テスタ１０が接続される。
上記ＣＰＵＩは、特に制限されないが、プログラムの命
令が順番にフェッチされる命令レジスタと、マイクロプ
ログラムが格納されたマイクロＲＯＭと、このマイクロ
ＲＯＭから読み出されたマイクロ命令をデコードして制
御信号を形成する制御用デコーダと、アキュームレータ
等の各種レジスタやＡＬＵ（演算論理ユニット）等から
なる実行ユニットとによって構成されている。
令が順番にフェッチされる命令レジスタと、マイクロプ
ログラムが格納されたマイクロＲＯＭと、このマイクロ
ＲＯＭから読み出されたマイクロ命令をデコードして制
御信号を形成する制御用デコーダと、アキュームレータ
等の各種レジスタやＡＬＵ（演算論理ユニット）等から
なる実行ユニットとによって構成されている。
上記マイクロＲＯＭと制御用デコーダとからなる制御部
は、ランダムロジックによって構成されることもある。
は、ランダムロジックによって構成されることもある。
そして、ＲＯＭＩのテストの際には、ＬＳＩテスタ１０
は、例えばＣＰＵ２によってＲＯＭＩの読出し命令を繰
返し実行させて、そのとき入出力ポート４から出力され
るパターンと、予め記憶装置１１からロードしておいた
テストパターン（ＲＯＭのパターン）とを照合して、良
品、不良品の判定を行なう。
は、例えばＣＰＵ２によってＲＯＭＩの読出し命令を繰
返し実行させて、そのとき入出力ポート４から出力され
るパターンと、予め記憶装置１１からロードしておいた
テストパターン（ＲＯＭのパターン）とを照合して、良
品、不良品の判定を行なう。
この実施例では、上記ＲＯＭ１内の特定エリア、例えば
第１図に示すように最ｉアトＬ・スＢＨとその一つ前の
アドレスＮ−１に、そのシングルチップ・マイコンの品
種を示すコード（例えば”Ａ ３５ ″）がＲ，ＯＭｌ
へのユーザープログラムの書込みと同時に書き込まれて
いる。この品種を示すコードは、内蔵ＲＯＭ］やＲＡＭ
３の容量等が異なり、通常カタログ等で別の品種とされ
る場合はもちろん、通常カタログ等で同一品種とされる
ものであってもＲＯＭＩに書き込まれるデータ （プロ
グラム）が異なっている場合には、別品種とされるよう
に異なるコードが与えられている。
第１図に示すように最ｉアトＬ・スＢＨとその一つ前の
アドレスＮ−１に、そのシングルチップ・マイコンの品
種を示すコード（例えば”Ａ ３５ ″）がＲ，ＯＭｌ
へのユーザープログラムの書込みと同時に書き込まれて
いる。この品種を示すコードは、内蔵ＲＯＭ］やＲＡＭ
３の容量等が異なり、通常カタログ等で別の品種とされ
る場合はもちろん、通常カタログ等で同一品種とされる
ものであってもＲＯＭＩに書き込まれるデータ （プロ
グラム）が異なっている場合には、別品種とされるよう
に異なるコードが与えられている。
上記のようにＲＯＭ１内の特定エリアを品種識別用のコ
ード記ｉａ欄として使用した場合、その部分にユーザー
プログラムを構成するマクロ命令のコード等のデータを
書き込むことはできない。そこで、ユーザーに対しては
、予めその特定エリアはプログラムエリアとして使用で
きない旨を明らかにしておく。これによって、ＬＳＩテ
スタ１０がテストを開始する場合に、この特定エリアＮ
−１、Ｎに書き込まれているコードを読み出して品種の
識別を行ない、その品種に応じたテストパターンをロー
ドしてテストを開始することにより、テストの完全な自
動化が可能となる。
ード記ｉａ欄として使用した場合、その部分にユーザー
プログラムを構成するマクロ命令のコード等のデータを
書き込むことはできない。そこで、ユーザーに対しては
、予めその特定エリアはプログラムエリアとして使用で
きない旨を明らかにしておく。これによって、ＬＳＩテ
スタ１０がテストを開始する場合に、この特定エリアＮ
−１、Ｎに書き込まれているコードを読み出して品種の
識別を行ない、その品種に応じたテストパターンをロー
ドしてテストを開始することにより、テストの完全な自
動化が可能となる。
この実施例を適用したシングルチップ・マイコンに対し
てＬＳＩテスタによりＲＯＭ部のテストを行なう場合の
プログラムの手順の一例を第２図に示す。
てＬＳＩテスタによりＲＯＭ部のテストを行なう場合の
プログラムの手順の一例を第２図に示す。
ＬＳＩテスタ１０は、先ず共通のプログラムに従ってＬ
ＳＩ内部のＲＯＭ１のＮ−１番地とＮ番地をアクセスし
て、そこに格納されている識別用コードを読み出し、そ
のＬＳＩチップの品種を判定する（ステップＳｌ）。次
に、各品種ごとに用意されたデス１〜パターンが予めす
べて格納されている記憶装置１１からそのＬＳＩチップ
の品種に合ったテストパターンを選んでロードする（ス
テップＳ２）。それから、ＲＯＭＩ内のデータの読出し
を行なって、読み出されたパターンと、既にロードされ
た上記テストパターンとを照合しくステップＳ３）、良
品、不良品の判定を行なう（ステップＳ４）。
ＳＩ内部のＲＯＭ１のＮ−１番地とＮ番地をアクセスし
て、そこに格納されている識別用コードを読み出し、そ
のＬＳＩチップの品種を判定する（ステップＳｌ）。次
に、各品種ごとに用意されたデス１〜パターンが予めす
べて格納されている記憶装置１１からそのＬＳＩチップ
の品種に合ったテストパターンを選んでロードする（ス
テップＳ２）。それから、ＲＯＭＩ内のデータの読出し
を行なって、読み出されたパターンと、既にロードされ
た上記テストパターンとを照合しくステップＳ３）、良
品、不良品の判定を行なう（ステップＳ４）。
上記実施例によれば、選別テストをＬＳＩチップをパッ
ケージに封入した後の段階で行なうことができるととも
に、ウェハの段階でプローブ検査によって行なうことも
できる。
ケージに封入した後の段階で行なうことができるととも
に、ウェハの段階でプローブ検査によって行なうことも
できる。
従って、パッケージの段階で選別テストを行なう場合に
は、品種の異なる製品が混入してしまつたような場合に
もこれを識別してテストを行なうことができる。
は、品種の異なる製品が混入してしまつたような場合に
もこれを識別してテストを行なうことができる。
また、ウェハ段階で選別テストを行なう場合には、ＬＳ
Ｉテスタが自動的に品種を識別してそれに合ったテスト
パターンを選択するので、同一ウェハ上に異なる品種の
ＬＳＩチップがあっても選別テストを行なうことができ
る。そのため、ユーザーからの夕景多品種の要求に対し
ても、例えば同一ウェハ上に複数種類のＬＳＩを形成す
ることにより容易に対処することができる。しかも、そ
のように同一ウェハ上に複数種類のＬＳＩを形成した場
合にも、内部のＲＯＭの特定エリアに格納した識別用コ
ードを読み取ることで、品種ごとの選分けも簡単に行な
える。
Ｉテスタが自動的に品種を識別してそれに合ったテスト
パターンを選択するので、同一ウェハ上に異なる品種の
ＬＳＩチップがあっても選別テストを行なうことができ
る。そのため、ユーザーからの夕景多品種の要求に対し
ても、例えば同一ウェハ上に複数種類のＬＳＩを形成す
ることにより容易に対処することができる。しかも、そ
のように同一ウェハ上に複数種類のＬＳＩを形成した場
合にも、内部のＲＯＭの特定エリアに格納した識別用コ
ードを読み取ることで、品種ごとの選分けも簡単に行な
える。
なお、上記実施例では、識別用コードを書き込む特定エ
リアを、最終アドレスＮとその一つ前のアドレスＮ−１
としているが、識別用コードの長さによっては最終アド
レスＮのみあるいは、３つ以上のアドレスにまたがって
書き込むようにしてもよい。また、特定エリアはＲＯＭ
の終端でなく、先頭その他任意の位置に設けることがで
きる。
リアを、最終アドレスＮとその一つ前のアドレスＮ−１
としているが、識別用コードの長さによっては最終アド
レスＮのみあるいは、３つ以上のアドレスにまたがって
書き込むようにしてもよい。また、特定エリアはＲＯＭ
の終端でなく、先頭その他任意の位置に設けることがで
きる。
［効果コ
（１）ＬＳＩに内蔵されたＲＯＭの特定のエリアをユー
ザーに開放しないで、そこにそのＬＳＩの品種を区別す
るためのコードを書き込むようにしたので、ＬＳＩテス
タが、選別テストの開始に先立ってこのコードを読み出
して品種を判定してから、複数のＬＳＩ用に用意された
テストパターンのなかからそのＬＳＩに適したテストパ
ターンをロードしてテストを行なって行くようになると
いう作用により、ＬＳＩの選別テストを完全に自動化で
きるようになり、これによってテスタの稼働率が向上さ
れるとともに、選別に要する時間が短縮され、コストダ
ウンが可能になるという効果がある。
ザーに開放しないで、そこにそのＬＳＩの品種を区別す
るためのコードを書き込むようにしたので、ＬＳＩテス
タが、選別テストの開始に先立ってこのコードを読み出
して品種を判定してから、複数のＬＳＩ用に用意された
テストパターンのなかからそのＬＳＩに適したテストパ
ターンをロードしてテストを行なって行くようになると
いう作用により、ＬＳＩの選別テストを完全に自動化で
きるようになり、これによってテスタの稼働率が向上さ
れるとともに、選別に要する時間が短縮され、コストダ
ウンが可能になるという効果がある。
（２）ＬＳＩに内蔵されたＲＯＭの特定のエリアをユー
ザーに開放しないで、そこにそのＬＳＩの品種を区別す
るためのコードを書き込むようにしたので、同一のウェ
ハ上に異なる品種のＬＳＩを形成してもこれをＬＳＩテ
スタが自動的に選別してテストを行なえるようになると
いう作用により、ユーザーからの少量多品種のＬＳＩの
要求に容易に対処できるようになるという効果がある。
ザーに開放しないで、そこにそのＬＳＩの品種を区別す
るためのコードを書き込むようにしたので、同一のウェ
ハ上に異なる品種のＬＳＩを形成してもこれをＬＳＩテ
スタが自動的に選別してテストを行なえるようになると
いう作用により、ユーザーからの少量多品種のＬＳＩの
要求に容易に対処できるようになるという効果がある。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例のよ
うなシングルチップ・マイコンに内蔵されるＲＯＭは、
通常再書込み可能なマスクＲＯＭで構成されることが多
いが、この発明は、内蔵ＲＯＭが再書込み可能なＥＰＲ
ＯＭ等で構成されている場合にも適用できることはいう
までもない。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例のよ
うなシングルチップ・マイコンに内蔵されるＲＯＭは、
通常再書込み可能なマスクＲＯＭで構成されることが多
いが、この発明は、内蔵ＲＯＭが再書込み可能なＥＰＲ
ＯＭ等で構成されている場合にも適用できることはいう
までもない。
［利用分野］
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるシングルチップ・マ
イコンに適用したものについて説明したが、それに限定
されるものでなく、ＲＯＭ内蔵のロジックＬＳＩや単品
（ＩＣメモリ）としてのＲＯＭもしくはＥＰＲＯＭ、さ
らにはゲートアレイのようにＲＯＭは内蔵しないがユー
ザーによって配線パターン等が異なるようなＬＳＩに対
しても、内部に識別用コードを格納するＲＯＭを設ける
ことにより、本発明を適用することができる。その場合
、識別用コードを読み出す端子を設けてもよいが、パッ
ケージのピンに余裕がないときは、チップ上に識別用コ
ード読出し用のパッドを設け、ウェハの段階でプローブ
検査により選別を行なうようにしてもよい。
をその背景となった利用分野であるシングルチップ・マ
イコンに適用したものについて説明したが、それに限定
されるものでなく、ＲＯＭ内蔵のロジックＬＳＩや単品
（ＩＣメモリ）としてのＲＯＭもしくはＥＰＲＯＭ、さ
らにはゲートアレイのようにＲＯＭは内蔵しないがユー
ザーによって配線パターン等が異なるようなＬＳＩに対
しても、内部に識別用コードを格納するＲＯＭを設ける
ことにより、本発明を適用することができる。その場合
、識別用コードを読み出す端子を設けてもよいが、パッ
ケージのピンに余裕がないときは、チップ上に識別用コ
ード読出し用のパッドを設け、ウェハの段階でプローブ
検査により選別を行なうようにしてもよい。
第１図は、本発明を適用したＬＳＩにおける内ａＲＯＭ
のメモリマツプの一例を示す説明図、第２図は、本発明
を適用したＬＳＩのテスト方法の手順の一例を示すフロ
ーチャート、第３図は、ＲＯＭを内蔵したＬＳＩの構成
とナス１〜システムの一例を示すブロック説明図である
。 １・・・・読出し専用メモリ、２・・・・マイクロプロ
セッサ、３・・・・随時読出し書込み可能なメモリ、４
・・・・入出力ボート、５・・・・内部バス、６・・・
・外部バス、１０・・・・テスト装！（ＬＳＩテスタ）
１１・・・・記憶装置。
のメモリマツプの一例を示す説明図、第２図は、本発明
を適用したＬＳＩのテスト方法の手順の一例を示すフロ
ーチャート、第３図は、ＲＯＭを内蔵したＬＳＩの構成
とナス１〜システムの一例を示すブロック説明図である
。 １・・・・読出し専用メモリ、２・・・・マイクロプロ
セッサ、３・・・・随時読出し書込み可能なメモリ、４
・・・・入出力ボート、５・・・・内部バス、６・・・
・外部バス、１０・・・・テスト装！（ＬＳＩテスタ）
１１・・・・記憶装置。
Claims (1)
- １、読出し専用のメモリが形成された半導体集積回路装
置において、上記読出し専用メモリ内の特定のエリアに
は、識別用のコードが格納されていることを特徴とする
半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164974A JPS6145498A (ja) | 1984-08-08 | 1984-08-08 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164974A JPS6145498A (ja) | 1984-08-08 | 1984-08-08 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6145498A true JPS6145498A (ja) | 1986-03-05 |
Family
ID=15803422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59164974A Pending JPS6145498A (ja) | 1984-08-08 | 1984-08-08 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145498A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01225000A (ja) * | 1988-01-18 | 1989-09-07 | Telefon Ab L M Ericsson | 集積回路の更新状態情報を提供しかつ調べる方法 |
-
1984
- 1984-08-08 JP JP59164974A patent/JPS6145498A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01225000A (ja) * | 1988-01-18 | 1989-09-07 | Telefon Ab L M Ericsson | 集積回路の更新状態情報を提供しかつ調べる方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8170828B2 (en) | Test method using memory programmed with tests and protocol to communicate between device under test and tester | |
| EP0834124B1 (en) | Parallel testing of cpu cache and instruction units | |
| KR20010072036A (ko) | 집적 회로의 셀프테스트를 실행하기 위한 셀프테스트장치를 포함하는 집적 회로 | |
| JP2003050269A (ja) | アルゴリズム的にプログラム可能なメモリテスタにおけるトリガ信号生成方法 | |
| US6321320B1 (en) | Flexible and programmable BIST engine for on-chip memory array testing and characterization | |
| JPH0126097B2 (ja) | ||
| EP0817057A2 (en) | Method and apparatus for efficient self testing of on-chip memory | |
| US5142536A (en) | Data processor | |
| JPH1183956A (ja) | 集積回路 | |
| US5193195A (en) | Microcomputer having easily testable interrupt controller | |
| US5247521A (en) | Data processor | |
| JPS6211734B2 (ja) | ||
| US6035431A (en) | Semiconductor integrated circuit with test device | |
| JPH09181134A (ja) | 半導体集積回路装置の検査装置および方法 | |
| JPH0535391B2 (ja) | ||
| JPH0429988B2 (ja) | ||
| US6603303B1 (en) | Method and apparatus for testing integrated circuit | |
| JPS62192100A (ja) | ダイナミツク形半導体記憶装置 | |
| JPS6011941A (ja) | デ−タ処理装置 | |
| JPH02310478A (ja) | 半導体検査装置 | |
| JPH01121945A (ja) | シングルチップマイクロコンピュータ | |
| JPS5984536A (ja) | 集積回路 | |
| JP2000181900A (ja) | シングルチップマイクロコンピュータ | |
| JPH09146790A (ja) | 半導体集積回路装置とその試験方法 | |
| JPH0517756U (ja) | ワンチツプマイクロコンピユータ |