JPS6145657A - 多値振幅信号識別器 - Google Patents
多値振幅信号識別器Info
- Publication number
- JPS6145657A JPS6145657A JP16633084A JP16633084A JPS6145657A JP S6145657 A JPS6145657 A JP S6145657A JP 16633084 A JP16633084 A JP 16633084A JP 16633084 A JP16633084 A JP 16633084A JP S6145657 A JPS6145657 A JP S6145657A
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplitude
- signal
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はディジタル通信方式において多値振幅信号を識
別するための回路構成法に関するものである。
別するための回路構成法に関するものである。
（従来の技術）
８（＝２３）値信号を例にとり、従来の回路を説明する
。第１図に８値信をＡ／Ｄ変換器に通した時の出力信号
を示す。最上位ビットは８値信号の中心レベルを識別レ
ベルとしている（ Ｐａｔｈ １の識別とする）。上位
２ビット目はさらにＰａｔｈ １０半分の振幅を識別レ
ベルとしている（ Ｐａｔｈ ２の識別とする）。上位
３ビット目はさらに半分の振幅を識別レベルとしている
（ Ｐａｔｈ ３の識別とする）。
。第１図に８値信をＡ／Ｄ変換器に通した時の出力信号
を示す。最上位ビットは８値信号の中心レベルを識別レ
ベルとしている（ Ｐａｔｈ １の識別とする）。上位
２ビット目はさらにＰａｔｈ １０半分の振幅を識別レ
ベルとしている（ Ｐａｔｈ ２の識別とする）。上位
３ビット目はさらに半分の振幅を識別レベルとしている
（ Ｐａｔｈ ３の識別とする）。
また、上位４ビット目は識別レベルは８値信号の信号点
であり、従って、符号量干渉（誤差）の方向を表わして
いる（これをＰａｔｈ ４の識別とする）。
であり、従って、符号量干渉（誤差）の方向を表わして
いる（これをＰａｔｈ ４の識別とする）。
また、上位５ビット目はさらに半分のレベルを識別レベ
ルとしており、符号量干渉の量を表わしている。
ルとしており、符号量干渉の量を表わしている。
従来の８値振幅信号識別器の構成を第２図に示す。８値
信号を入力端子１に入力し、ゲインと直流オフセットを
可変可能な直流増幅器２を通し、識別するためのＡ／Ｄ
変換器３に入力する。そして、Ｐａｔｈ ４の信号によ
り直流オフセットを制御する。すなわち、符号量干渉の
方向が１であれば直流レベルは高（なっているため下げ
るような制御をおこなう。
信号を入力端子１に入力し、ゲインと直流オフセットを
可変可能な直流増幅器２を通し、識別するためのＡ／Ｄ
変換器３に入力する。そして、Ｐａｔｈ ４の信号によ
り直流オフセットを制御する。すなわち、符号量干渉の
方向が１であれば直流レベルは高（なっているため下げ
るような制御をおこなう。
また、ＰａｔｈｌとＰａｔｈ４の排他的論理和５をとり
その信号によりゲインを制御する。すなわち、８値信号
が上側（Ｐａｔｈ １が“１″のとき）で、符号量干渉
の方向が上側（Ｐａｔｈ ４が１′”のとき）の場合は
ゲインが大きいため、これを下げるようにゲインを制御
する。一方、信号が上側で符号量干渉の方向が下側であ
ればゲインはｌ」・のため、ゲインを上げるよう制御す
る。
その信号によりゲインを制御する。すなわち、８値信号
が上側（Ｐａｔｈ １が“１″のとき）で、符号量干渉
の方向が上側（Ｐａｔｈ ４が１′”のとき）の場合は
ゲインが大きいため、これを下げるようにゲインを制御
する。一方、信号が上側で符号量干渉の方向が下側であ
ればゲインはｌ」・のため、ゲインを上げるよう制御す
る。
（発明が解決しようとする問題点）
以上のような構成では例えば第３図のような場合、実際
に、オフセットが上側にシフトしているにもかかわらず
、Ｐａｔｈ４は“０″または６１″の確率が５０Ｌ％と
なり、制御は正常とみなしてしまう（これを擬似安定な
状態という）という問題が生じていた。
に、オフセットが上側にシフトしているにもかかわらず
、Ｐａｔｈ４は“０″または６１″の確率が５０Ｌ％と
なり、制御は正常とみなしてしまう（これを擬似安定な
状態という）という問題が生じていた。
また、ゲインに関しても第４図のような場合、制御は正
常とみなされ停止する。すなわちＰａｔｈｌとＰａｔｈ
４の排他的論理和をとる場合、Ｐａｔｈ １が１″で
Ｐａｔｈ４が１１ 、 ＩＩのときまたはＰａｔｈ’ｌ
がＯＩＩでＰａｔｈ ４が０″′のときは振幅は大きい
ためゲインを下げるよう制御する。Ｐａｔｈ １が０″
でＰａｔｈ４が１１ 、 ＋＋のときまたはＰａｔｈ
ｌが１１ 、 ＩＩでＰａｔｈ４が＋＋ ０１１のとき
は振幅は小さいためゲインを上げるよう制御する。しか
し第４図のように全体の振幅が１／２．１／４．−・・
どなった場合も、Ｐａｔｈ １が”１″でＰａｔｈ４が
１１ 、 ＋＋またはＰａｔｈ ｉが０″′でＰａｔｈ
４がＩＩ ＯＩＩとなる確率と、Ｐａｔｈ １がＩＩ
ＯＩＩでＰａｔｈ ４が１１０１＋またはＰａｔｈ
１ ′ｈ′−″０″でＰａｔｈ４が１″となる確率は等
しい。従って、平衡状態が保たれ、ゲインを制御するこ
とはなく、そのままの状態が続く（これを擬似安定な状
態という）という問題が生じていた。多値数が多くなる
につれ、信号点の間隔が小さくなり、従って、以上述べ
た現象は発生しやすくなる。
常とみなされ停止する。すなわちＰａｔｈｌとＰａｔｈ
４の排他的論理和をとる場合、Ｐａｔｈ １が１″で
Ｐａｔｈ４が１１ 、 ＩＩのときまたはＰａｔｈ’ｌ
がＯＩＩでＰａｔｈ ４が０″′のときは振幅は大きい
ためゲインを下げるよう制御する。Ｐａｔｈ １が０″
でＰａｔｈ４が１１ 、 ＋＋のときまたはＰａｔｈ
ｌが１１ 、 ＩＩでＰａｔｈ４が＋＋ ０１１のとき
は振幅は小さいためゲインを上げるよう制御する。しか
し第４図のように全体の振幅が１／２．１／４．−・・
どなった場合も、Ｐａｔｈ １が”１″でＰａｔｈ４が
１１ 、 ＋＋またはＰａｔｈ ｉが０″′でＰａｔｈ
４がＩＩ ＯＩＩとなる確率と、Ｐａｔｈ １がＩＩ
ＯＩＩでＰａｔｈ ４が１１０１＋またはＰａｔｈ
１ ′ｈ′−″０″でＰａｔｈ４が１″となる確率は等
しい。従って、平衡状態が保たれ、ゲインを制御するこ
とはなく、そのままの状態が続く（これを擬似安定な状
態という）という問題が生じていた。多値数が多くなる
につれ、信号点の間隔が小さくなり、従って、以上述べ
た現象は発生しやすくなる。
（問題点を解決するための手段）
本発明は、これらの欠点を解決するため、Ａ／Ｄ変換器
出力を論理演算することをより、直流増幅器のゲインお
よび直流オフセットが正常に動作可能な多値振幅信号識
別器の回路構成法を提供することをある。
出力を論理演算することをより、直流増幅器のゲインお
よび直流オフセットが正常に動作可能な多値振幅信号識
別器の回路構成法を提供することをある。
（作 用）
本発明はＡ／Ｄ変換器の出力に論理演算を施して直流増
幅器のゲイン又は直流オフセットを制御するので、従来
の擬似安定な状態が解消されて、本発明の目的が達成さ
れる。
幅器のゲイン又は直流オフセットを制御するので、従来
の擬似安定な状態が解消されて、本発明の目的が達成さ
れる。
（実施例）
８値信号を例にとり、請求の範囲１および２について説
明する。第５図にその構成例を示す。８値信号入力端子
１に入力し、その振幅および直流オフセットをそれぞれ
独立に可変可能な直流増幅器２を通し、多値識別するた
めのＡ／Ｄ変換器３へ入力する。はじめに、請求の範囲
１について説明する。第３図からもわかるように正常時
には、Ｐａｔｈ １は６０”とｌ”が確率５０％で存在
するが、擬似安定の場合、この確率は変化する。すなわ
ち、第３図のように上側にずれた場合、Ｐａｔｈ １は
“、 １１の確率が高くなることで、Ｐａｔｈ １が制
御情報となる。また、Ｐａｔｈ ４は従来回路と同様、
符号量干渉の方向を表わすため、直流オフセントの制御
情報となる。
明する。第５図にその構成例を示す。８値信号入力端子
１に入力し、その振幅および直流オフセットをそれぞれ
独立に可変可能な直流増幅器２を通し、多値識別するた
めのＡ／Ｄ変換器３へ入力する。はじめに、請求の範囲
１について説明する。第３図からもわかるように正常時
には、Ｐａｔｈ １は６０”とｌ”が確率５０％で存在
するが、擬似安定の場合、この確率は変化する。すなわ
ち、第３図のように上側にずれた場合、Ｐａｔｈ １は
“、 １１の確率が高くなることで、Ｐａｔｈ １が制
御情報となる。また、Ｐａｔｈ ４は従来回路と同様、
符号量干渉の方向を表わすため、直流オフセントの制御
情報となる。
従って、第５図のようにＰａｔｈｌとＰａｔｈ ４の出
力信号を加算するための抵抗冴、２５を通し、その出力
に対し、積分するための低域通過フィルタ２７を通すこ
とをより得られた信号により、直流増幅器２の直流オフ
セットを制御する。これにより直流オフセットが誤るこ
となく制御可能な多値振幅信号識別器を構成することが
できる。
力信号を加算するための抵抗冴、２５を通し、その出力
に対し、積分するための低域通過フィルタ２７を通すこ
とをより得られた信号により、直流増幅器２の直流オフ
セットを制御する。これにより直流オフセットが誤るこ
となく制御可能な多値振幅信号識別器を構成することが
できる。
次に第５図において、請求の範囲２について説明する。
第４図のように、従来回路では擬似安定であったものが
第５図のように、Ａ／Ｄ変換器の出力信号のうち、Ｐａ
ｔｈｌとＰａｔｈ２の排他的論理相加をとることをより
解除でき、正常な制御ができる。すなわち、第４図の場
合、正常な振幅値の１／２．１／４の場合である。この
ときＰａｔｈ １とＰａｔｈ２の排他的論理相加をとっ
た結果は常に６１″となりゲインを上げるよう制御する
。また、従来と同様、Ｐａｔｈ １とＰａｔｈ ４の排
他的険相２１をとることをより第４図に示す正常時のゲ
インの制御が可能である。Ｐａｔｈ １とＰａｔｈ ４
の排他的論理和の結果”ｌ”であればゲインを上げるよ
うに制御し”０”であればゲインを下げるように制御す
る。従って以上述べた２つの制御信号を加算用の抵抗ｎ
、２３を介して加算し、積分するための低域通過フィル
タ部を通し、直流増幅器２のゲインを制御することをよ
り、誤ることなく正しく、多値振幅信号の振幅を制御可
能な多値振幅信号識別器を構成することができる。
第５図のように、Ａ／Ｄ変換器の出力信号のうち、Ｐａ
ｔｈｌとＰａｔｈ２の排他的論理相加をとることをより
解除でき、正常な制御ができる。すなわち、第４図の場
合、正常な振幅値の１／２．１／４の場合である。この
ときＰａｔｈ １とＰａｔｈ２の排他的論理相加をとっ
た結果は常に６１″となりゲインを上げるよう制御する
。また、従来と同様、Ｐａｔｈ １とＰａｔｈ ４の排
他的険相２１をとることをより第４図に示す正常時のゲ
インの制御が可能である。Ｐａｔｈ １とＰａｔｈ ４
の排他的論理和の結果”ｌ”であればゲインを上げるよ
うに制御し”０”であればゲインを下げるように制御す
る。従って以上述べた２つの制御信号を加算用の抵抗ｎ
、２３を介して加算し、積分するための低域通過フィル
タ部を通し、直流増幅器２のゲインを制御することをよ
り、誤ることなく正しく、多値振幅信号の振幅を制御可
能な多値振幅信号識別器を構成することができる。
次に、請求の範囲３について説明する。一実施例を第６
図に示す。８値信号を入力端子１に入力し、その振幅を
可変可能な直流増幅器２に通し、多値識別するためのＡ
／Ｄ変換器３へ入力する。
図に示す。８値信号を入力端子１に入力し、その振幅を
可変可能な直流増幅器２に通し、多値識別するためのＡ
／Ｄ変換器３へ入力する。
そのＡ／Ｄ変換器出力信号のうち、Ｐａｔｈ １とＰａ
ｔｈ４の排他的論理和回路８を通す。一方、Ｐａｔｈ
４とＰａｔｈ ５の排他的論理和回路１２を通すことを
より、符号量干渉の量をモニタする。すなわち、第１図
に示すようにその結果がｎ ＩＩ＋であれば符号量干渉
量は小であり“０”であれば大である。また８値信号の
最大振幅信号点を選択するためＰａｔｈ １゜Ｐａｔｈ
２． Ｐａｔｈ ３の論理積９と反転論理和ｌＯを通
しその論理和１１をとることをより、その結果が６１″
のとき最大振幅信号となり、”０′”のときそれ以外の
信号となる。そこで符号量干渉量が小さいときは定常時
とみなし、８点の全信号点を制御対象とし、符号量干渉
量が大きいときは非定常時とみなし、制御誤りを防ぐた
め８点の最大振幅信号点のみを選択し、その点だけを制
御対象とし、それ以外は前の最大振幅信号点の制御情報
を保持するという構成にする。すなわち、符号量干渉の
量を示す信号と最大振幅信号点を選択する信号との論理
和１３をとりその信号とタイミング信号４との論理積１
４をとりホールド回路１５により、上記の制御信号を出
力するか、ホールドするかを制御する。表１に符号量干
渉量の大小と最大振幅信号か否かとそのときのホールド
回路の状態（制御信号を出力するか、ホールドするか）
の関係を示す。
ｔｈ４の排他的論理和回路８を通す。一方、Ｐａｔｈ
４とＰａｔｈ ５の排他的論理和回路１２を通すことを
より、符号量干渉の量をモニタする。すなわち、第１図
に示すようにその結果がｎ ＩＩ＋であれば符号量干渉
量は小であり“０”であれば大である。また８値信号の
最大振幅信号点を選択するためＰａｔｈ １゜Ｐａｔｈ
２． Ｐａｔｈ ３の論理積９と反転論理和ｌＯを通
しその論理和１１をとることをより、その結果が６１″
のとき最大振幅信号となり、”０′”のときそれ以外の
信号となる。そこで符号量干渉量が小さいときは定常時
とみなし、８点の全信号点を制御対象とし、符号量干渉
量が大きいときは非定常時とみなし、制御誤りを防ぐた
め８点の最大振幅信号点のみを選択し、その点だけを制
御対象とし、それ以外は前の最大振幅信号点の制御情報
を保持するという構成にする。すなわち、符号量干渉の
量を示す信号と最大振幅信号点を選択する信号との論理
和１３をとりその信号とタイミング信号４との論理積１
４をとりホールド回路１５により、上記の制御信号を出
力するか、ホールドするかを制御する。表１に符号量干
渉量の大小と最大振幅信号か否かとそのときのホールド
回路の状態（制御信号を出力するか、ホールドするか）
の関係を示す。
表１ ホールド回路の状態を表わす真理値表ホールド回
路出力信号に対し、積分するための低域通過フィルタ６
を通し、直流増幅器２のゲインを制御することをより、
誤ることなく、正しく多値振幅信号の振幅を制御可能な
多値振幅信号識別器を構成することができる。なお、請
求の範囲２および３について、多値振幅信号の振幅を制
御する場合に使用する増幅器は広義の直流増幅器であり
、ＩＰ帯で使用する時は交流増幅器でもよく、広い意味
で直流増幅器に含まれる。
路出力信号に対し、積分するための低域通過フィルタ６
を通し、直流増幅器２のゲインを制御することをより、
誤ることなく、正しく多値振幅信号の振幅を制御可能な
多値振幅信号識別器を構成することができる。なお、請
求の範囲２および３について、多値振幅信号の振幅を制
御する場合に使用する増幅器は広義の直流増幅器であり
、ＩＰ帯で使用する時は交流増幅器でもよく、広い意味
で直流増幅器に含まれる。
さらに多値振幅信号例えば１６値、３２値・・・の場合
も８電信号と同様に、容易に適用できる。特許請求の範
囲３における２ｎ値の最大振幅の信号点を検出する回路
は、８（＝２３）値では３人力の論理積および反転論理
和か必要であったが、例えば１６ （＝ ２’ ）値で
は４人力となるだけで、他はすべて同様である。
も８電信号と同様に、容易に適用できる。特許請求の範
囲３における２ｎ値の最大振幅の信号点を検出する回路
は、８（＝２３）値では３人力の論理積および反転論理
和か必要であったが、例えば１６ （＝ ２’ ）値で
は４人力となるだけで、他はすべて同様である。
（発明の効果）
以上説明したように、本多値識別器は、Ａ／Ｄ変換器の
入力信号のゲインおよび直流オフセントが誤ることなく
正しく制御可能であり、レベルおよび振幅が大きく変動
する場合に特に有効である。
入力信号のゲインおよび直流オフセントが誤ることなく
正しく制御可能であり、レベルおよび振幅が大きく変動
する場合に特に有効である。
また、多値数がさらに増えた場合も同様に構成すればよ
く、この場合、本構成はさらに有効となる。
く、この場合、本構成はさらに有効となる。
第１図は８値振幅信号をＡ／Ｄ変換器により識別したと
きの入出力関係を示す図、第２図は従来の回路図、第３
図は直流オフセット制御が擬似安定点に入った場合の説
明図、第４図はゲイン制御が擬似安定点に入った場合の
説明図、第５図は本発明の実施例を示す図、第６図は本
発明の別の構成例である。 ■・・・入力信号端子、 ２・・・直流増幅器、３・
・・Ａ／Ｄ変換器、 ４・・・タイミング信号、６
・・・低域通過フィルタ、８，１２・・・排他的論理和
回路、９．１４・・・論理積回路、 １０・・・反転
論理和回路、１１、１３・・・論理和回路、 １５・・・Ｄ−７リツプフロツプ回路、加、２１・・・
排他的論理和回路、 ２２．２３．２４．２５・・・抵
抗器、２６、２７・・・低域通過フィルタ。
きの入出力関係を示す図、第２図は従来の回路図、第３
図は直流オフセット制御が擬似安定点に入った場合の説
明図、第４図はゲイン制御が擬似安定点に入った場合の
説明図、第５図は本発明の実施例を示す図、第６図は本
発明の別の構成例である。 ■・・・入力信号端子、 ２・・・直流増幅器、３・
・・Ａ／Ｄ変換器、 ４・・・タイミング信号、６
・・・低域通過フィルタ、８，１２・・・排他的論理和
回路、９．１４・・・論理積回路、 １０・・・反転
論理和回路、１１、１３・・・論理和回路、 １５・・・Ｄ−７リツプフロツプ回路、加、２１・・・
排他的論理和回路、 ２２．２３．２４．２５・・・抵
抗器、２６、２７・・・低域通過フィルタ。
Claims (3)
- （１）２＾ｎ値（ｎは正の整数）の多値振幅信号を入力
とし、少なく共その直流オフセットを制御可能な直流増
幅器と、その出力を識別するＡ／Ｄ変換器とを有する多
値振幅信号識別器において、Ａ／Ｄ変換器の出力の上位
（ｎ＋１）ビット目と最上位ビットとの加算をする加算
器と、その出力を入力とする低域通過フィルタとを有し
、該フィルタの出力により前記直流オフセットを制御す
ることを特徴とする多値振幅信号識別器。 - （２）２＾ｎ値（ｎは正の整数）の多値振幅信号を入力
とし、少なく共その振幅を制御可能な直流増幅器と、そ
の出力を識別するＡ／Ｄ変換器とを有する多値振幅信号
識別器において、Ａ／Ｄ変換器の出力の最上位ビットと
上位２ビット目との排他的論理和をとる第１の排他的論
理和回路と、最上位ビットと上位（ｎ＋１）ビット目と
の排他的論理和をとる第２の排他的論理和回路と、前記
２つの排他的論理和回路の出力を加算する加算回路と、
その出力を入力とする低域通過フィルタとを有し、該フ
ィルタの出力により前記振幅を制御することを特徴とす
る多値振幅信号識別器。 - （３）２＾ｎ値（ｎは正の整数）の多値振幅信号を入力
とし、少なく共その振幅を制御可能な直流増幅器と、そ
の出力を識別するＡ／Ｄ変換器とを有する多値振幅信号
識別器において、Ａ／Ｄ変換器の出力の上位（ｎ＋１）
ビット目と上位（ｎ＋２）ビット目との排他的論理和を
とる回路と、２＾ｎ値の多値信号の最大振幅レベルのみ
を選択する論理回路と、前記２つの回路の出力の論理和
により切替信号を提供する論理和回路と、前記Ａ／Ｄ変
換器の出力の最上位ビットと上位（ｎ＋１）ビット目と
の排他的論理和回路を通して得られる信号を前記切替信
号によりサンプルホールドするサンプルホールド回路と
、その出力を入力とする低域通過フィルタとを有し、該
フィルタの出力により前記振幅を制御することを特徴と
する多値振幅信号識別器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16633084A JPS6145657A (ja) | 1984-08-10 | 1984-08-10 | 多値振幅信号識別器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16633084A JPS6145657A (ja) | 1984-08-10 | 1984-08-10 | 多値振幅信号識別器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6145657A true JPS6145657A (ja) | 1986-03-05 |
| JPH0455013B2 JPH0455013B2 (ja) | 1992-09-02 |
Family
ID=15829360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16633084A Granted JPS6145657A (ja) | 1984-08-10 | 1984-08-10 | 多値振幅信号識別器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145657A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4917115A (ja) * | 1972-05-22 | 1974-02-15 | ||
| JPS58120351A (ja) * | 1982-01-13 | 1983-07-18 | Fujitsu Ltd | 直流ずれ補償方式 |
| JPS58126351A (ja) * | 1982-01-22 | 1983-07-27 | 株式会社島精機製作所 | 横編機における糸案内装置 |
-
1984
- 1984-08-10 JP JP16633084A patent/JPS6145657A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4917115A (ja) * | 1972-05-22 | 1974-02-15 | ||
| JPS58120351A (ja) * | 1982-01-13 | 1983-07-18 | Fujitsu Ltd | 直流ずれ補償方式 |
| JPS58126351A (ja) * | 1982-01-22 | 1983-07-27 | 株式会社島精機製作所 | 横編機における糸案内装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0455013B2 (ja) | 1992-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4181967A (en) | Digital apparatus approximating multiplication of analog signal by sine wave signal and method | |
| JPH0468735A (ja) | 自動出力電力制御装置 | |
| US6043766A (en) | Distributive encoder for encoding error signals which represent signal peak errors in data signals for identifying erroneous signal baseline, peak and equalization conditions | |
| US3879672A (en) | Digital automatic gain control circuit | |
| JPS637024A (ja) | 自動ドリフト制御回路 | |
| JPS6145657A (ja) | 多値振幅信号識別器 | |
| JP3081957B2 (ja) | 伝送データ整形装置 | |
| US4573188A (en) | Digital to analog converter | |
| US6192091B1 (en) | Circuit for reproducing a clock from a multilevel QAM signal | |
| JPH10243031A (ja) | 多値データ転送方式 | |
| JPS6232731A (ja) | 信号エネルギ低下検出装置 | |
| JPH0310425A (ja) | トランスバーサルフィルタ制御回路 | |
| JPS59148459A (ja) | 多値振幅変調用搬送波再生回路 | |
| CN112104583B (zh) | 幅移键控的解调方法、装置、设备及计算机可读存储介质 | |
| JP3230227B2 (ja) | Ａ／ｄコンバータ | |
| JP2764945B2 (ja) | ディジタル復調装置 | |
| JPS6048648A (ja) | 搬送波再生回路 | |
| JPH04108221A (ja) | Ａ／ｄ変換器 | |
| JPH0124386B2 (ja) | ||
| JP5448742B2 (ja) | 多値信号復調回路 | |
| CN1370351A (zh) | 锁相环的相位检测器 | |
| JPS61281745A (ja) | 多値ベ−スバンド信号発生回路 | |
| JPS627227A (ja) | 多値識別回路 | |
| JPS63292818A (ja) | デ−タ検出回路 | |
| JPS63167217A (ja) | センサ信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |