JPS6148894A - ドライバ−内蔵アクテイブマトリクスパネル - Google Patents
ドライバ−内蔵アクテイブマトリクスパネルInfo
- Publication number
- JPS6148894A JPS6148894A JP59171032A JP17103284A JPS6148894A JP S6148894 A JPS6148894 A JP S6148894A JP 59171032 A JP59171032 A JP 59171032A JP 17103284 A JP17103284 A JP 17103284A JP S6148894 A JPS6148894 A JP S6148894A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- thin film
- built
- active matrix
- matrix panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、薄膜トランジスタ（以下、ＴＰＴと略記する
。）によって形成されたドライバー内蔵アクティブマト
リクスパネルに関する。
。）によって形成されたドライバー内蔵アクティブマト
リクスパネルに関する。
透明基板上に、多結晶シリコン又はアモルファスシリコ
ンの薄膜層によってスイッチング用のＴＰＴマトリクス
を形成したアクティブマトリクスパネルの試作が各所で
成功を収め、アクティブマトリクスパネルを用いた液晶
テレビが量産されて商品化されつつある。前述のスイッ
チング用ＴＰＴマトリクスが形成されているのと同一の
透明基板上に、走査線もしくはデータ線のドライバーを
形成する試みも成されており、その成果は既に発表され
ているｒａ （ＹｍＯ（Ｌｎａ Ｓより３４ Ｄ工ＧＥ
ＳＴ、ｐ、ａ１２ ＃Ｅ３＊Ｍｏｒｏｚ１Ｌｍｉ、 ｅ
ｔａｌ Ｓより８４ Ｄ工ｏｕｓｒ、Ｐ８１６）アクテ
ィブマトリクスパネルに内蔵されている従来のドライバ
ー、特にデータ線ドライバーは第１図のごとく構成され
ており、データ線１１１ 、１１２、 、、、に各々ア
ナログスイッチ１０６ 、１０７．、、。
ンの薄膜層によってスイッチング用のＴＰＴマトリクス
を形成したアクティブマトリクスパネルの試作が各所で
成功を収め、アクティブマトリクスパネルを用いた液晶
テレビが量産されて商品化されつつある。前述のスイッ
チング用ＴＰＴマトリクスが形成されているのと同一の
透明基板上に、走査線もしくはデータ線のドライバーを
形成する試みも成されており、その成果は既に発表され
ているｒａ （ＹｍＯ（Ｌｎａ Ｓより３４ Ｄ工ＧＥ
ＳＴ、ｐ、ａ１２ ＃Ｅ３＊Ｍｏｒｏｚ１Ｌｍｉ、 ｅ
ｔａｌ Ｓより８４ Ｄ工ｏｕｓｒ、Ｐ８１６）アクテ
ィブマトリクスパネルに内蔵されている従来のドライバ
ー、特にデータ線ドライバーは第１図のごとく構成され
ており、データ線１１１ 、１１２、 、、、に各々ア
ナログスイッチ１０６ 、１０７．、、。
が接続され、各々のアナログスイッチの開閉をシフトレ
ジスタ１０１ 、１０２．、、、の出力信号で制御して
いる。同図において、１２１はビデオ信号線、１２２は
走査線である。データ線ドライバーを上述のごとく構成
すると、シフトレジスタが、ビデオ信号のサンプリング
周波数と同一の周波数で動作しなければならず、高速性
が要求される。ところが、一般にＴＰＴのオン抵抗は高
く、単結晶シリコンＭＯ８ＦＦｉＴの様な高速動作は望
めない。このため、従来のドライバー内蔵アクティブマ
トリクスパネルによると、ＴＰＴの特性によってビデオ
信号のサンプリング周波数が制限され高精細化にも限界
が生じてしまう。
ジスタ１０１ 、１０２．、、、の出力信号で制御して
いる。同図において、１２１はビデオ信号線、１２２は
走査線である。データ線ドライバーを上述のごとく構成
すると、シフトレジスタが、ビデオ信号のサンプリング
周波数と同一の周波数で動作しなければならず、高速性
が要求される。ところが、一般にＴＰＴのオン抵抗は高
く、単結晶シリコンＭＯ８ＦＦｉＴの様な高速動作は望
めない。このため、従来のドライバー内蔵アクティブマ
トリクスパネルによると、ＴＰＴの特性によってビデオ
信号のサンプリング周波数が制限され高精細化にも限界
が生じてしまう。
本発明の目的は、上述の従来技術の欠点を解決し、高い
周波数でビデオ信号のサンプリングを行うことが可能な
高表示品質のドライバー内蔵アクティブマトリクスパネ
ルを実現することにある。
周波数でビデオ信号のサンプリングを行うことが可能な
高表示品質のドライバー内蔵アクティブマトリクスパネ
ルを実現することにある。
〔概要〕
本発明は、Ｎ本のデータ線を有するアクティブマ） Ｉ
Ｊクスパネルにおいて、内蔵したに段のシフトレジスタ
の出力信号及び該シフトレジスタの各出力に接続された
遅延回路のに個の出力信号から生成されたＮ個のサンプ
リングパルスを用いて前記データ線の駆動を行なうよう
にしたものである。
Ｊクスパネルにおいて、内蔵したに段のシフトレジスタ
の出力信号及び該シフトレジスタの各出力に接続された
遅延回路のに個の出力信号から生成されたＮ個のサンプ
リングパルスを用いて前記データ線の駆動を行なうよう
にしたものである。
以下、実施例に基づいて本発明の詳細な説明する。
第２図は、本発明の詳細な説明するためのブロック図で
ある。同図において、２０１ 、２０２ 、２０３はＴ
Ｆ’Ｔより成るシフトレジスタ、 ２０４ 、２０５
。
ある。同図において、２０１ 、２０２ 、２０３はＴ
Ｆ’Ｔより成るシフトレジスタ、 ２０４ 、２０５
。
２０６は遅延回路とＴＰＴによる論理回路とから成るサ
ンプリングパルス生成回路、２０７乃至２１５はＴＦＴ
によるアナログスイッチ、２１６はビデオ信号線であり
、以上よりデータ線ドライバーが構成される。一方、２
３７乃至２４３は走査線ドライバーを構成するシフトレ
ジスタである。また、２１８乃至２２６はデータ線、２
２７乃至２８８はゲート線、２８４、２８５ 、２８６
等は画素であり、以上によりて画素部２１７が構成され
ている。第２図のデータ線ドライバーにおいて、前述の
Ｋの値はに＝３であり、１段のシフトレジスタ及び該シ
フトレジスタ出力にｆｇ、続される積分回路とから３個
のサンプリングパルスが生成される。該サンプリングパ
ルスはアナログスイッチ２０７乃至２１５の開閉を制御
する。
ンプリングパルス生成回路、２０７乃至２１５はＴＦＴ
によるアナログスイッチ、２１６はビデオ信号線であり
、以上よりデータ線ドライバーが構成される。一方、２
３７乃至２４３は走査線ドライバーを構成するシフトレ
ジスタである。また、２１８乃至２２６はデータ線、２
２７乃至２８８はゲート線、２８４、２８５ 、２８６
等は画素であり、以上によりて画素部２１７が構成され
ている。第２図のデータ線ドライバーにおいて、前述の
Ｋの値はに＝３であり、１段のシフトレジスタ及び該シ
フトレジスタ出力にｆｇ、続される積分回路とから３個
のサンプリングパルスが生成される。該サンプリングパ
ルスはアナログスイッチ２０７乃至２１５の開閉を制御
する。
第３図に、本発明のデータ線ドライバーの具体的実施例
を示す。同図忙おいて、８０１はシフトレジスタ、 ３
０２ 、８０３ 、８０４ 、８０６はＴＰＴによるイ
ンバータ２段で構成されたバッファー、 ８０５ 。
を示す。同図忙おいて、８０１はシフトレジスタ、 ３
０２ 、８０３ 、８０４ 、８０６はＴＰＴによるイ
ンバータ２段で構成されたバッファー、 ８０５ 。
３０７はＴ Ｐ Ｔニ！、ルイ７ハーｆｉ 、 ８０８
、８１０ｉ；ｔＴＦＴによるＡＮＤゲー） 、 ８０
９はＴＰＴによるＮＯＲゲート、３１１乃至３１３はＴ
Ｆ’Ｔによるアナログスイッチ、３１４乃至３１６は薄
膜抵抗、８１７乃至３１９はＨ，膜キャパシタ、８２０
はビデオ信号線である。第４図は、第８図の実施例の作
用を説明するだめの図である。シフトレジスタ３０１の
出力端子３２２に４０１に示す転送データが出力され、
３２３には４０２に示す、４０１に等しい波形の信号が
得られる。！た、薄膜抵抗８１４と薄膜キャパシタ８１
７とより成る積分回路の出力端子３２４には、４０３に
示すごとき、信号４０２の積分された波形が得られる。
、８１０ｉ；ｔＴＦＴによるＡＮＤゲー） 、 ８０
９はＴＰＴによるＮＯＲゲート、３１１乃至３１３はＴ
Ｆ’Ｔによるアナログスイッチ、３１４乃至３１６は薄
膜抵抗、８１７乃至３１９はＨ，膜キャパシタ、８２０
はビデオ信号線である。第４図は、第８図の実施例の作
用を説明するだめの図である。シフトレジスタ３０１の
出力端子３２２に４０１に示す転送データが出力され、
３２３には４０２に示す、４０１に等しい波形の信号が
得られる。！た、薄膜抵抗８１４と薄膜キャパシタ８１
７とより成る積分回路の出力端子３２４には、４０３に
示すごとき、信号４０２の積分された波形が得られる。
節点３２５ 、８２９ Ｋは、それぞれ、波形４０３が
整形され先渡形４０４ 、４０８が現われる。従って、
ＡＮＤゲート８０８の出力端子には４０９に示すパルス
幅Ｔのサンプリングパルスが得られる。一方、同様にし
て節点８２６１ｃは４０５ Ｋ示す積分波形１節点８２
７には４０６のごとき、波形４０６が整形された波形、
節点８２８には４０７に示す積分波形が生じ、この結果
、ＮＯＲゲー） ８０９ 、 Ａ Ｎ Ｄゲート８１０
の出力端子に、それぞれ、４１０ 、４１１ Ｋ示すパ
ルス幅Ｔのサンプリングパルスが得られる。
整形され先渡形４０４ 、４０８が現われる。従って、
ＡＮＤゲート８０８の出力端子には４０９に示すパルス
幅Ｔのサンプリングパルスが得られる。一方、同様にし
て節点８２６１ｃは４０５ Ｋ示す積分波形１節点８２
７には４０６のごとき、波形４０６が整形された波形、
節点８２８には４０７に示す積分波形が生じ、この結果
、ＮＯＲゲー） ８０９ 、 Ａ Ｎ Ｄゲート８１０
の出力端子に、それぞれ、４１０ 、４１１ Ｋ示すパ
ルス幅Ｔのサンプリングパルスが得られる。
上述のパルス幅Ｔは、薄膜抵抗と薄膜キャパシタとから
成る積分回路の時定数本比例して定まる。
成る積分回路の時定数本比例して定まる。
第５図に、第８図に示したドライバー集積回路の断面構
造の一例を示す。第６図において、５０１は絶縁基板、
５０２ 、５０８は第１のシリコン薄膜層（ただし、５
０２は不純物ドープされていない部分であり、６０８は
不純物ドープされた部分である。
造の一例を示す。第６図において、５０１は絶縁基板、
５０２ 、５０８は第１のシリコン薄膜層（ただし、５
０２は不純物ドープされていない部分であり、６０８は
不純物ドープされた部分である。
） 、 ５０４はゲート酸化膜、５０６は第２のシリコ
ン薄膜層、５０６は層間絶縁膜、５０７は透明導電膜層
である。５０８にＴＦ’Ｔが形成されており、５０８の
部分がソース、ドレイン、５０５の部分がゲートを形成
するｃｌまた、５０９には第１のシリコン薄膜層によっ
て抵抗が、５１０には、第２のシリコン簿膜層、層間Ｐ
３縁膜、透明導電膜層によってキャパシタが形成されて
いる。尚、薄Ｂｙ＝抵抗をＴＰＴで置き換えてＭＱＳ抵
抗として構成しても本発明は成り立つ。
ン薄膜層、５０６は層間絶縁膜、５０７は透明導電膜層
である。５０８にＴＦ’Ｔが形成されており、５０８の
部分がソース、ドレイン、５０５の部分がゲートを形成
するｃｌまた、５０９には第１のシリコン薄膜層によっ
て抵抗が、５１０には、第２のシリコン簿膜層、層間Ｐ
３縁膜、透明導電膜層によってキャパシタが形成されて
いる。尚、薄Ｂｙ＝抵抗をＴＰＴで置き換えてＭＱＳ抵
抗として構成しても本発明は成り立つ。
従来技術の項にて述べたごとく、多結晶ンリコン、アモ
ルファスシリコン等で構成されたＴＦＴは、単結晶シリ
コンＦＩＴに比べて特性が劣り、特にＯＮ抵抗が高い。
ルファスシリコン等で構成されたＴＦＴは、単結晶シリ
コンＦＩＴに比べて特性が劣り、特にＯＮ抵抗が高い。
このため、薄膜アクティブマ） ＩＪクスパネルに内蔵
されたシフトレジスタは動作速度に限界がある。本発明
のごとく、Ｎ本のデータ線を、７段のシフトレジスタと
該シフトレジスタ出力に接続される積分回路及びＴＰＴ
による論理回路とで駆動する手段を設けることによりて
、シフトレジスタに要求される動作速度を従来のＫに下
げることが出来る。
されたシフトレジスタは動作速度に限界がある。本発明
のごとく、Ｎ本のデータ線を、７段のシフトレジスタと
該シフトレジスタ出力に接続される積分回路及びＴＰＴ
による論理回路とで駆動する手段を設けることによりて
、シフトレジスタに要求される動作速度を従来のＫに下
げることが出来る。
更に、本発明によると、シフトレジスタの段数が従来の
Ｋで済み、代わりに第３図に示した様な積分回路及び簡
単な論理回路が用いられるため、全体としてドライバー
を構成するＴＰＴの個数が減る。従って、製造歩留りが
向上し、更に、ドライバーにおける消費電力が低減され
る。
Ｋで済み、代わりに第３図に示した様な積分回路及び簡
単な論理回路が用いられるため、全体としてドライバー
を構成するＴＰＴの個数が減る。従って、製造歩留りが
向上し、更に、ドライバーにおける消費電力が低減され
る。
本発明によると、ドライバー内蔵アクティブマトリクス
パネルの機能及び製造歩留りに、以上述べたごとき著し
い改善がもたらされる。
パネルの機能及び製造歩留りに、以上述べたごとき著し
い改善がもたらされる。
第１図は、従来技術を説明するための図。
第２図は、本発明の実施例のブロック図。
第８図は、本発明の実施例を示した図。
第４図は、本発明の詳細な説明するための図。
第５図は、本発明の実施例の断面積造を示した図。
以 上
１０／ ／ｇｌ：Ｌ／１４３ ７ａｇ ／ＩＩＫ
第２図 第３図 第４図 第５図
第２図 第３図 第４図 第５図
Claims (1)
- マトリクス状に配置された薄膜トランジスタによって
構成された画素部及び薄膜トランジスタによって構成さ
れたドライバー部を具備して成るドライバー内蔵アクテ
ィブマトリクスパネルにおいて、データ線の本数Ｎより
少ない段数のシフトレジスタと、薄膜抵抗及び薄膜キャ
パシタとで構成される積分回路と、薄膜トランジスタで
構成される論理回路とから成る、データ線Ｎ本に相当す
るサンプリングパルスを発生する手段を具備して成るこ
とを特徴とするドライバー内蔵アクティブマトリクスパ
ネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171032A JPH0762789B2 (ja) | 1984-08-17 | 1984-08-17 | ドライバ−内蔵アクテイブマトリクスパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171032A JPH0762789B2 (ja) | 1984-08-17 | 1984-08-17 | ドライバ−内蔵アクテイブマトリクスパネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6148894A true JPS6148894A (ja) | 1986-03-10 |
| JPH0762789B2 JPH0762789B2 (ja) | 1995-07-05 |
Family
ID=15915821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59171032A Expired - Lifetime JPH0762789B2 (ja) | 1984-08-17 | 1984-08-17 | ドライバ−内蔵アクテイブマトリクスパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0762789B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225645B1 (en) | 1995-12-12 | 2001-05-01 | Semiconductor Energy Laboratory Cp., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2006308959A (ja) * | 2005-04-28 | 2006-11-09 | Sharp Corp | 検出装置及びそれを備えた表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5450225A (en) * | 1977-09-28 | 1979-04-20 | Hitachi Ltd | Sampling pulse generator |
| JPS5541442A (en) * | 1978-09-18 | 1980-03-24 | Matsushita Electric Industrial Co Ltd | Matrix panel driving device |
-
1984
- 1984-08-17 JP JP59171032A patent/JPH0762789B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5450225A (en) * | 1977-09-28 | 1979-04-20 | Hitachi Ltd | Sampling pulse generator |
| JPS5541442A (en) * | 1978-09-18 | 1980-03-24 | Matsushita Electric Industrial Co Ltd | Matrix panel driving device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225645B1 (en) | 1995-12-12 | 2001-05-01 | Semiconductor Energy Laboratory Cp., Ltd. | Semiconductor device and method of manufacturing the same |
| US7569433B2 (en) | 1995-12-12 | 2009-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2006308959A (ja) * | 2005-04-28 | 2006-11-09 | Sharp Corp | 検出装置及びそれを備えた表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0762789B2 (ja) | 1995-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10304399B2 (en) | Pulse output circuit, shift register, and display device | |
| US6580411B1 (en) | Latch circuit, shift register circuit and image display device operated with a low consumption of power | |
| US7196699B1 (en) | Latch circuit, shift register circuit, logical circuit and image display device operated with a low consumption of power | |
| US7545357B2 (en) | Display device having an improved voltage level converter circuit | |
| US20080273001A1 (en) | Level converter circuit and a liquid crystal display device employing the same | |
| JPH07183771A (ja) | フリップフロップ回路 | |
| JPH0974204A (ja) | 表示駆動装置 | |
| JPS6148894A (ja) | ドライバ−内蔵アクテイブマトリクスパネル | |
| JP2000267136A (ja) | 液晶表示装置 | |
| JP3146959B2 (ja) | 液晶表示装置及びそのシフトレジスタ回路 | |
| Reita | Integrated driver circuits for active matrix liquid crystal displays | |
| JPH1185058A (ja) | 表示用信号伝達路および表示装置 | |
| JPH05267662A (ja) | 相補型薄膜半導体装置およびそれを用いた画像情報処理装置 | |
| JPH06342272A (ja) | 液晶表示装置 | |
| JP3450105B2 (ja) | アクティブマトリクス型表示装置 | |
| JPS6266291A (ja) | 薄膜走査回路 | |
| US20260038422A1 (en) | Display panel, display device, and driving control method | |
| JPH07104659B2 (ja) | ドライバ−内蔵アクテイブマトリクスパネル | |
| JP3320957B2 (ja) | トランジスタ回路およびそれを用いる画像表示装置 | |
| JP2752554B2 (ja) | 表示装置の駆動回路 | |
| Ohshima et al. | Poly‐Si TFT and driver integration technology | |
| JPH01305615A (ja) | 薄膜トランジスタ回路 | |
| JPS63218927A (ja) | 画像表示装置 | |
| JPH06161380A (ja) | 表示装置の駆動回路 | |
| JPH08190366A (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |