JPS6149542A - Ｃｍｉ符号検出装置 - Google Patents
Ｃｍｉ符号検出装置Info
- Publication number
- JPS6149542A JPS6149542A JP17200184A JP17200184A JPS6149542A JP S6149542 A JPS6149542 A JP S6149542A JP 17200184 A JP17200184 A JP 17200184A JP 17200184 A JP17200184 A JP 17200184A JP S6149542 A JPS6149542 A JP S6149542A
- Authority
- JP
- Japan
- Prior art keywords
- code
- cmi
- input
- cmi code
- detection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/245—Testing correct operation by using the properties of transmission codes
- H04L1/246—Testing correct operation by using the properties of transmission codes two-level transmission codes, e.g. binary
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はＣＭ Ｉ （Ｃｏｄｅ Ｍａｒｋ Ｉｎｖｅ
ｒｓｉｏｎ ）符号伝送系の入力断を検出するＣＭＩ符
号検出装置に関するものである。
ｒｓｉｏｎ ）符号伝送系の入力断を検出するＣＭＩ符
号検出装置に関するものである。
従来、この種の装置どしては第１図に示すものがあった
。図、において、（１）はＣＭＩ符号を復号すると共に
ＣＭＩ符号の符号違反ビットを検出するＣＭＩ復号回路
、（２Ｊはパルス信号の立とがり又は立下が□りを５ト
リガして動作する再トリガ可能、な単 、、安定
マルチバイブレーク、（３）は、ＣＭＩ符号の入力信号
、（４）は符号違反ビットの検出信号、（５）はＣ，Ｍ
〜 ■符号の入力断の検出信号、（６）はＣＭＩ符号の復□
′］ 号□データである。′
・ここで、ＣＭＩ符号とは第２図に示すまり
に、 ・２進符号の０″を常に”０１”で表現し
、２進符号の・１・！を” ｏ ｏ ’・と・１１・゛
の交互に反転して表 ′現したものであ、る。
。図、において、（１）はＣＭＩ符号を復号すると共に
ＣＭＩ符号の符号違反ビットを検出するＣＭＩ復号回路
、（２Ｊはパルス信号の立とがり又は立下が□りを５ト
リガして動作する再トリガ可能、な単 、、安定
マルチバイブレーク、（３）は、ＣＭＩ符号の入力信号
、（４）は符号違反ビットの検出信号、（５）はＣ，Ｍ
〜 ■符号の入力断の検出信号、（６）はＣＭＩ符号の復□
′］ 号□データである。′
・ここで、ＣＭＩ符号とは第２図に示すまり
に、 ・２進符号の０″を常に”０１”で表現し
、２進符号の・１・！を” ｏ ｏ ’・と・１１・゛
の交互に反転して表 ′現したものであ、る。
□
従・つて、符号違反ビットとは、例えば２進符号が”１
１”のときＣＭＩ符号が“１１００” となるべ
：二きところを、交互に反転せず“１１１１″ となっ
た次１ζ、従来装置の動作について説明する。ＣＭＩ
、場合の後者“１１”を示す。
１”のときＣＭＩ符号が“１１００” となるべ
：二きところを、交互に反転せず“１１１１″ となっ
た次１ζ、従来装置の動作について説明する。ＣＭＩ
、場合の後者“１１”を示す。
符号（３）はＣＭ Ｉ復号回路（１）の２進符号変換器
（１＋ｉ）。
（１＋ｉ）。
で復号化され、復号データ（６）となると共に、符号
□１、違反ビットの“００・が検出器（１ｂ）で
、１１・が検 、′：を 出１ （ＩＣ）でそれぞれ検出される。
・ＣＭ Ｉ ？ｉ）！（ｌｉ３ｍｉ”ｒｌ！
、ＣＭ Ｉ ＄ｆｊｔ＋ｃ＊７ｔｌ＋ｒ−Ｒ”−゛。
□１、違反ビットの“００・が検出器（１ｂ）で
、１１・が検 、′：を 出１ （ＩＣ）でそれぞれ検出される。
・ＣＭ Ｉ ？ｉ）！（ｌｉ３ｍｉ”ｒｌ！
、ＣＭ Ｉ ＄ｆｊｔ＋ｃ＊７ｔｌ＋ｒ−Ｒ”−゛。
α
号違反ビットを含めて伝送し、伝送フレームの検
−出に使用する。つまり、ＣＭＩ符号の一フレーム毎
に所定数の符号違反ビットを挿入して伝送することによ
り、ＣＭＩ復号回路（１）で検出された符号違反ビット
は検出信号（４）として次段のフレーム検出回路に入力
さＩＩＣＭＩ符号のフレーム（イ号として利用される。
−出に使用する。つまり、ＣＭＩ符号の一フレーム毎
に所定数の符号違反ビットを挿入して伝送することによ
り、ＣＭＩ復号回路（１）で検出された符号違反ビット
は検出信号（４）として次段のフレーム検出回路に入力
さＩＩＣＭＩ符号のフレーム（イ号として利用される。
一方、単安定ンルチバイブレーク（２７は、入力パルス
信号の立ｔかり、又は立ドがりをトリガとして動・作す
る再トリガが可能な（つまり、トリガされ安定状態から
非安定状態を一定時間継続中に、再トリガされるとその
時点から非安定状態を継続することン１ド安定°ンルチ
バイブレータでありＣＭＩ符号の立りがり、又は立下が
り毎１こバイブレータ（２ａ）がトリガを受は非安定状
態（安定状態のレベルとは異なるレベルの状ｆｔ、、
） ’こなるが、ＣΔ（Ｉ符月の入力断によってＣＭ
Ｉ符号（３）にレベルの変化がなくなると、立上かり、
又は立下がりが無くなシトリガを受・けな（なる。とこ
ろで、単安定マルチバイブレータ（２）が非安だ状態に
留まっているのは、パルス幅設定器（２ｂ）内部の抵抗
及びコンデンサーの組み合わせによって定まる一定の時
間である。従ってＣＭＩ符号の入力断１こよって次のト
リガ信号が入るまでの間隔が、単安定マルチバイブレー
ク（幻の非安定状態を保つ時間より長くな２’Ｌは、単
安定マルチバイブレーク（２）は、安定状態に戻り、こ
の安定状態の信号がＣＭＩ符号入力断を示す信号として
用いられていた。
信号の立ｔかり、又は立ドがりをトリガとして動・作す
る再トリガが可能な（つまり、トリガされ安定状態から
非安定状態を一定時間継続中に、再トリガされるとその
時点から非安定状態を継続することン１ド安定°ンルチ
バイブレータでありＣＭＩ符号の立りがり、又は立下が
り毎１こバイブレータ（２ａ）がトリガを受は非安定状
態（安定状態のレベルとは異なるレベルの状ｆｔ、、
） ’こなるが、ＣΔ（Ｉ符月の入力断によってＣＭ
Ｉ符号（３）にレベルの変化がなくなると、立上かり、
又は立下がりが無くなシトリガを受・けな（なる。とこ
ろで、単安定マルチバイブレータ（２）が非安だ状態に
留まっているのは、パルス幅設定器（２ｂ）内部の抵抗
及びコンデンサーの組み合わせによって定まる一定の時
間である。従ってＣＭＩ符号の入力断１こよって次のト
リガ信号が入るまでの間隔が、単安定マルチバイブレー
ク（幻の非安定状態を保つ時間より長くな２’Ｌは、単
安定マルチバイブレーク（２）は、安定状態に戻り、こ
の安定状態の信号がＣＭＩ符号入力断を示す信号として
用いられていた。
従来のＣＭ Ｉ符号検出装置は、ＣＭＩ符号の入力断を
検出するため１こ再トリガ可能な単安定マルチバイブレ
ータを用いていたが、入力断を判定する単安定マルチバ
イブレータの時定数は、内部の抵抗とコンデンサの値の
組み合わせによって決定される為、回路素子の特性の不
均一性に起因する判定時間のしきい値に不確定性があり
、その精度が低く、又回路の再現性が悪いため、回路毎
１こ調整の必要があった。
検出するため１こ再トリガ可能な単安定マルチバイブレ
ータを用いていたが、入力断を判定する単安定マルチバ
イブレータの時定数は、内部の抵抗とコンデンサの値の
組み合わせによって決定される為、回路素子の特性の不
均一性に起因する判定時間のしきい値に不確定性があり
、その精度が低く、又回路の再現性が悪いため、回路毎
１こ調整の必要があった。
この発明は、上記のような従来のものの欠点を除去する
ｔこめになされたもので、ＣＭＩ符号の符号違反ビット
を計数して所定値と比較すること１こより、確実にＣＭ
Ｉ符号の入力回を検出することを目的としたＣＭＩ符号
検出装置を提供するものである。
ｔこめになされたもので、ＣＭＩ符号の符号違反ビット
を計数して所定値と比較すること１こより、確実にＣＭ
Ｉ符号の入力回を検出することを目的としたＣＭＩ符号
検出装置を提供するものである。
以下、この発明の一実施例を図について説明する。第８
図において、（１）はＣＭＩ復号回路、（３）はＣＭＩ
符号の入力信号、（４）は符号違反ビットの検出信号、
（５）は入力断の検出信号、（６）は復号データ、（７
）は符号違反ビットを計数して所定値と比較し、計数値
が所定値以ｔのとき検出信号（５）を出力する計数比較
回路である。
図において、（１）はＣＭＩ復号回路、（３）はＣＭＩ
符号の入力信号、（４）は符号違反ビットの検出信号、
（５）は入力断の検出信号、（６）は復号データ、（７
）は符号違反ビットを計数して所定値と比較し、計数値
が所定値以ｔのとき検出信号（５）を出力する計数比較
回路である。
次に実施例の動作について説明する。第３図Ｉこ示すＣ
ＭＩ復号回路（１）は、第１図のそれと同様の動作をし
、ＣＭＩ符号を復号化して復号データ（６）を出力する
と共に、ＣＭＩ符号の符号違反ビットを検出して、検出
信月（４）を出力している。
ＭＩ復号回路（１）は、第１図のそれと同様の動作をし
、ＣＭＩ符号を復号化して復号データ（６）を出力する
と共に、ＣＭＩ符号の符号違反ビットを検出して、検出
信月（４）を出力している。
一方、ＣＭ’Ｉ符月の符号違反ビットの検出信号（４）
は計数比較回路（７）にも入力される。そこで、ＣＭＩ
符号に入力断が生じると、ＣＭＩ符号Ｉこレベルの変化
がなくなり符号違反ビットが連続して検出されるので、
計数比較回路（７）のカウンタ（７ａ）にて符号追及ビ
ットを計数し、その計数値が設定１（７ｃ）の設定値を
越えることにより、比較器（７ｂ）でＣＭ■符号の入力
断が検出できることをこなる。
は計数比較回路（７）にも入力される。そこで、ＣＭＩ
符号に入力断が生じると、ＣＭＩ符号Ｉこレベルの変化
がなくなり符号違反ビットが連続して検出されるので、
計数比較回路（７）のカウンタ（７ａ）にて符号追及ビ
ットを計数し、その計数値が設定１（７ｃ）の設定値を
越えることにより、比較器（７ｂ）でＣＭ■符号の入力
断が検出できることをこなる。
たｔゴし、計数比較回路（７）は、ＣＭ Ｉ符号のフレ
ーム信号として故意に挿入された符号違反ビットで誤動
作しないように、フレーム信号用の符号追及ビット数よ
り十分多い符号遡及ビット数を計数してＣＭ Ｉ符号の
入力断を検出するものである。
ーム信号として故意に挿入された符号違反ビットで誤動
作しないように、フレーム信号用の符号追及ビット数よ
り十分多い符号遡及ビット数を計数してＣＭ Ｉ符号の
入力断を検出するものである。
このように、この実施例では、従来装置における単安定
マルチバイブレータ（３）を用いることなく、ＣＭＩ符
号伝送系におけるＣＭＩ符号の符号違反ビットをフレー
ム検出に使用する以外に、入力断の検出多こも利用する
よう１こして、従来装置の如き回路調整の必要がなく、
正確な入力断検出動作を奏するものである。
マルチバイブレータ（３）を用いることなく、ＣＭＩ符
号伝送系におけるＣＭＩ符号の符号違反ビットをフレー
ム検出に使用する以外に、入力断の検出多こも利用する
よう１こして、従来装置の如き回路調整の必要がなく、
正確な入力断検出動作を奏するものである。
以ｔのように、この発明１こよれはＣＭＩ符号の符号違
反ビットの計数値が所定値以とのとき、ＣＭＩ符号の入
力断を検出するように構成したので、非常に正確にＣＭ
Ｉ符号の入力断を検出できるＣＭＩ符号検出装置が得ら
れる効果がある。
反ビットの計数値が所定値以とのとき、ＣＭＩ符号の入
力断を検出するように構成したので、非常に正確にＣＭ
Ｉ符号の入力断を検出できるＣＭＩ符号検出装置が得ら
れる効果がある。
第１図は従来のＣＭＩ符号検出−置を示すブロック図、
第２図はＣＭＩ符号の構成を示すタイｔチャート、第８
図はこの発明の一実施例によるＣＭｌ符号検出装置を示
すブロック図である。 図において（υはＣＭＩ復号回路、（３）はＣＭＩ符号
の入力信号、（４）は符号違反ビットの検出信号、（５
）は入力断の検出信号、（７）は計数比較回路である１
なお、図中同一符号は同一、又は相当部分を示す。
第２図はＣＭＩ符号の構成を示すタイｔチャート、第８
図はこの発明の一実施例によるＣＭｌ符号検出装置を示
すブロック図である。 図において（υはＣＭＩ復号回路、（３）はＣＭＩ符号
の入力信号、（４）は符号違反ビットの検出信号、（５
）は入力断の検出信号、（７）は計数比較回路である１
なお、図中同一符号は同一、又は相当部分を示す。
Claims (1)
- ＣＭＩ符号を入力して復号すると共に、上記ＣＭＩ符号
の符号違反ビットを検出するＣＭＩ復号回路と、上記符
号違反ビットを計数し、該計数値が所定値以上のとき上
記ＣＭＩ符号の入力断を検出する計数比較回路とを備え
たＣＭＩ符号検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17200184A JPS6149542A (ja) | 1984-08-17 | 1984-08-17 | Ｃｍｉ符号検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17200184A JPS6149542A (ja) | 1984-08-17 | 1984-08-17 | Ｃｍｉ符号検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6149542A true JPS6149542A (ja) | 1986-03-11 |
Family
ID=15933679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17200184A Pending JPS6149542A (ja) | 1984-08-17 | 1984-08-17 | Ｃｍｉ符号検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149542A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55117362A (en) * | 1979-03-02 | 1980-09-09 | Nec Corp | Input break detection circuit for cmi code |
-
1984
- 1984-08-17 JP JP17200184A patent/JPS6149542A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55117362A (en) * | 1979-03-02 | 1980-09-09 | Nec Corp | Input break detection circuit for cmi code |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4080589A (en) | Error density detector | |
| EP0261428A2 (en) | Clock recovering device | |
| US3590381A (en) | Digital differential angle demodulator | |
| JPS6149542A (ja) | Ｃｍｉ符号検出装置 | |
| US4335354A (en) | Sensitive demodulator for frequency shift keyed carrier signals | |
| US20030202572A1 (en) | Determining speed of a digital signal in a serial transmission line | |
| JPS58114651A (ja) | Ｆｓｋ復調方式 | |
| JP2559237Y2 (ja) | シリアルデータサンプリング信号発生装置 | |
| JPH0623082Y2 (ja) | シリアル信号の受信回路 | |
| JPH0453081Y2 (ja) | ||
| JPS597826Y2 (ja) | 遠方監視制御装置における渋帯検出回路 | |
| JP2619939B2 (ja) | 同期パターン検出回路 | |
| JPS61232735A (ja) | 受信信号断検出装置 | |
| KR0138376B1 (ko) | 에러 모니터장치 및 방법 | |
| KR100208931B1 (ko) | 다수개의 폴링-에지 검출회로를 가진 알엠브이디 장치 | |
| KR900006016Y1 (ko) | 데이터 직렬전송시의 잡음제거 회로 | |
| JPH0537573A (ja) | データ断検出回路 | |
| SU1672581A1 (ru) | Устройство приема контрольной информации | |
| SU1547079A1 (ru) | Устройство дл амплитудной коррекции кодов | |
| JPH01252049A (ja) | 非同期データ伝送方式 | |
| JPS6194428A (ja) | エラ−検出回路 | |
| SU1280641A1 (ru) | Устройство дл сопр жени цифровой вычислительной машины с магнитофоном | |
| JPS6010838A (ja) | 送受信ネツトワ−クシステム | |
| KR920008321B1 (ko) | 디지탈전송시스템의ber감지회로 | |
| JPS60144046A (ja) | フレ−ム同期回路 |