JPS6150433B2 - - Google Patents
Info
- Publication number
- JPS6150433B2 JPS6150433B2 JP52126960A JP12696077A JPS6150433B2 JP S6150433 B2 JPS6150433 B2 JP S6150433B2 JP 52126960 A JP52126960 A JP 52126960A JP 12696077 A JP12696077 A JP 12696077A JP S6150433 B2 JPS6150433 B2 JP S6150433B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- character
- character signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Closed-Circuit Television Systems (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】
本発明は、番組予約やテレビゲーム実行のため
にテレビジヨン受像機に配設したマイクロコンピ
ユータを文字放送受信装置として機能せしめる文
字信号受信回路に関する。
にテレビジヨン受像機に配設したマイクロコンピ
ユータを文字放送受信装置として機能せしめる文
字信号受信回路に関する。
マイクロコンピユータは、通常CPU，ROM，
RAM、及びインターフエースより成り、インタ
ーフエースより入力される指令に基きROM内の
プログラムをCPUに入力してプログラムを実行
し実行出力をインターフエースを介して外部に導
出している。しかしCPUの実行速度は遅くテレ
ビジヨン画面に表示する信号を直接導出すること
はできず、テレビゲーム等を実行するためには、
別途読出手段を必要とする。以下読出手段の構成
をマイクロコンピユータにテレビゲームを実行さ
せる回路動作に従い説明する。第１図はテレビゲ
ームを実行するための回路接続を示し、まず入力
装置５が複数種のテレビゲームの一を指定すると
インターフエース４を介してゲーム指定信号が
CPU１に入力される。該CPU１はゲーム指定信
号に対応するアドレスに収納されているゲームの
プログラムをROM２より読出す。読出したプロ
グラムを実行すべく前記CPU１は、最初に表示
すべき画像（例えばコートとラケツト）に対応す
る表示データを前記ROM２より読出してRAM３
に書き込むため、表示用データの収納されている
ROM２のアドレスを指定してアキユムレータ内
に一旦読出し、対応するRAM３のアドレスを指
定して表示データの書き込みを為す。尚、ROM
とRAMはアドレスパスを共有しており両者は重
複することなくアドレスが定められている。続い
て前記CPU１は移動画像（例えばボール）を前
記RAMに書き込み、所定の規則に従つて書込位
置を変更するプログラムを実行すると共に前記入
力装置に設けた可変ボリユーム（通常一対）の電
位のAD変換値を読取つて操作画像（例えばラケ
ツト）の前記RAM３への書込アドレスを変更す
るプログラムを実行する。従つて移動画像は所定
の規則、即ち固定画像及び操作画像に当つた場合
には光が反射する様にはね返えるという規則に従
い２次元的に移動し、操作画像は、操作者が可変
ボリユームを操作することにより画面上で一次元
的に移動する。
RAM、及びインターフエースより成り、インタ
ーフエースより入力される指令に基きROM内の
プログラムをCPUに入力してプログラムを実行
し実行出力をインターフエースを介して外部に導
出している。しかしCPUの実行速度は遅くテレ
ビジヨン画面に表示する信号を直接導出すること
はできず、テレビゲーム等を実行するためには、
別途読出手段を必要とする。以下読出手段の構成
をマイクロコンピユータにテレビゲームを実行さ
せる回路動作に従い説明する。第１図はテレビゲ
ームを実行するための回路接続を示し、まず入力
装置５が複数種のテレビゲームの一を指定すると
インターフエース４を介してゲーム指定信号が
CPU１に入力される。該CPU１はゲーム指定信
号に対応するアドレスに収納されているゲームの
プログラムをROM２より読出す。読出したプロ
グラムを実行すべく前記CPU１は、最初に表示
すべき画像（例えばコートとラケツト）に対応す
る表示データを前記ROM２より読出してRAM３
に書き込むため、表示用データの収納されている
ROM２のアドレスを指定してアキユムレータ内
に一旦読出し、対応するRAM３のアドレスを指
定して表示データの書き込みを為す。尚、ROM
とRAMはアドレスパスを共有しており両者は重
複することなくアドレスが定められている。続い
て前記CPU１は移動画像（例えばボール）を前
記RAMに書き込み、所定の規則に従つて書込位
置を変更するプログラムを実行すると共に前記入
力装置に設けた可変ボリユーム（通常一対）の電
位のAD変換値を読取つて操作画像（例えばラケ
ツト）の前記RAM３への書込アドレスを変更す
るプログラムを実行する。従つて移動画像は所定
の規則、即ち固定画像及び操作画像に当つた場合
には光が反射する様にはね返えるという規則に従
い２次元的に移動し、操作画像は、操作者が可変
ボリユームを操作することにより画面上で一次元
的に移動する。
上述のプログラム実行中にテレビ画面上に画像
を表示すべきタイミングに達すると、その度に前
記CPU１の動作を一時停止せしめて表示のため
前記RAM３の記憶情報を読出す。前記RAMは通
常データパスの本数に相当する８個の記憶素子で
構成され各素子共通のアドレスに各１ビツトづつ
のデータを書き込んでおり、読出時には一度に８
ビツトの出力を単位として導出している。従つて
テレビゲームに於ける表示周波数を3.58MHzとす
ると3.58MHzの1/8の周波数447.5KHzに同期して
読出アドレスを指定し、並列する８ビツトの情報
を直列的に変換すれば表示が可能になる。
を表示すべきタイミングに達すると、その度に前
記CPU１の動作を一時停止せしめて表示のため
前記RAM３の記憶情報を読出す。前記RAMは通
常データパスの本数に相当する８個の記憶素子で
構成され各素子共通のアドレスに各１ビツトづつ
のデータを書き込んでおり、読出時には一度に８
ビツトの出力を単位として導出している。従つて
テレビゲームに於ける表示周波数を3.58MHzとす
ると3.58MHzの1/8の周波数447.5KHzに同期して
読出アドレスを指定し、並列する８ビツトの情報
を直列的に変換すれば表示が可能になる。
そこで図示せる如くテレビジヨン信号の同期信
号を発生する同期信号発生回路８の出力によつて
表示パルスを導出するクロツクパルス発生回路６
出力を計数するアドレスカウンタ９は前記RAM
３のアドレスを指定しシフトレジスタを可とする
ダイプレクサ７に８ビツト分の情報を入力し前記
表示パルスに同期して読出情報を混合回路１０に
入力し、同期信号との混合出力をテレビジヨン受
像機に入力して表示を為している。前記CPU１
の休止は前記アドレスカウンタ９のアドレス指定
動作に伴つて該アドレスカウンタ９より発生する
指令信号を前記CPU１に入力して行なつてい
る。
号を発生する同期信号発生回路８の出力によつて
表示パルスを導出するクロツクパルス発生回路６
出力を計数するアドレスカウンタ９は前記RAM
３のアドレスを指定しシフトレジスタを可とする
ダイプレクサ７に８ビツト分の情報を入力し前記
表示パルスに同期して読出情報を混合回路１０に
入力し、同期信号との混合出力をテレビジヨン受
像機に入力して表示を為している。前記CPU１
の休止は前記アドレスカウンタ９のアドレス指定
動作に伴つて該アドレスカウンタ９より発生する
指令信号を前記CPU１に入力して行なつてい
る。
本発明は上述の如き構成のマイクロコンピユー
タを文字信号受信回路として機能させる具体的回
路接続を提案せんとするものである。
タを文字信号受信回路として機能させる具体的回
路接続を提案せんとするものである。
以下本発明をテレスキヤンシステムの文字信号
を受信すべく構成した一実施例を第２図に図示せ
る回路ブロツク図に従い説明する。本実施例に於
ける回路ブロツク図の図番は、テレビゲームの実
行に関する説明との重複を避けるため、第１図の
回路ブロツク図と図番を一部共通にしており、以
下文字放送の受信を実行する回路動作に付いての
み説明する。まず文字信号受信に際して、番組選
択用入力回路１５の出力が前記インターフエース
４を介して前記CPU１に入力されると該CPU１
は文字放送受信用のプログラムが収納されている
ROMのアドレスを指定して該CPU１内に該プロ
グラムを読み込み該プログラムを実行する。文字
放送受信用プログラムを実行するためにまず、前
記インターフエース４より切換信号を信号切換ゲ
ート１２に入力し前記混合回路１０に入力されて
いた同期信号を映像信号に切換えると共に、前期
インターフエース４より前記CPU１に入力され
る同期信号を計数して第20番目の水平走査区間に
対応する出力を前記インターフエース４より導出
して20H抜取ゲート１４を開放する。前記20H抜
取ゲート１４の開放により垂直帰線区間に重畳さ
れている文字信号は、５チヤンネル分80ビツトが
１本のデータパスを介して１個のRAMに記憶さ
れる。文字信号記憶のため書込アドレスを指定す
るには、まず文字信号に先行するイニシヤルフラ
ツグの略中央に書込用クロツクが発生する様に、
前記クロツク発生回路６をビツト同期回路１１に
て位相制御した上で書込クロツクを前記アドレス
カウンタ９′に入力する。該アドレスカウンタ
９′は、書込クロツクの入力を検知して休止出力
を発してCPU１のアドレス出力を一時絶ち、該
CPU１が書込状態としている一個のRAM素子に
前記20H抜取ゲート１４の出力80ビツト分を前記
アドレスカウンタ９′が指定する書込アドレスに
記憶する。書込終了後前記アドレスカウンタ９′
の休止出力消勢に伴つて前記CPU１は文字放送
受信用の続くプログラムを実行する。そのためま
ず前記番組選択用入力回路１５が指定するチヤン
ネルの16ビツト分の文字信号を前記CPU１に入
力する。続いて、該文字信号を前記RAM３内の
表示位置に対応するアドレスに記憶せしめる。読
出しに際しては同期分離出力によつて位相制御さ
れて映像信号に同期する7.16MHzの読出クロツク
を前記クロツク発生回路６より導出し、前記アド
レスカウンタ９′と前記ダイプレクサ７に入力す
る。前記アドレスカウンタ９′は、読出クロツク
を検知して休止出力を発して前記CPU１のアド
レス出力を絶ち、カウント出力の下位３ビツトを
前記ダイプレクサに、また残る上位の出力を読出
アドレスとして前期RAM３に入力する。読出ア
ドレスの指定によりデータパスより7.16／8MHz
の速度で導出される８ビツトの文字信号は順次前
記ダイプレクサ７に入力され、前記アドレスカウ
ンタ９′の３ビツトの出力が指定する順序に従つ
て読出クロツクに同期して導出される。前記ダイ
プレクサ７より導出される文字信号は、前記混合
回路１０にて映像信号の重畳されて、文字が重畳
された映像をブラウン管面に映出する。上述の動
作をフイールド毎に実行し乍ら順次表示開始アド
レスを変更すればRAM内の書込位置をフイール
ド毎に全部変更しなくとも文字パターンを左から
右に移動することができる。
を受信すべく構成した一実施例を第２図に図示せ
る回路ブロツク図に従い説明する。本実施例に於
ける回路ブロツク図の図番は、テレビゲームの実
行に関する説明との重複を避けるため、第１図の
回路ブロツク図と図番を一部共通にしており、以
下文字放送の受信を実行する回路動作に付いての
み説明する。まず文字信号受信に際して、番組選
択用入力回路１５の出力が前記インターフエース
４を介して前記CPU１に入力されると該CPU１
は文字放送受信用のプログラムが収納されている
ROMのアドレスを指定して該CPU１内に該プロ
グラムを読み込み該プログラムを実行する。文字
放送受信用プログラムを実行するためにまず、前
記インターフエース４より切換信号を信号切換ゲ
ート１２に入力し前記混合回路１０に入力されて
いた同期信号を映像信号に切換えると共に、前期
インターフエース４より前記CPU１に入力され
る同期信号を計数して第20番目の水平走査区間に
対応する出力を前記インターフエース４より導出
して20H抜取ゲート１４を開放する。前記20H抜
取ゲート１４の開放により垂直帰線区間に重畳さ
れている文字信号は、５チヤンネル分80ビツトが
１本のデータパスを介して１個のRAMに記憶さ
れる。文字信号記憶のため書込アドレスを指定す
るには、まず文字信号に先行するイニシヤルフラ
ツグの略中央に書込用クロツクが発生する様に、
前記クロツク発生回路６をビツト同期回路１１に
て位相制御した上で書込クロツクを前記アドレス
カウンタ９′に入力する。該アドレスカウンタ
９′は、書込クロツクの入力を検知して休止出力
を発してCPU１のアドレス出力を一時絶ち、該
CPU１が書込状態としている一個のRAM素子に
前記20H抜取ゲート１４の出力80ビツト分を前記
アドレスカウンタ９′が指定する書込アドレスに
記憶する。書込終了後前記アドレスカウンタ９′
の休止出力消勢に伴つて前記CPU１は文字放送
受信用の続くプログラムを実行する。そのためま
ず前記番組選択用入力回路１５が指定するチヤン
ネルの16ビツト分の文字信号を前記CPU１に入
力する。続いて、該文字信号を前記RAM３内の
表示位置に対応するアドレスに記憶せしめる。読
出しに際しては同期分離出力によつて位相制御さ
れて映像信号に同期する7.16MHzの読出クロツク
を前記クロツク発生回路６より導出し、前記アド
レスカウンタ９′と前記ダイプレクサ７に入力す
る。前記アドレスカウンタ９′は、読出クロツク
を検知して休止出力を発して前記CPU１のアド
レス出力を絶ち、カウント出力の下位３ビツトを
前記ダイプレクサに、また残る上位の出力を読出
アドレスとして前期RAM３に入力する。読出ア
ドレスの指定によりデータパスより7.16／8MHz
の速度で導出される８ビツトの文字信号は順次前
記ダイプレクサ７に入力され、前記アドレスカウ
ンタ９′の３ビツトの出力が指定する順序に従つ
て読出クロツクに同期して導出される。前記ダイ
プレクサ７より導出される文字信号は、前記混合
回路１０にて映像信号の重畳されて、文字が重畳
された映像をブラウン管面に映出する。上述の動
作をフイールド毎に実行し乍ら順次表示開始アド
レスを変更すればRAM内の書込位置をフイール
ド毎に全部変更しなくとも文字パターンを左から
右に移動することができる。
以上の如く本発明の文字信号受信回路は、受信
した文字信号をマイクロコンピユータ内のランダ
ムアクセスメモリにそのまゝ一旦記憶させ、その
記憶した文字信号を上記マイクロコンピユータの
プログラムの実行に従つて該文字信号の表示のた
めの読出しに適した上記メモリのアドレスに再記
憶させるようにしているので、受信した文字信号
の一時格納用のバツフアメモリを必要とせず、し
かも、文字信号を映像信号から分離する文字信号
分離回路も上記マイクロコンピユータによつて動
作させることができるので、マイクロコンピユー
タ以外に必要とする構成回路数を少なくできると
共に、それらとマイクロコンピユータとの接続も
簡素化され、従つて安価に実現でき、特に上記マ
イクロコンピユータを文字信号受信用とテレビゲ
ーム用とに兼用する場合等に好適である。
した文字信号をマイクロコンピユータ内のランダ
ムアクセスメモリにそのまゝ一旦記憶させ、その
記憶した文字信号を上記マイクロコンピユータの
プログラムの実行に従つて該文字信号の表示のた
めの読出しに適した上記メモリのアドレスに再記
憶させるようにしているので、受信した文字信号
の一時格納用のバツフアメモリを必要とせず、し
かも、文字信号を映像信号から分離する文字信号
分離回路も上記マイクロコンピユータによつて動
作させることができるので、マイクロコンピユー
タ以外に必要とする構成回路数を少なくできると
共に、それらとマイクロコンピユータとの接続も
簡素化され、従つて安価に実現でき、特に上記マ
イクロコンピユータを文字信号受信用とテレビゲ
ーム用とに兼用する場合等に好適である。
第１図は、マイクロコンピユータにテレビゲー
ムを実行させるための回路接続を示す回路ブロツ
ク図、第２図は、本発明の一実施例を示す回路ブ
ロツク図を示す。 主な図番の説明、１……センタープロセスユニ
ツト（CPU）、３……ランダムアクセスメモリ
（RAM）、１４……20H抜取ゲート。
ムを実行させるための回路接続を示す回路ブロツ
ク図、第２図は、本発明の一実施例を示す回路ブ
ロツク図を示す。 主な図番の説明、１……センタープロセスユニ
ツト（CPU）、３……ランダムアクセスメモリ
（RAM）、１４……20H抜取ゲート。
Claims (1)
- １ 複合映像信号に重畳されている文字信号を分
離してマイクロコンピユータ内のランダムアクセ
スメモリに記憶したのち前記映像信号に同期して
読出し、映像信号に重畳して表示する文字信号受
信回路に於いて、前記複合映像信号中の同期信号
を前記マイクロコンピユータのセンタープロセス
ユニツト内で計数することによつて文字信号分離
回路を動作させると共に、この分離回路から導出
された文字信号をそのまゝ前記メモリに一旦記憶
せしめ、その後前記プロセスユニツトのプログラ
ム実行に伴なつて、前記メモリ内から文字信号を
該プロセスユニツト内に読み出し、該文字信号を
表示のための読出しに適した前記メモリのアドレ
スに再記憶させるようにしたことを特徴とする文
字信号受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12696077A JPS5459018A (en) | 1977-10-19 | 1977-10-19 | Character signal receiving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12696077A JPS5459018A (en) | 1977-10-19 | 1977-10-19 | Character signal receiving circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5459018A JPS5459018A (en) | 1979-05-12 |
| JPS6150433B2 true JPS6150433B2 (ja) | 1986-11-04 |
Family
ID=14948147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12696077A Granted JPS5459018A (en) | 1977-10-19 | 1977-10-19 | Character signal receiving circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5459018A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617590A (en) * | 1979-07-20 | 1981-02-19 | Sanyo Electric Co Ltd | Memory circuit of character broadcast receiver |
| JPS59224990A (ja) * | 1983-06-04 | 1984-12-17 | Sharp Corp | 文字放送受信機 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5235572B2 (ja) * | 1973-01-09 | 1977-09-09 | ||
| JPS5314376B2 (ja) * | 1973-04-02 | 1978-05-17 |
-
1977
- 1977-10-19 JP JP12696077A patent/JPS5459018A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5459018A (en) | 1979-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4855833A (en) | Television channel selection apparatus employing multi-picture display | |
| JPS646477B2 (ja) | ||
| JPS6292692A (ja) | 多重画像表示テレビジヨン受像機 | |
| US5206714A (en) | Circuit for controlling the time interval between rotational movements of a plurality of subordinate pictures in a picture-in-picture-type television or VTR system and method therefor | |
| KR100275188B1 (ko) | 문자 표시 장치 | |
| JPH0383097A (ja) | 縦スクロール用アドレス発生装置 | |
| JPS62181A (ja) | 映像処理装置 | |
| JPS63169186A (ja) | 多画面表示のテレビジヨン受像機 | |
| JPS6116682A (ja) | テレビジヨン受像機の縦スクロ−ル表示装置 | |
| JPS6246108B2 (ja) | ||
| JPS5566181A (en) | Double-screen display television picture receiver | |
| JPS61225986A (ja) | 音楽情報出力装置 | |
| JPS58112575A (ja) | ビデオデイスプレイスクリ−ン上に同時に多数の移動標体を表示する方法 | |
| SU1585830A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| RU2027315C1 (ru) | Устройство формирования видеосигнала | |
| SU1014010A1 (ru) | Устройство дл отображени информации на экране телевизионного приемника | |
| JP3291330B2 (ja) | 文字表示装置及びそれを備えたマイクロコンピュータ | |
| JPS6160632B2 (ja) | ||
| SU1149304A1 (ru) | Устройство дл отображени графической информации на телевизионном индикаторе | |
| JPS61131975A (ja) | 画像処理装置 | |
| US5568182A (en) | Teletext and videotex processing system and method | |
| SU1142825A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
| JPH03287299A (ja) | 画像拡大縮小装置 | |
| JPS59128590A (ja) | 映像表示信号の合成方法 | |
| SU1348896A1 (ru) | Устройство дл формировани игровых ситуаций на экране телевизионного индикатора |