JPS6151416B2 - - Google Patents
Info
- Publication number
- JPS6151416B2 JPS6151416B2 JP52086805A JP8680577A JPS6151416B2 JP S6151416 B2 JPS6151416 B2 JP S6151416B2 JP 52086805 A JP52086805 A JP 52086805A JP 8680577 A JP8680577 A JP 8680577A JP S6151416 B2 JPS6151416 B2 JP S6151416B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon
- thermal oxidation
- stacking faults
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
この発明は半導体表面に酸化膜を生成させる方
法の改良に関するものである。以下半導体として
シリコンを例にとつて説明する。
法の改良に関するものである。以下半導体として
シリコンを例にとつて説明する。
従来、シリコン基体表面にシリコン酸化膜を生
成させるには、乾燥酸素もしくは水分を含んだ酸
素中で数100℃以上の高温でシリコン基体を熱酸
化する方法が用いられてきた。殊に、厚いシリコ
ン酸化膜を生成させるにはシリコンを高温で長時
間、水分を含んだ酸素中におく必要があつた。
成させるには、乾燥酸素もしくは水分を含んだ酸
素中で数100℃以上の高温でシリコン基体を熱酸
化する方法が用いられてきた。殊に、厚いシリコ
ン酸化膜を生成させるにはシリコンを高温で長時
間、水分を含んだ酸素中におく必要があつた。
例えば、結晶軸＜100＞のシリコンの場合、95
℃の水分を含んだ酸素中で1150℃で５時間熱酸化
したとき約1.5μのシリコン酸化膜が生成され
る。しかし、一般に高温でシリコンを熱酸化する
と、シリコン表面近傍の111面に沿つて積層欠陥
が発生することはよく知られている。そして、こ
の積層欠陥はこのシリコンを用いて作つた半導体
装置におけるｐ−ｎ接合のリーク電流の増大、電
荷結合素子としたときの電荷蓄積時間の減少、ま
たはダイナミツクメモリ素子を構成したときのリ
フレツシユ間隔の減少などの悪影響をおよぼす。
℃の水分を含んだ酸素中で1150℃で５時間熱酸化
したとき約1.5μのシリコン酸化膜が生成され
る。しかし、一般に高温でシリコンを熱酸化する
と、シリコン表面近傍の111面に沿つて積層欠陥
が発生することはよく知られている。そして、こ
の積層欠陥はこのシリコンを用いて作つた半導体
装置におけるｐ−ｎ接合のリーク電流の増大、電
荷結合素子としたときの電荷蓄積時間の減少、ま
たはダイナミツクメモリ素子を構成したときのリ
フレツシユ間隔の減少などの悪影響をおよぼす。
この積層欠陥の発生機構はまだ十分に解明され
てはいないが、積層欠陥の発生密度とその大きさ
とはシリコン酸化膜生成温度と生成時間とは依存
しており、一般に低温、短時間であるほど、積層
欠陥の発生密度、その大きさがともに小さいこと
が知られている。特に、温度が積層欠陥の発生密
度・大きさに与える影響の方が顕著であることが
判明している。従つて、所定の厚さのシリコン酸
化膜を生成させ、積層欠陥を少なくするためには
低温で長時間熱酸化する必要があつた。
てはいないが、積層欠陥の発生密度とその大きさ
とはシリコン酸化膜生成温度と生成時間とは依存
しており、一般に低温、短時間であるほど、積層
欠陥の発生密度、その大きさがともに小さいこと
が知られている。特に、温度が積層欠陥の発生密
度・大きさに与える影響の方が顕著であることが
判明している。従つて、所定の厚さのシリコン酸
化膜を生成させ、積層欠陥を少なくするためには
低温で長時間熱酸化する必要があつた。
この発明は、上記のような従来の問題点に鑑み
てなされたもので、積層欠陥を生ずることなく、
所定の厚さの半導体酸化膜を比較的短時間に形成
できる半導体酸化膜生成方法を提供せんとするも
のである。
てなされたもので、積層欠陥を生ずることなく、
所定の厚さの半導体酸化膜を比較的短時間に形成
できる半導体酸化膜生成方法を提供せんとするも
のである。
以下、本発明の一実施例について説明する。
まず、発明者らによつて確認された１回の熱酸
化の場合と低温と高温の２回の熱酸化の場合との
積層欠陥の発生具合に関する実験事実について述
べる。基板材料としては、結晶軸＜100＞、比抵
抗４〜６Ω−cmのＮ形シリコン単結晶ウエーハを
用いた。このウエーハを２分割し、第１のウエー
ハ片を95℃の水分を含んだ酸素中で1000℃で２時
間熱酸化し、約6000Åのシリコン酸化膜を形成し
た後、これを上記未酸化の第２のウエーハ片とと
もに、95℃の水分を含んだ酸素中で、150℃の温
度で５時間熱酸化した。その結果、２回熱酸化を
施した第１のウエーハ片には約1.7μ、１回熱酸
化をした第２のウエーハ片には約1.5μのシリコ
ン酸化膜が形成された。そして、このときに上記
第１、第２のウエーハ片の表面に発生した積層欠
陥数を知るために、形成された酸化膜をフツ酸で
表面エツチングした後、これにSeccoエツチ液
（フツ化水素2000c.c.，水1000c.c.，重クロム酸46.5g
の混液）で５分間超音波をかけてエツチングし
た。その結果、第１のウエーハ片にはエツチング
ピツトが102個／cm2程度、第２のウエーハ片には
エツチピツトが103個／cm2程度発生しており、第
１のウエーハ片の方がシリコン酸化膜が厚かつた
にもかかわらず積層欠陥の発生密度が小さいとい
う興味深い結果を得た。
化の場合と低温と高温の２回の熱酸化の場合との
積層欠陥の発生具合に関する実験事実について述
べる。基板材料としては、結晶軸＜100＞、比抵
抗４〜６Ω−cmのＮ形シリコン単結晶ウエーハを
用いた。このウエーハを２分割し、第１のウエー
ハ片を95℃の水分を含んだ酸素中で1000℃で２時
間熱酸化し、約6000Åのシリコン酸化膜を形成し
た後、これを上記未酸化の第２のウエーハ片とと
もに、95℃の水分を含んだ酸素中で、150℃の温
度で５時間熱酸化した。その結果、２回熱酸化を
施した第１のウエーハ片には約1.7μ、１回熱酸
化をした第２のウエーハ片には約1.5μのシリコ
ン酸化膜が形成された。そして、このときに上記
第１、第２のウエーハ片の表面に発生した積層欠
陥数を知るために、形成された酸化膜をフツ酸で
表面エツチングした後、これにSeccoエツチ液
（フツ化水素2000c.c.，水1000c.c.，重クロム酸46.5g
の混液）で５分間超音波をかけてエツチングし
た。その結果、第１のウエーハ片にはエツチング
ピツトが102個／cm2程度、第２のウエーハ片には
エツチピツトが103個／cm2程度発生しており、第
１のウエーハ片の方がシリコン酸化膜が厚かつた
にもかかわらず積層欠陥の発生密度が小さいとい
う興味深い結果を得た。
そしてこの発明は以上の新しい知見に基づき、
熱酸化工程を２段階に分け、低温での第１の酸化
を行つた後、高温での第２の熱酸化を行うように
したものである。
熱酸化工程を２段階に分け、低温での第１の酸化
を行つた後、高温での第２の熱酸化を行うように
したものである。
ここで、低温での第１の熱酸化時間は長時間に
した方が積層欠陥の発生防止にはよいが、あまり
長時間にするのは実用的ではなく、上記積層欠陥
発生防止の効果は上述のように低温での第１の熱
酸化とその後の高温での第２の熱酸化とを設ける
ことによつて十分に期待できるものである。ま
た、２段階の熱酸化の酸化温度の差は理論的には
何度でもよいが、実用上はこの差は50℃以上とし
ないとあまり顕著な効果は期待できない。
した方が積層欠陥の発生防止にはよいが、あまり
長時間にするのは実用的ではなく、上記積層欠陥
発生防止の効果は上述のように低温での第１の熱
酸化とその後の高温での第２の熱酸化とを設ける
ことによつて十分に期待できるものである。ま
た、２段階の熱酸化の酸化温度の差は理論的には
何度でもよいが、実用上はこの差は50℃以上とし
ないとあまり顕著な効果は期待できない。
なお、上記実施例では基板材料がシリコンの場
合について説明したが、他の半導体基板材料であ
つてもよい。
合について説明したが、他の半導体基板材料であ
つてもよい。
以上詳述したように、この発明によれば熱酸化
工程を２段階に分け、まず低温での第１の熱酸化
を行ない、その後に高温での第２の熱酸化を行う
ようにしたので、酸化所要時間をあまり増加させ
ることなく、積層欠陥の発生密度の小さい半導体
酸化膜が得られる効果がある。
工程を２段階に分け、まず低温での第１の熱酸化
を行ない、その後に高温での第２の熱酸化を行う
ようにしたので、酸化所要時間をあまり増加させ
ることなく、積層欠陥の発生密度の小さい半導体
酸化膜が得られる効果がある。
Claims (1)
- 【特許請求の範囲】 １ 半導体に対し所定の温度で第１の熱酸化を行
ない、その後上記所定の温度より高い温度で第２
の熱酸化を行ない、半導体酸化膜を得ることを特
徴とする半導体酸化膜生成方法。 ２ 第２の温度が第１の温度より50℃高いことを
特徴とする特許請求の範囲第１項記載の半導体酸
化膜生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8680577A JPS5421265A (en) | 1977-07-19 | 1977-07-19 | Forming method of semiconductor oxide film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8680577A JPS5421265A (en) | 1977-07-19 | 1977-07-19 | Forming method of semiconductor oxide film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5421265A JPS5421265A (en) | 1979-02-17 |
| JPS6151416B2 true JPS6151416B2 (ja) | 1986-11-08 |
Family
ID=13897007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8680577A Granted JPS5421265A (en) | 1977-07-19 | 1977-07-19 | Forming method of semiconductor oxide film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5421265A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55140234A (en) * | 1979-04-19 | 1980-11-01 | Nec Kyushu Ltd | Method of forming oxide film by heating |
| JPS591003U (ja) * | 1982-06-28 | 1984-01-06 | 株式会社町田製作所 | レ−ザ−用導光路 |
| JPS59154404A (ja) * | 1983-02-21 | 1984-09-03 | Furukawa Electric Co Ltd:The | パイプ被覆光フアイバとその端末処理方法 |
| JPS59227128A (ja) * | 1983-06-08 | 1984-12-20 | Hitachi Ltd | 半導体基体の酸化法 |
| JPS60124882A (ja) * | 1983-12-09 | 1985-07-03 | Agency Of Ind Science & Technol | 太陽電池の製造方法 |
| JPS60201309A (ja) * | 1984-03-26 | 1985-10-11 | Sumitomo Electric Ind Ltd | 光フアイバ心線 |
| JPS60205517A (ja) * | 1984-03-30 | 1985-10-17 | Fujikura Ltd | 光フアイバ心線およびその製法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5314470B2 (ja) * | 1974-05-22 | 1978-05-17 |
-
1977
- 1977-07-19 JP JP8680577A patent/JPS5421265A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5421265A (en) | 1979-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS598351A (ja) | 半導体基板に絶縁領域を形成する方法 | |
| JPS6038874A (ja) | 半導体装置の製造方法 | |
| JPS583269A (ja) | 縦型ｍｏｓダイナミツクメモリ−セル | |
| JPS6151416B2 (ja) | ||
| US3600241A (en) | Method of fabricating semiconductor devices by diffusion | |
| US3541676A (en) | Method of forming field-effect transistors utilizing doped insulators as activator source | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JPS57167669A (en) | Capacitor and manufacture thereof | |
| JP2874463B2 (ja) | 半導体装置の製造方法 | |
| JPH0422876B2 (ja) | ||
| JPH077768B2 (ja) | 半導体装置の製造方法 | |
| JPS5856462A (ja) | 半導体装置の製造方法 | |
| JPH0434300B2 (ja) | ||
| JPH0234170B2 (ja) | ||
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| JPS593869B2 (ja) | シリコンゲ−ト型電界効果半導体装置の製造方法 | |
| US3641406A (en) | Semiconductor heterojunction device | |
| JPS5815940B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPS59127841A (ja) | 半導体装置の製造方法 | |
| US3271211A (en) | Processing semiconductive material | |
| JPS5918677A (ja) | 絶縁ゲ−ト電界効果型半導体装置の製造方法 | |
| JPS5935421A (ja) | 半導体装置の製造方法 | |
| JPH0294625A (ja) | 多結晶シリコン膜、その膜の形成方法及びその膜を用いた光起電力装置 | |
| JPS5818939A (ja) | 単結晶シリコン薄膜の製造方法 | |
| JPS5828732B2 (ja) | ハンドウタイソウチ ノ セイゾウホウホウ |