JPS598351A - 半導体基板に絶縁領域を形成する方法 - Google Patents

半導体基板に絶縁領域を形成する方法

Info

Publication number
JPS598351A
JPS598351A JP58068500A JP6850083A JPS598351A JP S598351 A JPS598351 A JP S598351A JP 58068500 A JP58068500 A JP 58068500A JP 6850083 A JP6850083 A JP 6850083A JP S598351 A JPS598351 A JP S598351A
Authority
JP
Japan
Prior art keywords
trench
silicon
nucleating material
material layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58068500A
Other languages
English (en)
Inventor
リンダ・メロ・エプラス
ヴイクタ−・ジヨセフ・シルベストリ
デニイ・デユアン−リ−・タング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS598351A publication Critical patent/JPS598351A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40—Isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体基板中のトレンチを多結晶シリコンｉ
　ｆｃはエピタキシャル・シリコンでまたはその両方で
充填する方法に関するものである。特に本発明のプロセ
スは、テ・でイスの絶縁用に使用する半導体基板中のト
レンチの充填に関するものである。
〔背景技術〕
基板中の活性頭載ないしデバイスの間を絶縁するために
半導体基板に深いトレンチを形成し、次にトレンチを再
充填することが提案されている。
例えは、ポツジの米国特許第’１２５６５１４号に記述
されている千“順によって、深いトレンチを形成するこ
とができる。深いトレンチの形成に使用てれる再充填技
術は、化学蒸着（すなわちＣＶＤ）システムであった。
かかるシステムは均質気相反応を含む。その場合、ガス
中に存在する反し乙性気種から形成式れる二酸化ケイ累
または多結晶シリコンが、基本的に表面に１洛下」して
、トレンチ構造中に入る。しかし、かかるプロセスには
、トレンチ中に大きな空隙がでなる１＠向があるという
重大な信頼性の問題がある。事実、トレンチ底部にしば
しば空隙が形成されたシ、以後の平面化の後に仕上表面
に伸びる連続した大きな開口が形成されたりする。その
上、かかる手順によって沈着される再光横物は、構造的
に欠陥がある（飼えば充填がゆるい）ことがあシ、将来
の処理の際に問題をもたらす恐れがある。空隙が存在す
ると、陵に活性領域ないしテバイス賄域となるシリコン
領域中での欠陥の形成が拡大する傾向がある。この形成
が、次に酸化または絶縁を受ける表面にまで続く場合に
は特に著しい。その上、ある領域ではトレンチの密度が
比較的高く、池の領域では比較的低い基板表面は、沈着
の厚さの局部的変動を示すことがわかっている。これは
、増加した領域が存在することから生じる空気効果のた
めである。
この表面全体の変動は、饅の平面化ステップで問題を生
じる恐れがある。
〔発明の概安〕
本発明により、先行技術でよくあった、絶縁トレンチ中
での９隙形成の問題を全くなくさないまでも著しく減ら
すことが可能となる。その上、本発明のいくつかの良好
な実施態様は、中程度の温度（例えば約１０００℃）゛
でのトレンチの比較的迅速な充填全実現する。
本発明は少くとも１つのトレンチを持つ半導体基板中に
絶縁領域を形成する方法に関するものである。本発明の
方法は形成場れたトレンチ内の少くとも１つの表面を非
核生成物質で覆うこと、非核生成物質の少くとも１つの
表面に核生成物質の１をもたらすこと、次に核生成物質
を含む表面力・ら垂直にシリコンを生成させることによ
って、トレンチを多結晶シリコンまたは工ビタキンヤル
・シリコンまたはその両方で充填することを含んでいる
。
さらに、本発明はトレンチ全空隙のない多結晶シリコン
またはエピタキシャル・シリコンまたはその両方で充填
する上記のプロセスによって得られる組成物に関するも
のである。
〔本発明の最良の方法〕
便宜上、半導体基板としてＰ型シ１ノコン基板をまたド
ーパント不純物としてＮ型不純物を使用した場合につい
て、製造ステップの考察を行なうものとする。もちろん
、本発明に基づいてＮ型基板およびＰ型ドーパント不純
物を使用することができる。また、水平および／または
垂直の表面または壁面について論じる場合、基板の主要
表面に対する方向を指すものとする。
当然のことながら、Ｎ型不純物について論じる場合、プ
ロセス・ステップをＰ型不純物にも適用でき、またその
逆もあてはまる、また、本発明はシリコン以外の基板に
も適用できる。ざらに「ポリンリコン」および「多結晶
シリコン」なる用語をここでは先行し術におけると同様
に互換できるものとして使用する。
第１図を参照すると、トレンチ２全有する半導体基板１
の断片が示しである。この基板はＰ型シリコン基板とし
て示しであるが、希望する結晶方向（例えば＜１００＞
）をもつことができる。かかる基板は、通常の結晶成長
方法の後で、ホウ素などのＰ型ドーパントの存在下で成
長芒せたＰ型シリコンをスライスし研摩して調製できる
。シリコン用の池のＰ型ドーパントとしては、アルミニ
ウム・ガリウムおよびインジウムがある。
深いトレンチ２は、シリコン基板１中にほぼ水平な表面
３及びほぼ垂直な表面４を備えている。
一般に垂直表面４ばほぼ垂直で、垂直線からｐ頌きは約
５°以内である。トレンチは、任意の周知方法で形成さ
れてよい。一般にトレンチの深さと幅の比は少くとも約
６．５対２．５である。もちろん、約４対１などよシ大
きな比も企図さｎており、本発明の範囲に含まれる。典
型的な場合、トレンチの深さは約６．５〜４ミクロン、
幅は約１〜２．５ミクロンである。
＋ トレンチ２の下部にｎ　領域５が隣接し、トレンチの上
部にｎ領域６が隣接している。かかる領域は、イオン注
入または熱拡散によって形成するのが望ましく、トレン
チ２の形成前または形成後に実施できる。ドーパント処
理は周知の方法によって実施できるのでここでは詳述し
ない。
二酸化ケイ素、窒化ケイ素、酸化アルミニウムまたはそ
の混合物などの非核生成物質＠７を、トレンチ２内の垂
直表面４上など、トレンチ２内の少くとも１つの表面上
に成長させる。便宜上、層７′ｆニドレンチ２の水平表
面３　Ｋ　Ｇつても成長させる。非核生成物質層７は、
厚さ約０．２〜０．５ｍｍ。
典型的な場合では約０．３ｎｍの比較的薄い層である。
非核生成物質層７は、熱酸化などの周知の何ｎの方法に
よっても設けることができる。σらに表面６上の非核生
成物質層７の厚さは、表面４土の非核生成物質層７のあ
つさと同じである必賛はない。できｎは、トレンチの最
長軸に沿って位置する少くとも１つの面上に、非核生成
物質層７を設けるとよい。第１図に示した構造では、最
長軸は、トレンチの垂直表面４に沿っている。
次に第２図に示すように、核生成物質−８を非核生成物
質−７の少くとも１つの表面上に形成する。典型的な場
合では、この層の厚さはＦＪ５００〜５ｏｏｏｉである
。核生成物質層８が厚すぎると、あるいは約５００Ｘ以
下であると、充填技術を施す間にバック・エツチングが
起って、空隙形成および充填速度の減８ｔもたらす恐汎
があることが指摘きれている。こｆＬを常圧または低Ｅ
ＣＶＤ技術のどちらかによって沈着はせ多結晶シリコン
を実現する。比較的薄い核生成剤を約６５０　’（Ｅ以
下などの低温技術によって沈着させるのが有利である。
第２図は、本発明の艮好な構成を図示したもので、核生
成物質層８がトレンチの水平面上およびシリコン基板頂
部の非核生成物質層７の水平面上ｒ（のみ存在する。
本発明の範囲に含ｉ　ｆする核生成物質層８を実現する
その池の構成が、第７図ないし第１６図に示しである。
例えば、第７図にはトレンチ２外に位置する基板水平表
面上の非核生成物質層７の頂部にある核生成物質層８が
示さ几ている。トレンチ２の底部３は、露出したシリコ
ンであり、やはり核生成物質として働く。非核生成物質
層７は、トレンチの垂直壁土に存在する。第８図は、ト
レンチの垂ＬＮ、ｆｉ面４上の非核生成物質層７および
トレンチ外の水平層を核生成物質層８で覆う所全図示し
たものである。トレンチ２の水平表面３は露出した基板
１である。第９図は、トレンチ２の垂直表面４上の非核
生成物質層７上に核生成物質層８を形成した状ｇｔ図示
したものである。トレンチ２の水平表面（底面部分）６
は、露出したシリコンである。第１０図は非核生成物質
層７の全表面に核生成物質層８を与えた状態を図示した
ものである。第１１図はトレンチ２の全表面に核生成物
質層８を与えた状態を図示したもので、トレンチ２の水
平表面６は露出シリコン基板、トレンチ２の垂直表面４
は非核生成物質層７である。第８図乃至第１１南に示し
た方法はヤの形成中に少量の空隙が認められたので特に
有利ではない。
従って、トレンチ内の核生成が表面上で１方向にのみ存
在することが好ましい。言い換れは、トレンチ内の核形
成がトレンチの垂直表面４または水平表面３のどちらか
だけに存在することが好ましい。
第１２図はトレンチ２の水平表面３及びトレンチ２外に
位置する水平六面上に非核生成物質層７を形成した状態
を図示したものである。核生成物質層８は、トレンチの
全表面（すなわち垂＠衣面４、水平表面３）及びトレン
チ外に位置する基板上の非核生成物質層７上の水平面に
形成さｆＬる。
また、本発明は図示した基板の頂面に対してほぼ垂直な
トレンチの能に、基板頂面に対してほぼ乎行なまたは任
意の角度にあるトレンチの充填に適用できることも指摘
しておく。例えばトレンチが第１２図に示したトレンチ
から約９０°回転している構造の一例として例１３を参
照のこと。具体的に言えば、第１３図はトレンチ２の垂
直六囲土に非核生成物質層７オ形成した状態を図示した
ものである。核生成物質層８は、トレンチの全表面およ
びトレンチ外の垂直表面上に形成される。
良好な核生成物質層は多結晶シリコンである。
次にシリコン９をトレンチ２中および核生成物質を含む
全表面上に成長式せる。本発明に基つく艮好なシリコン
の成長方法は、気−固（ｇａｓ−ｓｏｌ　ｉｄ）または
非均質反旧方法によるものである。具体的には、核生成
表面から垂直に成長が起こる。非均質反り方法は、でき
れば水素、ケイ素および塩素を含むものがよい。
本発明で敗シ土げｆこ、深いトンンチ中での空隙形成上
の問題点は従来認識てれていなかった。
充填プロセスは、光分に迅速な１゛レンチ光填を実現す
るため、一般に約９００〜１１００°Ｃ１できれは約１
０００℃の温度で実施する。充填技術を行なうのは約２
０分以下であシ、従って基板中に既に存するドーパント
不純物が高温にさら芒れたために、錯乱てれることは々
い。上記で論じた典型的な寸法の場合、現実的プロセス
を実現するための充填プロセス速度は少くとも約０２２
ミクロン／分である。
本発明の方伍は、を隙のない光＊を実現できる上に、表
面の平１ｍ性ｔも改良する。
トレンチ内に存在するシリコン充填の種類は、存在する
核生成表面の種類に依存する。し０えば多結晶核生成表
面は、多結晶シリコンの形成をもたらす。一方、第７図
、第８　（Ｓ＜＋、第９図に示すようす／リコン核生成
衣面ばエピタキシャル・７リコンの成長をもたらす８従
って第７図、第８図および第９図に示すように、多結晶
シリコンとエピタキシャル・シリコンの組合せができる
。
上記の種類の名刀法でシリコンは、孔内の方が隣接する
単一結晶面上の平面上でよりも速く成長することが指摘
されている。この胡象は、孔の底の方が温度が高いこと
および孔中ではキャリアガスの流れがないことによるも
のかもしれない。さらに、トレンチ内での成長が隣接平
面上よりも迅速なことのために表面の形状が改良される
。
次に周知の平面化方法によってＣ１／アルゴンまたはＣ
ＢｒＦ３　を用いて、シリコン９９を平面化する。ただ
し、本発明で使用する良好な方ｌＳ！：は、第４図に示
すように成長したンリコン表面土にレジスト材料１Ｄの
比較的厚い層を形成することを含むものである。フォト
レジスト材料ハ、スピニングや噴射など周知の方伍によ
って被着することができる。フォトレジスト拐科は流動
して第４図に示すようにほぼ平坦な表面を形成する傾向
がある。本発明でこの目的に使用する特定のフォトレジ
スト材料は、決足的なものではなく、マイナスでもグラ
スでも任意の種類のフォトレジスト材料を使用できる。
そｎが可能なのは、以下で考察する以後のステップがフ
ォトレジスト材料の化学的種類に依存しないためである
。適当なフォトレジス１１４の１クリとしては、フェノ
ールポルムアルデヒドがある。その具体的な例は、ｍ−
クレゾールポルムアルテヒド・ノバラク・ポリマー組成
物であるＳｈｉｐｌｅｙ　　１　３　５　０である。こ
ｎはプラスのレジスＩ−組成物であり、２−ジアゾ−１
−ナフトール−５スルホン酸エステルなどのジアゾケト
ンを含んでいる。この組成物は通常約１５車量係のジア
ゾケトン化合物を含んでいる。σらに、池の系ではジア
ゾケトン全ポリマー分子に直接付着する。
）オドレジストは、一般に約２〜Ｏｎｍの厚きで被着す
る。
次に構造物全周知の反応性イオン・エツチングにかける
。エフラスのｒ　ＶＬＳ　ｌ用尺心性イオン・エツチン
グＪ［ｒｇｇｇ電子装置紀要，ＪＥＤ−２８巻、第１１
吟、１９８１年１１月刊、１３１５〜１３１９頁、およ
びエララスのｒｖｂｓＩ用乾式エツチングの概観Ｊｒ＃
−４１体シリコン」１９８１年電気化学会刊、６２７〜
６３７自に記述きれている装置をこの目的に使用できる
。
反応性イオン・エツチング手順では、多結晶シリコンお
よび／またはエピタキシャル・シリ゛コンが二酸化ケイ
素よりもずっと速く、フォトレジスト利料と同じ速度で
エッチされるような条件を用いる。反お性気体、特にＣ
Ｆ４およびｏ２　の相対量は、圧力および２つの電極に
与える高周波出力は、エピタキシャル・シリコンが約１
になるように調節する。特に艮好な系は、約１ｏｏミリ
トルの圧力で約２０容積係の０２を含むものである。
裁板電極に対する高周波出力密度は０．　２　７　Ｗ　
７ｃｍ　２であシ、基板電極に対する高周波出力密＃は
０１ｗ／ｃｍ２である。エツチングガスの流速は約４。
ＳＣＣＭ，　　ウェハの温度は６０〜１ｏΩ゛Ｃである
。
これらの条件下で、ン．リコンおよびフォトレジストの
エッチ速度は約６０ｎｍ／分、Ｓ　ｉ　０２のエッチ速
度は７．０ｎｍ／分である。こうして、エツチングは酸
化物表面７でストップする。
希望する場合には、第５図に示すようにシリコンをトン
ンチ２内部で約２００　ｎｍ　など小さな距離でエッチ
する。
次に基板上および基板中に特足のデバイスを製造するこ
とができる。例えば１例として、トレンチ中に残った多
結晶シリコン９の表面をドープし＋ て、ｐ　ｏ　ｃ　ｚ３でドープさｆ′したものなどのｎ
　領域全形成することができる。希望する場合には、十 次に多結晶シリコンを酸化して、ｎ　領域の頂部に絶縁
領域１１を形成することができる。多結晶シリコンは高
度にドープσ汎でいるため、約８００°Ｃの温度でエビ
タギシャル・シリコン上での酸化成長の約４倍の速さで
酸化さ１することを指摘しておく。従って、多結晶シリ
コン上に残る酸化物に続いてエビタキ／ヤル゛シリコン
領域を露出する。
４図１ｒＩＪの簡単な殺ψＪ 第１図ないし第６図は、本発明の基本的プロセスを示す
製造のも段階での基板の断面図である。
第７図ないし第１３囚は、本発明？実施するのに適した
別法による様々な表隔土に核形成層を含む、代表的基板
の断面図である。
１・・・・基板、２・・・・トＶンチ、ろ・・・・水平
表面、４・・・・垂＠衣面、７・・・・非核生成噛、８
−・・核生成物質層。
出願人　　インターナショナノいビジネス・マシーンズ
ーコーボンーション復代坤人　弁理士　　　篠　　　１
）　　文　　　雄−へ ＬＬ　　　　　　　　　　　　Ｌ 吟 Φ 匡 ｏ　　　　　　　　　　　　　　　（ＤＬ　　　　　　
　　　　　　　　　Ｌ

Claims (1)

    【特許請求の範囲】
  1. 半導体基板に形成されたトレンチＩ”９の少くとも１つ
    の表面を非核生成物質で擦い、該非核生成物質の少くと
    も１つの表面に核生成物質の層を形成し、次に少くとも
    １つの該核生成物質を含む表面から垂直にシリコンを成
    長させることによってトンンチを、多結晶シリコンま之
    はエピタキシャル・シリコンまたはそれらの組合わせよ
    り成る群から選んだ材料で充填すること、からなる、半
    導体基板に絶縁領域を形成する方法。
JP58068500A 1982-06-30 1983-04-20 半導体基板に絶縁領域を形成する方法 Pending JPS598351A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US393997 1982-06-30
US06/393,997 US4473598A (en) 1982-06-30 1982-06-30 Method of filling trenches with silicon and structures

Publications (1)

Publication Number Publication Date
JPS598351A true JPS598351A (ja) 1984-01-17

Family

ID=23557108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58068500A Pending JPS598351A (ja) 1982-06-30 1983-04-20 半導体基板に絶縁領域を形成する方法

Country Status (4)

Country Link
US (1) US4473598A (ja)
EP (1) EP0097789B1 (ja)
JP (1) JPS598351A (ja)
DE (1) DE3381459D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0516282U (ja) * 1991-08-21 1993-03-02 三菱重工業株式会社 シール機械
US5941566A (en) * 1996-04-10 1999-08-24 Trw Occupant Restraint Systems Gmbh Belt height adjuster for a vehicle safety belt system

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2104722B (en) * 1981-06-25 1985-04-24 Suwa Seikosha Kk Mos semiconductor device and method of manufacturing the same
USRE34400E (en) * 1982-09-29 1993-10-05 Fujitsu Limited Method for fabricating isolation region in semiconductor devices
JPS5961045A (ja) * 1982-09-29 1984-04-07 Fujitsu Ltd 半導体装置の製造方法
JPS6039846A (ja) * 1983-08-15 1985-03-01 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
JPS6054453A (ja) * 1983-09-05 1985-03-28 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
US4528047A (en) * 1984-06-25 1985-07-09 International Business Machines Corporation Method for forming a void free isolation structure utilizing etch and refill techniques
US4680614A (en) * 1984-06-25 1987-07-14 Beyer Klaus D Planar void free isolation structure
US4689656A (en) * 1984-06-25 1987-08-25 International Business Machines Corporation Method for forming a void free isolation pattern and resulting structure
US4526631A (en) * 1984-06-25 1985-07-02 International Business Machines Corporation Method for forming a void free isolation pattern utilizing etch and refill techniques
US4589193A (en) * 1984-06-29 1986-05-20 International Business Machines Corporation Metal silicide channel stoppers for integrated circuits and method for making the same
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
JPS6276645A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 複合半導体結晶体構造
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
DE3545238A1 (de) * 1985-12-20 1987-06-25 Licentia Gmbh Strukturierter halbleiterkoerper
JP2566914B2 (ja) * 1985-12-28 1996-12-25 キヤノン株式会社 薄膜半導体素子及びその形成法
US4789560A (en) * 1986-01-08 1988-12-06 Advanced Micro Devices, Inc. Diffusion stop method for forming silicon oxide during the fabrication of IC devices
US4671970A (en) * 1986-02-05 1987-06-09 Ncr Corporation Trench filling and planarization process
US4666737A (en) * 1986-02-11 1987-05-19 Harris Corporation Via metallization using metal fillets
US5342792A (en) * 1986-03-07 1994-08-30 Canon Kabushiki Kaisha Method of manufacturing semiconductor memory element
JPH0691211B2 (ja) * 1986-03-07 1994-11-14 キヤノン株式会社 半導体記憶素子の製造方法
JPH0782996B2 (ja) * 1986-03-28 1995-09-06 キヤノン株式会社 結晶の形成方法
JPH08973B2 (ja) * 1986-03-31 1996-01-10 キヤノン株式会社 堆積膜形成法
US5084413A (en) * 1986-04-15 1992-01-28 Matsushita Electric Industrial Co., Ltd. Method for filling contact hole
JPS63122261A (ja) * 1986-11-12 1988-05-26 Mitsubishi Electric Corp 半導体装置の製造方法
US4906585A (en) * 1987-08-04 1990-03-06 Siemens Aktiengesellschaft Method for manufacturing wells for CMOS transistor circuits separated by insulating trenches
US5298450A (en) * 1987-12-10 1994-03-29 Texas Instruments Incorporated Process for simultaneously fabricating isolation structures for bipolar and CMOS circuits
US4847214A (en) * 1988-04-18 1989-07-11 Motorola Inc. Method for filling trenches from a seed layer
US4876214A (en) * 1988-06-02 1989-10-24 Tektronix, Inc. Method for fabricating an isolation region in a semiconductor substrate
US4853344A (en) * 1988-08-12 1989-08-01 Advanced Micro Devices, Inc. Method of integrated circuit isolation oxidizing walls of isolation slot, growing expitaxial layer over isolation slot, and oxidizing epitaxial layer over isolation slot
US5008208A (en) * 1988-12-07 1991-04-16 Honeywell Inc. Method of making planarized, self-aligned bipolar integrated circuits
JPH0736424B2 (ja) * 1988-12-17 1995-04-19 日本電気株式会社 読み出し専用半導体記憶装置の製造方法
US4963506A (en) * 1989-04-24 1990-10-16 Motorola Inc. Selective deposition of amorphous and polycrystalline silicon
US5332683A (en) * 1989-06-14 1994-07-26 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device having elements isolated by trench
US5234861A (en) * 1989-06-30 1993-08-10 Honeywell Inc. Method for forming variable width isolation structures
US5017999A (en) * 1989-06-30 1991-05-21 Honeywell Inc. Method for forming variable width isolation structures
US4942137A (en) * 1989-08-14 1990-07-17 Motorola, Inc. Self-aligned trench with selective trench fill
US5049521A (en) * 1989-11-30 1991-09-17 Silicon General, Inc. Method for forming dielectrically isolated semiconductor devices with contact to the wafer substrate
US5077228A (en) * 1989-12-01 1991-12-31 Texas Instruments Incorporated Process for simultaneous formation of trench contact and vertical transistor gate and structure
US4992388A (en) * 1989-12-10 1991-02-12 Motorola, Inc. Short channel IGFET process
JPH07105497B2 (ja) * 1990-01-31 1995-11-13 新技術事業団 半導体デバイス及びその製造方法
US5057895A (en) * 1990-08-06 1991-10-15 Harris Corporation Trench conductor and crossunder architecture
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
JPH0513566A (ja) * 1991-07-01 1993-01-22 Toshiba Corp 半導体装置の製造方法
DE4300986C2 (de) * 1992-01-17 1999-08-26 Mitsubishi Electric Corp Halbleitervorrichtung zur Elementisolierung und Herstellungsverfahren derselben
US5213989A (en) * 1992-06-24 1993-05-25 Motorola, Inc. Method for forming a grown bipolar electrode contact using a sidewall seed
US5387538A (en) * 1992-09-08 1995-02-07 Texas Instruments, Incorporated Method of fabrication of integrated circuit isolation structure
US5457068A (en) * 1992-11-30 1995-10-10 Texas Instruments Incorporated Monolithic integration of microwave silicon devices and low loss transmission lines
US5354706A (en) * 1993-03-02 1994-10-11 Lsi Logic Corporation Formation of uniform dimension conductive lines on a semiconductor wafer
JP2526786B2 (ja) * 1993-05-22 1996-08-21 日本電気株式会社 半導体装置及びその製造方法
DE59409300D1 (de) * 1993-06-23 2000-05-31 Siemens Ag Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien
US5346584A (en) * 1993-07-28 1994-09-13 Digital Equipment Corporation Planarization process for IC trench isolation using oxidized polysilicon filler
US5994718A (en) * 1994-04-15 1999-11-30 National Semiconductor Corporation Trench refill with selective polycrystalline materials
US5889293A (en) * 1997-04-04 1999-03-30 International Business Machines Corporation Electrical contact to buried SOI structures
EP1049156B1 (en) * 1999-04-30 2009-02-18 STMicroelectronics S.r.l. Manufacturing process of integrated SOI circuit structures
GB2369453B (en) * 2000-11-24 2002-07-31 Bookham Technology Plc Fabrication of integrated circuit
KR100421046B1 (ko) * 2001-07-13 2004-03-04 삼성전자주식회사 반도체 장치 및 그 제조방법
US6902867B2 (en) * 2002-10-02 2005-06-07 Lexmark International, Inc. Ink jet printheads and methods therefor
US6888214B2 (en) * 2002-11-12 2005-05-03 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
US7109097B2 (en) * 2004-12-14 2006-09-19 Applied Materials, Inc. Process sequence for doped silicon fill of deep trenches
FR2907916B1 (fr) * 2006-10-31 2009-01-23 Commissariat Energie Atomique Nouvelle structure de guide a fente
FR2907917B1 (fr) * 2006-10-31 2009-01-23 Commissariat Energie Atomique Nouvelle structure de guide a fente
CN105185737A (zh) * 2014-05-30 2015-12-23 无锡华润上华半导体有限公司 沟槽隔离结构的制造方法
US9852902B2 (en) * 2014-10-03 2017-12-26 Applied Materials, Inc. Material deposition for high aspect ratio structures
CN109148276A (zh) * 2018-08-20 2019-01-04 上海华虹宏力半导体制造有限公司 提高深沟槽填充能力的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54590A (en) * 1977-06-03 1979-01-05 Hitachi Ltd Element isolating method
JPS5432984A (en) * 1977-08-19 1979-03-10 Hitachi Ltd Integrated circuit device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3425879A (en) * 1965-10-24 1969-02-04 Texas Instruments Inc Method of making shaped epitaxial deposits
US3979237A (en) * 1972-04-24 1976-09-07 Harris Corporation Device isolation in integrated circuits
US3969168A (en) * 1974-02-28 1976-07-13 Motorola, Inc. Method for filling grooves and moats used on semiconductor devices
US3998673A (en) * 1974-08-16 1976-12-21 Pel Chow Method for forming electrically-isolated regions in integrated circuits utilizing selective epitaxial growth
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
US4191788A (en) * 1978-11-13 1980-03-04 Trw Inc. Method to reduce breakage of V-grooved <100> silicon substrate
US4255207A (en) * 1979-04-09 1981-03-10 Harris Corporation Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation
EP0023146B1 (en) * 1979-07-23 1987-09-30 Fujitsu Limited Method of manufacturing a semiconductor device wherein first and second layers are formed
DE3129558A1 (de) * 1980-07-28 1982-03-18 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zur herstellung einer integrierten halbleiterschaltung
JPS58154256A (ja) * 1982-03-10 1983-09-13 Hitachi Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54590A (en) * 1977-06-03 1979-01-05 Hitachi Ltd Element isolating method
JPS5432984A (en) * 1977-08-19 1979-03-10 Hitachi Ltd Integrated circuit device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0516282U (ja) * 1991-08-21 1993-03-02 三菱重工業株式会社 シール機械
US5941566A (en) * 1996-04-10 1999-08-24 Trw Occupant Restraint Systems Gmbh Belt height adjuster for a vehicle safety belt system

Also Published As

Publication number Publication date
EP0097789B1 (en) 1990-04-11
EP0097789A3 (en) 1986-08-20
DE3381459D1 (de) 1990-05-17
EP0097789A2 (en) 1984-01-11
US4473598A (en) 1984-09-25

Similar Documents

Publication Publication Date Title
JPS598351A (ja) 半導体基板に絶縁領域を形成する方法
CN100380580C (zh) 硅半导体基板及其制造方法
US5476813A (en) Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor
US4307180A (en) Process of forming recessed dielectric regions in a monocrystalline silicon substrate
US6051511A (en) Method and apparatus for reducing isolation stress in integrated circuits
TWI255012B (en) Method of manufacturing a flash memory cell
JPH01117043A (ja) 基板中にエピタキシヤル・シリコン成長層を形成する方法
JPS6220696B2 (ja)
JPS6113641A (ja) 半導体基板における分離パタ−ンの形成方法
KR100460066B1 (ko) 반도체소자의 제조방법
CA2015891C (en) Method for forming variable width isolation structures
JPH0237745A (ja) 半導体装置の製造方法
JP3302228B2 (ja) Ｓｏｉ基板の作製方法
KR20040008519A (ko) 반도체 소자의 소자분리막 형성 방법
JP2002270801A (ja) 半導体基板の製造方法及び半導体基板
JP2596605B2 (ja) Ｓｏｉ基板の製造方法
JPH02111062A (ja) 半導体メモリの製造方法
CN1808705A (zh) 由清洗形成圆滑边角的浅沟渠隔离方法
JPH0468770B2 (ja)
JPS5828731B2 (ja) ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ
JP2001144095A (ja) アニーリングを伴った半導体ウェーハの製造方法及び半導体素子の製造方法
JPS58200554A (ja) 半導体装置の製造方法
KR100326246B1 (ko) 반도체소자의게이트전극형성방법
JPS58131748A (ja) 半導体装置の製造方法
JPS61288428A (ja) 半導体装置の製造方法