JPS6153252B2 - - Google Patents
Info
- Publication number
- JPS6153252B2 JPS6153252B2 JP55019628A JP1962880A JPS6153252B2 JP S6153252 B2 JPS6153252 B2 JP S6153252B2 JP 55019628 A JP55019628 A JP 55019628A JP 1962880 A JP1962880 A JP 1962880A JP S6153252 B2 JPS6153252 B2 JP S6153252B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- speed
- circuit
- difference
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60K—ARRANGEMENT OR MOUNTING OF PROPULSION UNITS OR OF TRANSMISSIONS IN VEHICLES; ARRANGEMENT OR MOUNTING OF PLURAL DIVERSE PRIME-MOVERS IN VEHICLES; AUXILIARY DRIVES FOR VEHICLES; INSTRUMENTATION OR DASHBOARDS FOR VEHICLES; ARRANGEMENTS IN CONNECTION WITH COOLING, AIR INTAKE, GAS EXHAUST OR FUEL SUPPLY OF PROPULSION UNITS IN VEHICLES
- B60K31/00—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator
- B60K31/02—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator including electrically actuated servomechanism
- B60K31/04—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator including electrically actuated servomechanism and means for comparing one electrical quantity, e.g. voltage, pulse, waveform, flux, or the like, with another quantity of a like kind, which comparison means is involved in the development of an electrical signal which is fed into the controlling means
- B60K31/042—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator including electrically actuated servomechanism and means for comparing one electrical quantity, e.g. voltage, pulse, waveform, flux, or the like, with another quantity of a like kind, which comparison means is involved in the development of an electrical signal which is fed into the controlling means where at least one electrical quantity is set by the vehicle operator
- B60K31/045—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator including electrically actuated servomechanism and means for comparing one electrical quantity, e.g. voltage, pulse, waveform, flux, or the like, with another quantity of a like kind, which comparison means is involved in the development of an electrical signal which is fed into the controlling means where at least one electrical quantity is set by the vehicle operator in a memory, e.g. a capacitor
- B60K31/047—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator including electrically actuated servomechanism and means for comparing one electrical quantity, e.g. voltage, pulse, waveform, flux, or the like, with another quantity of a like kind, which comparison means is involved in the development of an electrical signal which is fed into the controlling means where at least one electrical quantity is set by the vehicle operator in a memory, e.g. a capacitor the memory being digital
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Transportation (AREA)
- Mechanical Engineering (AREA)
- Controls For Constant Speed Travelling (AREA)
- Control Of Vehicle Engines Or Engines For Specific Uses (AREA)
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Control Of Transmission Device (AREA)
Description
本発明は、車輌用定速走行制御方法及びその装
置に係り、特に当該車輌の走行中において時々
刻々変化する加速度を有効に活用した車輌用定速
走行制御方法及びその装置の改良に関する。 本発明者等は、この種の車輌用定速走行制御方
法の一例として、先に出願した特願昭第53−
155943号明細書において、車輌の現実の走行速度
の時間的変化分をデイジタル量として計算すると
ともにこの計算結果の絶対値及び正符号又は負符
号を求め、この正符号又は負符号との関連におい
て前記現実の走行速度と前記車輌の所望の設定走
行速度との速度差を前記絶対値に基いて補正し、
この補正結果に応じて前記車輌に設けた原動機の
作動を制御することにより前記現実の走行速度を
前記設定走行速度に維持するように構成した車輌
用定速走行制御方法を提案した。 しかしながら、このような車輌用定速走行制御
方法においては、車輌の走行速度とその周期が互
いに逆比例するため、走行速度が高くなればなる
ほどその周期が短くなり、必然的に前記速度差の
精度が荒くなる。このことは、前記速度差に対す
る分解能が車輌の走行速度の変化によつて変わる
ことを意味し、その結果、前記速度差の補正精度
が走行速度との関連において不均一となり、走行
速度の高低とはかかわりなく精度の高い円滑な定
速走行制御を行なうことが困難となる。 本発明は、このような問題に対処してなされた
もので、その第１の目的は、車輌の走行速度の高
低にかかわらず、前記速度差を実質的に同一の分
解能を有する値に修正し、この修正結果に基き車
輌の現実の加速度を考慮して現実の走行速度を所
望の値に維持するようにした車輌用定速走行制御
方法を提供しようとするものである。 また、本発明の第２の目的は、上述した定速走
行制御方法を実施するのに適した車輌用定速走行
制御装置を提供しようとするものである。 以下、本発明の一実施例を図面により説明する
と、第１図は、本発明による定速走行制御装置を
車輌用内燃機関１０に適用した例を示しており、
この定速走行制御装置は内燃機関１０の吸気管１
１内に設けたスロツトル弁１２の開度を制御する
スロツトルアクチユエータACを備えている。ス
ロツトルアクチユエータACは正逆転電動機２０
とこの正逆転電動機２０に電磁クラツチ２１を介
して連結した直線運動機構２２によつて構成され
ている。電磁クラツチ２１はそのロータを正逆転
電動機２０の出力軸に連結するとともにそのクラ
ツチ板を直線運動機構２２のピニオン２２ａにス
プライン結合してなるもので、その電磁コイル２
１ａの励磁により前記クラツチ板を前記ロータに
係合させ、また電磁コイル２１ａの消磁により前
記クラツチ板を前記ロータから解離させる。 直線運動機構２２は、ピニオン２２ａに噛合す
るラツク２２ｂを有し、このラツク２２ｂはリン
ク１３を介してスロツトル弁１２に連結されてい
る。しかして、直線運動機構２２においては、ピ
ニオン２２ａが正逆転電動機２０の正転運動を電
磁クラツチ２１により伝達されて正転すると、ラ
ツク２２ｂが第１図にて図示下方へ直線運動して
リンク１３を下動せしめスロツトル弁１２の開度
を増加させる。一方、ピニオン２２ａが正逆転電
動機２０の逆転運動に応じて逆転すると、ラツク
２２ｂが上方へ直線運動してリンク１３を上動せ
しめスロツトル弁１２の開度を減少させる。な
お、当該車輌のアクセルペダル１４はリンク１３
を介してスロツトル弁１２に連結されていて、電
磁クラツチ２１の解離状態において原位置にある
ときスロツトル弁１２を全閉状態に保持する。 また、定速走行制御装置は、正逆転電動機２０
及び電磁クラツチ２１に接続した電子制御回路
ECと、この電子制御回路ECに接続した速度セン
サ３０、セツトスイツチ４０、キヤンセルスイツ
チ５０、加速スイツチ６０及びリジユームスイツ
チ７０を備えている。速度センサ３０は、車輌用
スピードメータの駆動ケーブル３１ａに設けた永
久磁石３１と、永久磁石３１に磁気的に連結する
ように配置されたリードスイツチ３２とにより構
成されており、このリードスイツチ３２は永久磁
石３１の回転に応じて開閉作動を繰返し、車速に
比例した周波数を有する一連の速度信号を発生す
る。 セツトスイツチ４０は常開型スイツチ（第４図
参照）であつて、当該車輌が所望の設定速度に達
したとき閉成されてセツト信号Ｃ（第５図参照）
を発生する。キヤンセルスイツチ５０は、第４図
に示すごとく、互いに並列接続したブレーキスイ
ツチ５１、クラツチスイツチ５２及びパーキング
スイツチ５３を備えており、これらブレーキスイ
ツチ５１、クラツチスイツチ５２及びパーキング
スイツチ５３は共に常開型スイツチにより構成さ
れ、それぞれ当該車輌用ブレーキペダル、クラツ
チペダル及びパーキング機構の操作に応答して閉
じるように配置されている。 しかして、キヤンセルスイツチ５０は各スイツ
チ５１，５２，５３の閉成により定速走行制御装
置の作動を解除するための解除信号ｈ（第５図参
照）を発生する。加速スイツチ６０は常開型スイ
ツチ（第４図参照）であつて、閉成されたとき当
該車輌を加速するのに必要な指令信号を発生す
る。また、リジユームスイツチ７０は常開型スイ
ツチ（第４図参照）であつて、閉成されたとき解
除状態にある定速走行制御装置の作動を復帰させ
るのに必要な指令信号Ｐ（第５図参照）を発生す
る。 電子制御回路ECは、第１図に示すごとく、ク
ロツク回路１１０と、波形整形器１２０を介して
速度センサ３０に接続したタイミング信号発生回
路１３０を備えている。クロツク回路１１０は各
一連のクロツク信号c1，c2，c3及びc4を発生し、
波形整形器１２０は速度センサ３０からの各速度
信号を波形成形して整形信号ａ（第３図参照）を
発生する。タイミング信号発生回路１３０はクロ
ツク回路１１０及び波形整形器１２０からの各一
連のクロツク信号c2及び整形信号ａに応じて周期
Tiを有するゲート信号bi、ラツチ信号di、プリセ
ツト信号ei及びリセツト信号fi，gi（ｉ＝１、
２、３、…）を発生するように構成されている。 また、電子制御回路ECは、各スイツチ４０〜
７０及び制御幅制限回路１５０に接続した制御信
号発生回路１４０を備えている。制御幅制限回路
１５０は、タイミング信号発生回路１３０からの
ゲート信号biの周期Tiに対応する一連のクロツク
信号c2をリセツト信号giに応答して計数し、この
計数結果に応じて指令信号s1〜s3及び解除信号r2
を発生し、さらに解除信号r2またはタイミング信
号発生回路１３０のラツチ信号diに応答して解除
信号r1を発生する。しかして、制御幅制限回路１
５０の解除信号r1，r2は制御信号発生回路１４０
に付与され、また指令信号s1〜s3は出力移動指令
回路２１０に付与される。 制御信号発生回路１４０はセツトスイツチ４０
からのセツト信号ｃを分配回路２００に付与する
とともにセツト信号ｃ及びタイミング信号発生回
路１３０からのラツチ信号di、プリセツト信号ei
及びリセツト信号fiに応答して周期設定信号j1、
作動信号ma及び作動信号mbを発生しこれら両信
号j1，ma及びmbをそれぞれ車速設定回路１６０
及び補正信号発生回路１９０に付与する。また、
制御信号発生回路１４０は加速スイツチ６０から
の指令信号及びリジユームスイツチ７０からの指
令信号Ｐに応答してそれぞれ加速信号ｎ及び作動
信号mbを生じ分配回路２００に付与する。しか
して、周期設定信号j1はセツトスイツチ４０の開
放によりリセツトされ、作動信号maは周期設定
信号j1発生後ラツチ信号diが２回到来するとリセ
ツトされ、作動信号mbはキヤンセルスイツチ５
０からの解除信号ｈ又は制御幅制限回路１５０か
らの解除信号r1に応答してリセツトされる。 車速設定回路１６０はタイミング信号発生回路
１３０からのリセツト信号gi及び制御信号発生回
路１４０からの周期設定信号j1に応答してゲート
信号biの周期Tiに対応する一連のクロツク信号c2
を計数し、この計数結果を周期Tiを表わす二進
信号ｕとして記憶する。しかして、この二進信号
ｕの値は設定車速に対応するもので、車速差計算
回路１７０に付与される。車速差計算回路１７０
はタイミング信号発生回路１３０のプリセツト信
号eiに応答して二進信号ｕの値とゲート信号biの
周期Tiに対応するクロツク信号c2の周期和との時
間差を計算し、この計算結果を時間差の絶対値を
表わす二進信号Ｖ及び時間差の符号を表わす符号
信号V1としてラツチ信号diに応答してラツチし、
両信号Ｖ及びV1をそれぞれ車速差出力移動回路
２３０及び補正信号発生回路１９０に付与する。
なお、本実施例においては、二進信号Ｖの値が現
実の車速と設定車速との速度差に対応するものと
して使用される。 加速度計算回路１８０は、タイミング信号発生
回路１３０から連続して生じる二つのゲート信号
biの各周期に対応した各一連のクロツク信号c1の
周期和間の時間差をプリセツト信号ei及びリセツ
ト信号giに対応して計算し、この計算結果を時間
差の絶対値を表わす二進信号Ｗ及びこの時間差の
符号を表わす符号信号W1としてラツチ信号diに
応答してラツチし、二進信号Ｗを加速度出力移動
回路２４０に付与するとともに符号信号W1を補
正信号発生回路１９０及び分配回路２００に付与
する。なお、本実施例においては、二進信号Ｗの
値が車輌の現実の加速度に対応するものとして使
用される。 出力移動指令回路２１０はタイミング信号発生
回路１３０からのリセツト信号gi及び制御幅制限
回路１５０から車速に応じて選択的に生じるハイ
レベル信号s1〜s3に応答して移動指令信号t1，t2
を選択的に又は同時に生じる。車速差出力移動回
路２３０は出力移動指令回路２１０からの移動指
令信号t1及び／又はt2に応答して車速差計算回路
１７０からの二進信号Ｖのうちの所定のビツトを
選択して二進信号Vaを形成する。また、加速度
出力移動回路２４０は、移動指令信号t1及び／又
はt2に応答して加速度計算回路１８０からの二進
信号Ｗのうちの所定のビツトを選択して二進信号
Waを形成する。 補正信号発生回路１９０は、タイミング信号発
生回路１３０からのプリセツト信号ei、計算回路
１７０，１８０からの各符号信号V1，W1及び制
御信号発生回路１４０からの作動信号maを受け
て、クロツク回路１１０からの各一連のクロツク
信号c3，c4に応じて二進信号Va，Waの各値を計
算し、二進信号Waの値によつて規定される補正
信号Z1及び二進信号Va，Waの各値の和又は差に
対応した信号幅を有する補正信号Z2を発生する。
分配回路２００は、セツトスイツチ４０からのセ
ツト信号ｃがハイレベルの時制御信号発生回路１
４０からの作動信号mbに応答して第１駆動信号
K1を発生し、また制御信号発生回路からの作動
信号mb及び加速信号ｎに応答して第２駆動信号
K2を生じる。また、この分配回路２００は、作
動信号mb、加速度計算回路１８０からの符号信
号W1及び補正信号発生回路１９０からの補正信
号Z1，Z2に応答して第２と第３の駆動信号K2，
K3を選択的に発生する。また、駆動回路２２０
は、キヤンセルスイツチ５０が開放状態にあると
き車輌用直流電源からの直流電圧ＶBを第１駆動
信号に応答して電磁クラツチ２１に付与し、かつ
直流電圧ＶBを第２又は第３の駆動信号に応答し
て正逆転モータ２０に付与しこれを正転又は逆転
させる。 以上のように構成した電子制御回路ECにおけ
る各回路の実施例を詳細に説明すると、クロツク
回路１１０は、第２図に示すごとく、発振器１１
１からの発振信号を二進カウンタ１１２により分
周しこの二進カウンタ１１２の出力端子Q1，
Q5，Q11，Q12からそれぞれクロツク信号c1，c2，
c3，c4を生じるように構成されており、本実施例
においてクロツク信号c1，c2，c3，c4の各周波数
はそれぞれ128KHz、8KHz、125Hz、62.5Hzとな
つている。波形整形器１２０は、速度センサ３０
からの各速度信号を、スイツチング回路１２１及
びシユミツトトリガ機能を有するNANDゲート１
２２により波形整形し、整形信号ａ（第３図参
照）を発生する。なお、NANDゲート１２２とし
ては、米国のRCA社製CD4093型を採用してい
る。 タイミング信号発生回路１３０は、インバータ
１３１及びANDゲート１３２を介して波形整形
器１２０に接続したＤ型フリツプフロツプ１３３
を備えている。インバータ１３１は波形整形器１
２０の整形信号ａを反転させるべく機能する。
ANDゲート１３２は整形信号ａ及び後述するＤ
型フリツプフロツプ１３３のハイレベル信号ｑ
（第３図参照）を受け、整形信号ａの立上がりに
応答してパルス信号を発生する。Ｄ型フリツプフ
ロツプ１３３はANDゲート１３２のパルス信号
によりリセツトされ、後述する十進カウンタ１３
６からハイレベル信号hi（第３図参照）を受けて
インバータ１３１の出力信号の立上がりにてハイ
レベル信号ｑ（第３図参照）を生じる。然る後、
Ｄ型フリツプフロツプ１３３は前記整形信号ａに
後続する整形信号の立上がりに応答した前記
ANDゲート１３２より発生するパルス信号によ
り、リセツトされハイレベル信号ｑをローレベル
にする。 二進カウンタ１３４は、Ｄ型フリツプフロツプ
１３３のハイレベル信号ｑによりリセツトされた
後、波形整形器１２０からの一連の整形信号ａを
計数し、周期Tiを有するゲート信号bi（第３図参
照）を生じる。このゲート信号biは、整形信号ａ
の８個目ごとに生じ、整形信号ａの立下がりに同
期して立上がる。十進カウンタ１３６はインバー
タ１３５の出力信号によりリセツトされた後、ク
ロツク回路１１０の一連のクロツク信号c2を計数
し、その出力端子Q1，Q5，Q6，Q7，Q8及びQ9か
らそれぞれラツチ信号di、プリセツト信号ei、リ
セツト信号fi，gi及びハイレベル信号hiを順次発
生する（第３図参照）。しかして、これら各信号
di，ei，fi，gi，hiはゲート信号biの発生中に生
じ、十進カウンタ１３６がゲート信号biの立下が
りにてインバータ１３５によりリセツトされたと
きハイレベル信号hiがローレベルになる。なお、
本実施例においては、Ｄ型フリツプフロツプ１３
３、二進カウンタ１３４及び十進カウンタ１３６
として米国のRCA社製CD4013型、CD4024型及
びCD4017型がそれぞれ採用されている。 制御信号発生回路１４０は、第４図に示すごと
く、セツトスイツチ４０のセツト信号ｃを波形整
形する波形整形回路１４１ａと、NANDゲート１
４１ｂ及びORゲート１４１ｃにより制御される
RSフリツプフロツプ１４１を備えている。
NANDゲート１４１ｂは、波形整形回路１４１ａ
により波形整形されたセツト信号ｃ又は後述する
ORゲート１４６ｃからのローレベル信号に応答
してハイレベル信号を生じる。このNANDゲート
１４１ｂからのハイレベル信号はセツト信号ｃ及
びORゲート１４６ｃからのローレベル信号が共
にハイレベルになるとローレベルになる。ORゲ
ート１４１ｃは十進カウンタ１３６のリセツト信
号fi又はパワーオンリセツト回路１４４からのリ
セツト信号に応答してハイレベル信号を生じる。
このORゲート１４１ｃからのハイレベル信号は
リセツト信号fi及びパワーオンリセツト回路１４
４のリセツト信号の消滅によりローレベルとな
る。なお、パワーオンリセツト回路１４４は当該
車輌用直流電源からの直流電圧ＶBに応答して時
定数回路１４４ａによりハイレベル信号を形成
し、このハイレベル信号を波形整形用NANDゲー
ト１４４ｂにより波形整形し、時定数回路１４４
ａの時定数により規定される信号幅を備えたリセ
ツト信号を生じるように構成されている。 RSフリツプフロツプ１４１はそのセツト端子
ＳにNANDゲート１４１ｂからハイレベル信号を
受けてその出力端子Ｑからハイレベル信号i1（第
５図参照）を生じる。しかして、セツトスイツチ
４０の解放直後に十進カウンタ１３６から生じる
リセツト信号fiがORゲート１４１ｃを通してRS
フリツプフロツプ１４１に付与されると、RSフ
リツプフロツプ１４１から生じているハイレベル
信号i1がローレベルになる。Ｄ型フリツプフロツ
プ１４２ａ，１４２ｂ，１４２ｃは共にパワーオ
ンリセツト回路１４４のリセツト信号によりリセ
ツトされるもので、Ｄ型フリツプフロツプ１４２
ａはRSフリツプフロツプ１４１のハイレベル信
号i1及びセツトスイツチ４０の解放直後に十進カ
ウンタ１３６から生じるプリセツト信号eiに応答
して周期設定信号j1（第５図参照）を発生する。
しかして、この周期設定信号j1は、ハイレベル信
号i1がローレベルになつた後に十進カウンタ１３
６から生じるプリセツト信号eiに応答してローレ
ベルとなる。 Ｄ型フリツプフロツプ１４２ｂは周期設定信号
j1がハイレベルの時に十進カウンタ１３６から生
じるラツチ信号diに応答してハイレベル信号k1
（第５図参照）を生じる。しかして、このハイレ
ベル信号ｋは、周期設定信号j1がローレベルにな
つた後に十進カウンタ１３６から生じるラツチ信
号diに応答してローレベルとなる。Ｄ型フリツプ
フロツプ１４２ｃはハイレベル信号k1及び十進カ
ウンタ１３６から生じるラツチ信号diに応答して
ハイレベル信号を生じる。しかして、このＤ型フ
リツプフロツプ１４２ｃからのハイレベル信号
は、ハイレベル信号k1の立下がり後に十進カウン
タ１３６から生じるラツチ信号diに応答してロー
レベルになる。RSフリツプフロツプ１４３はそ
のリセツト端子ＲにＤ型フリツプフロツプ１４２
ａの周期設定信号j1を受けて出力端子Ｑから作動
信号ma（第５図参照）をローレベル信号として
生じる。また、この作動信号maはＤ型フリツプ
フロツプ１４２ｃからのハイレベル信号に応答し
てRSフリツプフロツプ１４３の作用によりハイ
レベルとなる。 また、制御信号発生回路１４０は、キヤンセル
スイツチ５０の解除信号ｈ及び加速スイツチ６０
の指令信号をそれぞれ波形整形する波形整形回路
１４５ａ，１４６ａと、波形整形回路１４５ａの
出力信号又は制御幅制限回路１５０の解除信号r1
に応答してハイレベル信号を生じるORゲート１
４５ｂと、波形整形回路１４６ａの出力信号を反
転させて加速信号ｎを生じるインバータ１４６ｂ
を備えている。ORゲート１４６ｃは波形整形回
路１４６ａの出力信号及び後述するRSフリツプ
フロツプ１４９からの作動信号mbに応答してロ
ーレベル信号を生じ、両信号の一方がハイレベル
になるとハイレベル信号を生じる。 さらに、制御信号発生回路１４０は、Ｄ型フリ
ツプフロツプ１４２ａ及びORゲート１４７ａに
より制御されるRSフリツプフロツプ１４７を備
えている。ORゲート１４７ａはパワーオンリセ
ツト回路１４４のリセツト信号又は制御幅制限回
路１５０の解除信号r2に応答してハイレベル信号
を生じ、両信号がローレベルになるとローレベル
信号を生じる。RSフリツプフロツプ１４７はそ
のリセツト端子ＲにORゲート１４７ａからハイ
レベル信号を付与されてその出力端子Ｑにてロー
レベル信号を生じる。また、RSフリツプフロツ
プ１４７はそのセツト端子ＳにＤ型フリツプフロ
ツプ１４２ａから周期設定信号j1を付与されその
出力信号をハイレベルにする。インバータ１４８
ｂは波形整形回路１４８ａを通してリジユームス
イツチ７０の指令信号Ｐを受けて反転させ、この
反転信号をANDゲート１４８に付与する。 ANDゲート１４８はインバータ１４８ｂから
の反転信号及びRSフリツプフロツプ１４７から
の出力信号が共にハイレベルのときハイレベル信
号を生じ、両信号の一方がローレベルになるとロ
ーレベル信号を生じる。RSフリツプフロツプ１
４９は両ORゲート１４９ａ，１４９ｂにより制
御されるもので、ORゲート１４９ｂはORゲート
１４５ｂの出力信号及びパワーオンリセツト回路
１４４のリセツト信号の一方に応答してハイレベ
ル信号を生じ、両信号がローレベルのときローレ
ベル信号を生じる。ORゲート１４９ａはANDゲ
ート１４８のハイレベル信号及びＤ型フリツプフ
ロツプ１４２ａの周期設定信号j1の一方に応答し
てハイレベル信号を生じ、両信号がローレベルの
ときローレベル信号を生じる。RSフリツプフロ
ツプ１４９はORゲート１４９ａからのハイレベ
ル信号に応答してその出力端子Ｑから作動信号
mb（第５図参照）を生じ、ORゲート１４９ｂか
らのハイレベル信号に応答して作動信号mbをハ
イレベルにする。 制御幅制限回路１５０は、第６図に示すごと
く、NORゲート１５１，１５２を介してクロツ
ク回路１１０及びタイミング信号発生回路１３０
に接続した二進カウンタ１５３を備えている。
NORゲート１５１，１５２は、タイミング信号
発生回路１３０からのゲート信号bi及び後述する
ANDゲート１５４からの解除信号r2が共にロー
レベルのとき、クロツク回路１１０からの一連の
クロツク信号c2を二進カウンタ１５３に付与す
る。換言すれば、ゲート信号biの周期Tiにより規
定される一連のクロツク信号c2が解除信号r2のロ
ーレベル中に二進カウンタ１５３に付与される。 二進カウンタ１５３はRCA社製CD4020型のも
ので、タイミング信号発生回路１３０のリセツト
信号giによりリセツトされた後NORゲート１５
２から付与される一連のクロツク信号c2を計数
し、この計数結果に応じて出力端子Q9〜Q12から
それぞれハイレベル信号を生じる。しかして、
NORゲート１５２から生じる一連のクロツク信
号c2の数はゲート信号biの周期Tiの変化に応じて
変わるため、二進カウンタ１５３による計数値が
768未満（車速117.7Km/h以上に相当する）のとき
二進カウンタ１５３の出力端子Q9のみからハイ
レベル信号を生じ、また二進カウンタ１５３によ
る計数値が768以上（車速117.7Km/h未満に相当す
る）のとき二進カウンタ１５３の出力端子Q9，
Q10から共にハイレベル信号を生じる。また、二
進カウンタ１５３による計数値が1024以上（車速
88.3Km/h未満に相当する）のとき計数値の増大に
応じて二進カウンタ１５３の出力端子Q9，Q10，
Q11から順次ハイレベル信号を生じ、二進カウン
タ１５３による計数値が1536以上（車速58.9Km/h
未満に相当する）のとき計数値の増大に応じて二
進カウンタ１５３の出力端子Q9からハイレベル
信号が生じた後出力端子Q10，Q11から同時にハ
イレベル信号を生じ、かつ二進カウンタ１５３に
よる計数値が2304以上（車速40Km/h未満に相当
する）のとき二進カウンタ１５３の出力端子
Q9，Q12からハイレベル信号をそれぞれ生じる。
また、本実施例においては、二進カウンタ１５３
の出力端子Q10，Q11から生じる各ハイレベル信
号が後述するANDゲート１５５からの指令信号
S1とともにそれぞれ指令信号S2，S3として出力移
動指令回路２１０に付与される。 ANDゲート１５４は二進カウンタ１５３の両
出力端子Q9，Q12からそれぞれハイレベル信号を
受けて解除信号r2を発生し、両ハイレベル信号の
一方がローレベルになると解除信号r2をローレベ
ルにする。つまり解除信号r2は、車速が40Km/h未
満でハイレベル信号となる。ANDゲート１５５
は二進カウンタ１５３の両出力端子Q9，Q10から
それぞれハイレベル信号を受けて指令信号S1を生
じ、両ハイレベル信号の一方がローレベルになる
と指令信号S1をローレベルにする。つまり指令信
号s1は、117Km/h未満でハイレベル信号を発生
し、117Km/h以上でローレベル信号となる。Ｄ型
フリツプフロツプ１５６はタイミング信号発生回
路１３０のリセツト信号giによりリセツトされて
その出力端子Ｑからローレベル信号を生じる。ま
た、Ｄ型フリツプフロツプ１５６はANDゲート
１５５から指令信号s1を受けてハイレベル信号を
生じる。Ｄ型フリツプフロツプ１５７はANDゲ
ート１５４の解除信号r2に応答してその出力端子
からハイレベル信号を解除信号r1として生じ
る。この解除信号r1は、また、ANDゲート１５
４の解除信号r2がローレベルのときタイミング信
号発生回路１３０のラツチ信号di及びＤ型フリツ
プフロツプ１５６からのローレベル信号に応答し
てＤ型フリツプフロツプ１５７から発生せられ、
かつ解除信号r2がローレベルのときラツチ信号di
及びＤ型フリツプフロツプ１５６からのハイレベ
ル信号に応答してローレベルとなる。つまり、解
除信号r1は車速117Km/h以上及び40Km/h未満のと
きハイレベル信号を発生する。 第７図は車速設定回路１６０及び車速差計算回
路１７０の各実施例を示している。車速設定回路
１６０は、NORゲート１６１及びANDゲート１
６２，１６３により制御されるプリセツタブルア
ツプダウンカウンタ１６４，１６５，１６６を備
えている。ANDゲート１６２は、NORゲート１
６１との共働により、ゲート信号biの周期Tiに対
応する一連のクロツク信号c2を制御信号発生回路
１４０の周期設定信号j1に応答してプリセツタブ
ルカウンタ１６４に付与する。ANDゲート１６
３は周期設定信号j1及びタイミング信号発生回路
１３０のリセツト信号giに応答してリセツト信号
を発生する。 プリセツタブルアツプカウンタ１６４，１６
５，１６６はそれぞれRCA社製CD4029型のもの
で、図示のごとく、12ビツトのアツプカウンタ回
路として機能すべく構成されている。しかして、
このアツプカウンタ回路は、ANDゲート１６３
からのリセツト信号によりリセツトされた後、各
カウンタ１６４〜１６６の共働作用によりAND
ゲート１６２からの一連のクロツク信号c2を計数
し、この計数完了と同時にこの計数結果をゲート
信号biの周期Tiを表わす二進信号ｕとして記憶す
るとともに速度差計算回路１７０に付与する。換
言すれば、このことは二進信号ｕがセツトスイツ
チ４０の閉成時における設定車速により規定され
ることを意味する。 車速差計算回路１７０は、NORゲート１７４
及びタイミング信号発生回路１３０により制御さ
れるＤ型フリツプフロツプ１７５を備えている。
NORゲート１７４は、NORゲート１６１からゲ
ート信号biに応答して生じるローレベル信号及び
後述するプリセツタブルアツプダウンカウンタ１
７３からのローレベル信号を受けてハイレベル信
号を生じる。また、NORゲート１７４は、NOR
ゲート１６１からクロツク信号c2に応答して生じ
るパルス信号又はカウンタ１７３からのハイレベ
ル信号に応答してローレベル信号を生じる。Ｄ型
フリツプフロツプ１７５はタイミング信号発生回
路１３０からのプリセツト信号eiによりリセツト
されて、その出力端子Ｑからローレベル信号を生
じる。然る後、Ｄ型フリツプフロツプ１７５は
NORゲート１７４からのハイレベル信号に応答
してハイレベル信号を生じる。 また、車速差計算回路１７０は、RCA社製
CD4029型プリセツタブルアツプダウンカウンタ
１７１〜１７３により構成される12ビツトのアツ
プダウンカウンタ回路を備えている。このアツプ
ダウンカウンタ回路はタイミング信号発生回路１
３０のプリセツト信号eiに応答して車速設定回路
１６０からの二進信号ｕをプリセツトし、然る後
Ｄ型フリツプフロツプ１７５からのローレベル信
号の発生下にてカウンタ１７１〜１７３の共働作
用によりNORゲート１６１からの一連のパルス
信号に応じて二進信号ｕの値をカウントダウンし
始める。このとき、カウンタ１７３のキヤリーア
ウト端子COからハイレベル信号を生じている。
しかして、二進信号ｕの値が、ゲート信号biの周
期Ti、即ちこの周期Tiの間にNORゲート１６１
から生じる一連のパルス信号の周期和より小さい
場合には、カウンタ１７１〜１７３よりなるアツ
プダウンカウンタ回路は、上述したごとく、二進
信号ｕの値をカウントダウンしたとき、カウンタ
１７３のキヤリーアウト端子COからローレベル
信号を生じ、これにより生じるＤ型フリツプフロ
ツプ１７５からのハイレベル信号に応答して
NORゲート１６１からの残余のパルス信号をカ
ウントアツプし、二進信号ｕの値とNORゲート
１６１からの一連のパルス信号の周期和との時間
差（以下第１時間差と称する）の絶対値を表わす
二進信号を発生する。この場合、第１時間差は、
Ｄ型フリツプフロツプ１７５からのハイレベル信
号に対応する負符号を有している。一方、二進信
号ｕの値がNORゲート１６１からの一連のパル
ス信号の周期和より大きい場合には、カウンタ１
７１〜１７３よりなるアツプダウンカウンタ回路
は上述したごとくカウントダウンを開始した後こ
の作用をＤ型フリツプフロツプ１７５からのロー
レベル信号の発生下にて完了し、第１時間差の絶
対値を表わす二進信号を発生する。この場合、第
１時間差は、Ｄ型フリツプフロツプ１７５からの
ローレベル信号に対応する正符号号を有してい
る。 車速差計算回路１７０は、さらに、タイミング
信号発生回路１３０により制御されるラツチ回路
１７６，１７７，１７８とＤ型フリツプフロツプ
１７９を備えている。ラツチ回路１７６，１７
７，１７８はタイミング信号発生回路１３０から
のラツチ信号diに応答してカウンタ１７１〜１７
３からの二進信号をラツチし、ラツチした信号を
11ビツトの二進信号Ｖとしてその出力端子から発
生する。Ｄ型フリツプフロツプ１７９はラツチ信
号di及びＤ型フリツプフロツプ１７５からのロー
レベル信号に応答してローレベル信号、即ち正符
号のときローレベルを有する符号信号V1をその
出力端子Ｑから生じる。また、Ｄ型フリツプフロ
ツプ１７９はラツチ信号di及びＤ型フリツプフロ
ツプ１７５からのハイレベル信号に応答してハイ
レベル信号、即ち負符号のときハイレベルを有す
る符号信号V1を生じる。 上述したことから、車速Vsが、タイミング信
号発生回路１３０のゲート信号biの周期Tiとの関
連において次式を満足することが容易に認識され
る。 Ti＝β／Vs ……(1) 但し、符号βは定数とする。仮に、セツトスイ
ツチ４０の閉成時における設定車速をVsoとし、
かつ現実の車速を（Vso−△Vs）とすれば、時間
差△Ｔは次式(2)により表わされる △Ｔ＝β（１／Ｖｓｏ−△Ｖｓ−１／Ｖｓｏ） ＝β△Ｖｓ／（Ｖｓｏ−△Ｖｓ）Ｖｓｏ ≒β△Ｖｓ／Ｖｓｏ２ （〓Vso2≫△VsVso）…
…(2) 但し、符号△Vsは設定車速Vsoと現実の車速と
の差とする。以上のことから、時間差△Ｔは車速
差△Vsに実質的に比例し、その結果、二進信号
Ｖは、車速差△Vsに対応する時間差△Ｔを表わ
していることが理解されよう。 加速度計算回路１８０は、第８図に示すごと
く、ORゲート１８１及びタイミング信号発生回
路１３０により制御されるプリセツタブルアツプ
ダウンカウンタ１８２ａ〜１８２ｄを備えてい
る。これらカウンタ１８２ａ〜１８２ｄはそれぞ
れRCA社製CD4029型のもので、図示のごとく、
16ビツトのアツプカウンタ回路として機能すべく
構成されている。しかして、このアツプカウンタ
回路は、タイミング信号発生回路１３０からのリ
セツト信号giによりリセツトさた後、各カウンタ
１８２ａ〜１８２ｄの共働作用により、ゲート信
号biのローレベル中にクロツク回路１１０から
ORゲート１８１を通して付与される一連のクロ
ツク信号c1を計数し、この計数完了と同時にこの
計数結果をゲート信号biの周期Tiを表わす二進信
号として記憶するとともにプリセツタブルアツプ
ダウンカウンタ１８３ａ〜１８３ｄに付与する。 また、加速度計算回路１８０は、タイミング信
号発生回路１３０及びNORゲート１８４により
制御されるＤ型フリツプフロツプ１８５を備えて
いる。NORゲート１８４はORゲート１８１から
の一連のクロツク信号c1及び後述するカウンタ１
８３ｄからのハイレベル信号に応答してローレベ
ル信号を生じ、カウンタ１８３ｄからのハイレベ
ル信号がローレベルのときORゲート１８１から
のクロツク信号c1に応答してパルス信号を生じ
る。Ｄ型フリツプフロツプ１８５はタイミング信
号発生回路１３０からのプリセツト信号eiにより
リセツトされて出力端子Ｑからローレベル信号を
生じ、またNORゲート１８４からのパルス信号
に応答してハイレベル信号を生じる。 プリセツタブルアツプダウンカウンタ１８３ａ
〜１８３ｄはそれぞれRCA社製CD4029型のもの
で、図示のごとく、16ビツトのアツプダウンカウ
ンタ回路として機能すべく構成されている。この
アツプダウンカウンタ回路はタイミング信号発生
回路１３０のプリセツト信号eiに応答してカウン
タ１８２ａ〜１８２ｄからの二進信号をプリセツ
トし、然る後Ｄ型フリツプフロツプ１８５からの
ローレベル信号の発生下にてカウンタ１８３ａ〜
１８３ｄの共働作用によりORゲート１８１から
の一連のクロツク信号c1に応じて前記二進信号の
値をカウントダウンし始める。このとき、カウン
タ１８３ｄのキヤリーアウト端子COからハイレ
ベル信号を生じている。 しかして、カウンタ１８２ａ〜１８２ｄからの
二進信号の値が、ゲート信号biの周期Ti、即ちこ
の周期Tiの間にORゲート１８１から生じる一連
のクロツク信号c1の周期和より小さい場合には、
カウンタ１８３ａ〜１８３ｄよりなるアツプダウ
ンカウンタ回路は、上述したごとく、カウンタ１
８２ａ〜１８２ｄからの二進信号の値をカウント
ダウンしたとき、この完了と同時にカウンタ１８
３ｄのキヤリーアウト端子COからローレベル信
号を生じ、これにより生じるＤ型フリツプフロツ
プ１８５からのハイレベル信号に応答してORゲ
ート１８１からの残余のクロツク信号c1をカウン
トアツプし、前記二進信号の値とORゲート１８
１からの一連のクロツク信号c1の周期和との時間
差（以下第２時間差と称する）の絶対値を表わす
二進信号を発生する。この場合、第１時間差は、
Ｄ型フリツプフロツプ１８５からのハイレベル信
号に対応する負符号を有している。一方、カウン
タ１８２ａ〜１８２ｄからの二進信号の値が、
ORゲート１８１から生じる１連のクロツク信号
c1の周期和より大きい場合には、カウンタ１８３
ａ〜１８３ｄよりなるアツプダウンカウンタ回路
は上述したごとくカウントダウンを開始した後こ
の作用をＤ型フリツプフロツプ１８５からのロー
レベル信号の発生下にて完了し、第２時間差の絶
対値を表わす二進信号を発生する。この場合、第
２時間差はＤ型フリツプフロツプ１８５からのロ
ーレベル信号に対応する正符号を有している。な
お、本実施例においては、第２時間差の絶対値を
表わす二進信号においてカウンタ１８３ｃ，１８
３ｄにより形成される部分は不必要なため無視す
るものとする。 また、加速度計算回路１８０は、タイミング信
号発生回路１３０により制御される一対のラツチ
回路１８６ａ，１８６ｂ及びＤ型フリツプフロツ
プ１８７を備えている。ラツチ回路１８６ａ，１
８６ｂはタイミング信号発生回路１３０からのラ
ツチ信号diに応答してカウンタ１８３ａ，１８３
ｂからの二進信号をラツチし、これを二進信号Ｗ
としてその出力端から発生させる。Ｄ型フリツプ
フロツプ１８７はラツチ信号di及びＤ型フリツプ
フロツプ１８５からのハイレベル信号に応答して
ローレベル信号、即ち負符号を示すローレベルを
有する符号信号W1をその出力端子から生じ
る。またＤ型フリツプフロツプ１８７はラツチ信
号di及びＤ型フリツプフロツプ１８５からのロー
レベル信号に応答してハイレベル信号、即ち正符
号を示すハイレベルを有する符号信号W1を生じ
る。 出力移動指令回路２１０は、第９図に示すごと
く、ANDゲート２１１及びＤ型フリツプフロツ
プ２１２，２１３，２１４を備えており、AND
ゲート２１１は制御幅制限回路１５０からの指令
信号S2，S3に応答してハイレベル信号を生じ、両
信号S2，S3の一方がローレベルのときローレベル
信号を生じる。Ｄ型フリツプフロツプ２１２，２
１３，２１４は、タイミング信号発生回路１３０
からのリセツト信号giによりリセツトされた後、
制御制限回路１５０からの指令信号S1，S3及び
ANDゲート２１１からのハイレベル信号に応答
してそれぞれ出力端子Ｑからハイレベル信号を生
じる。 この場合、車速が58.9Km/h未満のとき、制御幅
制限回路１５０はその計数値の増大に応じて指令
信号S1を生じた後指令信号S3を生じ、次にこの指
令信号S3が発生中に指令信号S2も生じ、これに応
答してANDゲート２１１の出力信号がハイレベ
ルになるため、Ｄ型フリツプフロツプ２１２，２
１３，２１４からのハイレベル信号の発生順序は
指令信号S1，S3及びANDゲート２１１からのハ
イレベル信号の発生順序に従う。また、車速が
58.9Km/h以上88.3Km/h未満のとき、制御幅制限回
路１５０は車速の増大に応じて指令信号S1，S2，
S3を順に発生し、このためANDゲート２１１の
出力信号はローレベルのままである。従つて、Ｄ
型フリツプフロツプ２１２，２１３からのハイレ
ベル信号の発生順序は指令信号S1，S3のそれに従
い、Ｄ型フリツプフロツプ２１４の出力信号はロ
ーレベルのままである。また、車速が88.3Km/h以
上117.7Km/h未満のとき、制御幅制限回路１５０
は指令信号S1，S2を同時に生じ、指令信号S3をロ
ーレベルに維持するため、ANDゲート２１１の
出力信号はローレベル信号のままである。従つて
Ｄ型フリツプフロツプ２１２のみがハイレベル信
号を生じる。さらに、車速が117.7Km/h以上のと
き、制限幅制限回路１５０からの指令信号S1，
S2，S3はすべてローレベルのまま故、Ｄ型フリツ
プフロツプ２１２〜２１３の各出力信号はローレ
ベルとなつている。 エンコーダ２１５は東京芝浦電気株式会社製
TC4532型で、その入力端子D1，D2，D3にてＤ型
フリツプフロツプ２１２，２１３，２１４からの
各ハイレベルを順に受けて、その出力端子Q0，
Q1から同時にそれぞれハイレベル信号t1，t2を生
じる。また、Ｄ型フリツプフロツプ２１２，２１
３から順にハイレベル信号を生じ、Ｄ型フリツプ
フロツプ２１４がローレベル信号を生じていると
き、エンコーダ２１５はハイレベル信号t2を生
じ、ハイレベル信号t1をローレベルにする。ま
た、Ｄ型フリツプフロツプ２１２がハイレベル信
号を生じ、残余のＤ型フリツプフロツプ２１３，
２１４が共にローレベル信号を生じているとき、
エンコーダ２１５はハイレベル信号t1を生じ、ハ
イレベル信号t2をローレベルにする。なお、Ｄ型
フリツプフロツプ２１２，２１３，２１４が共に
ローレベル信号を生じているとき、エンコーダ２
１５からのハイレベル信号t1，t2はローレベルと
なつている。 第１０図は車速差出力移動回路２３０及び加速
度出力移動回路２４０の各実施例を示している。
車速差出力移動回路２３０は、RCA社製CD4052
型アナログマルチプレクサ２３１，２３２，２３
３，２３４によつて構成されており、アナログマ
ルチプレクサはその制御端子Ａ，Ｂにてエンコー
ダ２１５からそれぞれハイレベル信号t1，t2を受
けてその入力端子x3，y3を出力端子ＸCOM，ＹCOM
にそれぞれ接続すべく機能する。また、各アナロ
グマルチプレクサは、両信号t1，t2のうちハイレ
ベル信号t1がローレベルのとき、その入力端子
x2，y2を出力端子ＸCOM，ＹCOMにそれぞれ接続
し、両信号t1，t2のうちハイレベル信号t2がロー
レベのとき、その入力端子x1，y1を出力端子ＸCO
Ｍ，ＹCOMにそれぞれ接続し、かつ両ハイレベル信
号t1，t2が共にローレベルのとき、その入力端子
x0，y0を出力端子ＸCOM，ＹCOMにそれぞれれ接続
すべく機能する。 アナログマルチプレクサ２３１はその入力端子
x0，x1，x2，x3にてラツチ回路１７６の出力端子
Q2，Q3，Q4及びラツチ回路１７７の出力端子Q1
にそれぞれ接続されており、このアナログマルチ
プレクサ２３１の入力端子y0，y1，y2，y3はラツ
チ回路１７６の出力端子Q3，Q4及びラツチ回路
１７７の出力端子Q1，Q2にそれぞれ接続されて
いる。アナログマルチプレクサ２３２はその入力
端子x0，x1，x2，x3にてラツチ回路１７６の出力
端子Q4及びラツチ回路１７７の出力端子Q1，
Q2，Q3にそれぞれ接続されており、このアナロ
グマルチプレクサ２３２の入力端子y0，y1，y2，
y3はラツチ回路１７７の出力端子Q1，Q2，Q3，
Q4にそれぞれ接続されている。 アナログマルチプレクサ２３３はその入力端子
x0，x1，x2，x3にてラツチ回路１７７の出力端子
Q2，Q3，Q4及びラツチ回路１７８の出力端子Q1
にそれぞれ接続されており、このアナログマルチ
プレクサ２３３の入力端子y0，y1，y2，y3はラツ
チ回路１７７の出力端子Q3，Q4及びラツチ回路
１７８の出力端子Q1，Q2にそれぞれ接続されて
いる。また、アナログマルチプレクサ２３４はそ
の入力端子x0，x1，x2，x3にてラツチ回路１７７
の出力端子Q4及びラツチ回路１７８の出力端子
Q1，Q2，Q3にそれぞれ接続されており、このア
ナログマルチプレクサ２３４の入力端子y0，y1，
y2，y3はラツチ回路１７８の出力端子Q1，Q2，
Q3，Q4にそれぞれ接続されている。 このように構成した車速差出力移動回路２３０
においては、アナログマルチプレクサ２３１〜２
３４が出力移動指令回路２１０からのハイレベル
信号t1，t2に応答してラツチ回路１７７，１７８
の出力端子Q1〜Q4からの出力信号をその出力端
子ＸCOM，ＹCOMから発生し、両信号t1，t2のうち
ハイレベル信号t1がローレベルのとき、ラツチ回
路１７６の出力端子Q4、ラツチ回路１７７の出
力端子Q1〜Q4及びラツチ回路１７８の出力端子
Q1〜Q3からの各出力信号を出力端子ＸCOM，ＹCO
Ｍから発生する。また、アナログマルチプレクサ
２３１〜２３４は、両信号t1，t2のうちハイレベ
ル信号t2がローレベルのとき、ラツチ回路１７６
の出力端子Q3，Q4、ラツチ回路１７７の出力端
子Q1〜Q4及びラツチ回路１７８の出力端子Q1，
Q2からの各出力信号を出力端子ＸCOM，ＹCOMか
ら発生し、両ハイレベル信号t1，t2が共にローレ
ベルのとき、ラツチ回路１７６の出力端子Q2〜
Q4、ラツチ回路１７７の出力端子Q1〜Q4及びラ
ツチ回路１７８の出力端子Q1からの各出力信号
を出力端子ＸCOM，ＹCOMから発生する。 換言すれば、車速差出力移動回路２３０におい
ては、車速58.9Km/h未満のとき、車速差計算回路
１７０の二進信号Ｖにおける上位８ビツトの出力
信号が二進信号Vaとして発生せられ、車速58.9
Km/h以上88.3Km/h未満のとき、二進信号Ｖにおけ
る上位第２番目〜９番目の８ビツトの出力信号が
二進信号Vaとして発生される。また、車速88.3
Km/h以上117.7Km/h未満のとき、二進信号Ｖにお
ける上位第３番目〜10番目の８ビツトの出力信号
が二進信号Vaとして発生せられ、かつ車速117.7
Km/h以上のとき、二進信号Ｖにおける上位第４
番目〜最下位の８ビツトの出力信号が二進信号
Vaとして発生される。このことは、車速の増大
に応じて短くなる周期を考慮して、周期が短くな
る程車速差出力移動回路２３０によつて二進信号
Ｖから選択される８ビツトの位が上位から下位に
向けて移動することを意味する。 加速度出力移動回路２４０は一対のアナログマ
ルチプレクサ２４１，２４２によつて構成されて
おり、アナログマルチプレクサ２４１はその入力
端子x0，x1，x2，x3にてラツチ回路１８６ａの出
力端子Q2，Q3，Q4及びラツチ回路１８６ｂの出
力端子Q1にそれぞれ接続されている。また、こ
のアナログマルチプレクサ２４１の入力端子y0，
y1，y2，y3はラツチ回路１８６ａの出力端子Q3，
Q4及びラツチ回路１８６ｂの出力端子Q1，Q2に
それぞれ接続されている。アナログマルチプレク
サ２４２はその入力端子x0，x1，x2，x3にてラツ
チ回路１８６ａの出力端子Q4及びラツチ回路１
８６ｂの出力端子Q1，Q2，Q3にそれぞれ接続さ
れており、このアナログマルチプレクサ２４２の
入力端子y0，y1，y2，y3はラツチ回路１８６ｂの
出力端子Q1，Q2，Q3，Q4にそれぞれ接続されて
いる。なお、アナログマルチプレクサ２４１，２
４２のその他の構成及び機能は車速差出力移動回
路２３０におけるアナログマルチプレクサ２３１
〜２３４の場合と同様である。 このように構成した加速度出力移動回路２４０
においては、アナログマルチプレクサ２４１，２
４２が出力移動指令回路２１０からのハイレベル
信号t1，t2に応答してラツチ回路１８６ｂの出力
端子Q1〜Q4からの出力信号をその出力端子ＸCO
Ｍ，ＹCOMから発生し、両信号t1，t2のうちハイレ
ベル信号t1がローレベルのとき、ラツチ回路１８
６ａの出力端子Q4及びラツチ回路１８６ｂの出
力端子Q1，Q2，Q3からの各出力信号を出力端子
ＸCOM，ＹCOMから発生する。また、アナログマル
チプレクサ２４１，２４２は、両信号t1，t2のう
ちハイレベル信号t2がローレベルのとき、ラツチ
回路１８６ａの出力端子Q3，Q4及びラツチ回路
１８６ｂの出力端子Q1，Q2からの各出力信号を
出力端子ＸCOM，ＹCOMから発生し、両ハイレベル
信号t1，t2が共にローレベルのとき、ラツチ回路
１８６ａの出力端子Q1，Q2，Q3及びラツチ回路
１８６ｂの出力端子Q1からの各出力信号を出力
端子ＸCOM，ＹCOMから発生する。 換言すれば、加速度出力移動回路２４０におい
ては、車速58.9Km/h未満のとき、加速度計算回路
１８０の二進信号Ｗにおける上位４ビツトの出力
信号が二進信号Waとして発生され、車速58.9Km/
ｈ以上88.3Km/h未満のとき、二進信号Ｗにおける
上位第２番目〜５番目の４ビツトの出力信号が二
進信号Waとして発生される。また、車速88.3Km/
ｈ以上117.7Km/h未満のとき、二進信号Ｗにおける
上位第３番目〜６番目の４ビツトの出力信号が二
進信号Waとして発生され、かつ車速117.7Km/hの
とき、二進信号Ｗにおける上位第４番目〜最下位
の４ビツトの出力信号が二進信号Waとして発生
される。このことは、車速に対応する周期が短く
なる程、加速度出力移動回路２４０によつて二進
信号Ｗから選択される４ビツトトの位が上位から
下位に向けて移動することを意味する。 補正信号発生回路１９０は、第１１図に示すご
とく、インバータゲート１９１により制御される
プリセツタブルダウンカウンタ１９２，１９３
と、クロツク回路１１０からのクロツク信号c3、
クロツク信号C4をそれぞれ付与されるANDゲー
ト１９３ｂ，１９２ａと、カウンタ１９２とエク
スクルーシブORゲート（EXORゲート）１９４
からの各出力信号を付与されるANDゲート１９
３ａとNORゲート１９８と、制御信号発生回路
１４０からの作動信号maとカウンタ１９３の各
出力信号を付与されるANDゲート１９５と、
ANDゲート１９５とEXORゲート１９４の各出
力信号を付与されるANDゲート１９６と、AND
ゲート１９５とカウンタ１９２の各出力信号を付
与されるEXORゲート１９７と、ANDゲート１
９６とEXORゲート１９７の各出力信号を付与さ
れるORゲート１９９を備えている。ANDゲート
１９２ａはカウンタ１９２のキヤリーアウト端子
COから生じるハイレベル信号及び第４クロツク
信号c4に応答して一連のパルス信号を発生し、キ
ヤリーアウト端子COからの信号がハイレベルか
らローレベルになるとローレベル信号を発生す
る。ANDゲート１９３ｂも同様にしてカウンタ
１９３のキヤリーアウト端子COの信号がハイレ
ベルの時クロツク信号c3に応答して一連のパルス
信号を発生し、キヤリーアウト端子COからの信
号がハイレベルからローレベルになるとローレベ
ル信号を発生する。インバータ１９１はタイミン
グ信号発生回路１３０からのプリセツト信号eiを
反転させカウンタ１９２，１９３のプリセツト端
子APに付与する。 プリセツタブルアツプダウンカウンタ１９２，
１９３はRCA社製CD4013型で、プリセツト端子
APにローレベル信号が付与されるとジヤムイン
端子J0〜J7を通してそれぞれ加速度計算回路１８
０からの二進信号Waと車速差計算回路１７０か
らの二進信号Vaをプリセツトする。カウンタ１
９２はインバータ１９１からの信号がローレベル
からハイレベル信号になつたとき二進信号Waに
より表わされる加速度に対応した値について
ANDゲート１９２ａからの一連のパルス信号を
カウントタダウンする。しかして、カウンタ１９
２はその計数中にはキヤリーアウト端子COに生
じる信号はハイレベルで、計数値が零になるとロ
ーレベルとなりこれに応答してANDゲート１９
２ａの出力はローレベルとなりカウンタ１９２は
計数を停止する。換言すれば、カウンタ１９２は
タイミング信号発生回路１３０からのプリセツト
信号eiの発生ごとに二進信号Waに相当したパル
ス幅を有するハイレベル信号をキヤリーアウト端
子COから生じる。 EXORゲート１９４は車速差計算回路１７０及
び加速度計算回路１８０から符号V1，W1を付与
されて、両符号信号V1，W1がともにハイレベル
又はローレベル（即ち共に同符号）であるときロ
ーレベル信号を発生し、両符号信号V1，W1の一
方がハイレベルで他方がローレベル（即ち互いに
異符号）であるときハイレベル信号を発生する。
ANDゲート１９３ａは、カウンタ１９２のキヤ
リーアウト端子COの信号とEXORゲート１９４
の信号とのいずれかがローレベルのときローレベ
ル信号を発生し、両信号共にハイレベルのときの
みハイレベル信号を発生する。NORゲート１９
８はカウンタ１９２のキヤリーアウト端子COの
信号とEXORゲート１９４の出力信号とが共にロ
ーレベルのときのみハイレベルの第１補正信号Z1
を発生し、少なくとも一方がハイレベルのときに
はローレベルの第１補正信号Z1を発生する。言い
換えると符号信号V1，W1が同符号のときのみプ
リセツト信号eiに応答して二進信号Waに相当し
たパルス幅のみローレベルで異符号のときには常
時ローレベルの第１補正信号Z1を生じる。 カウンタ１９３は、プリセツト端子APに印加
されるインバータ１９１からの信号がローレベル
からハイレベルになり、かつキヤリイン端子Ci
に付与されるANDゲート１９３ａからの信号が
ハイレベルである間はその計数を禁止され、ロー
レベルになるとプリセツトされていた二進信号
Vaにより表わされる車速差に相当した値につい
てANDゲート１９３ｂからの一連のパルス信号
をカウントダウンする。しかして、カウンタ１９
３はその計数中にはキヤリーアウト端子COに生
じる信号はハイレベルで、計数値が零になるとロ
ーレベルとなりこれに応答してANDゲート１９
３ｂの出力信号はローレベルとなりカウンタ１９
３は計数を停止する。換言すればカウンタ１９３
はタイミング信号発生回路１３０からのプリセツ
ト信号eiの発生ごとにANDゲート１９３ａからの
ローレベル信号に応答して二進信号Vaに相当し
たパルス幅を有するハイレベル信号をキヤリーア
ウト端子COから生じる。ANDゲート１９５は制
御信号発生回路１４０の作動信号maがハイレベ
ルの時のみその出力にはカウンタ１９３のキヤリ
ーアウト端子COのハイレベル信号に応答してハ
イレベル信号を発生する。ANDゲート１９６は
EXORゲート１９４の出力信号がハイレベルのと
き即ち符号信号V1，W1が異符号のときのみAND
ゲート１９５のハイレベル信号に応答してハイレ
ベル信号を発生する。EXORゲート１９７はカウ
ンタ１９２のキヤリーアウト端子COの信号と
ANDゲート１９５の出力信号が同レベルのとき
ローレベル、異レベルのときハイレベルとなる信
号を発生する。 ORゲート１９９はANDゲート１９６の出力信
号とEXORゲート１９７の出力信号がともにロー
レベルのときのみローレベル信号を発生し、どち
らか一方がハイレベルのときにはハイレベル信号
を第２補正信号Z2として発生する。換言すれば作
動信号maがローレベルのときには符号信号V1，
W1の如何にかかわらず二進信号Waに相当したパ
ルス幅を有するハイレベルの第２補正信号Z2を発
生する。作動信号maがハイレベルのときには、
符号信号V1，W1がともに同符号であれば二進信
号WaとVaの差（即ち｜Wa−Va｜の値）に相当
したパルス幅を有するハイレベルの第２補正信号
Z2を発生し、符号信号V1，W1が互いに異符号で
あれば、二進信号WaとVaとの和（即ち｜Wa＋
Va｜の値）に相当したパルス幅を有するハイレ
ベルの第２補正信号Z2を発生する。 分配回路２００は、第１２図に示すごとく、加
速度計算回路１８０からの符号信号W1を受けて
その反転信号を発生させるインバータ２０４と、
符号信号W1と補正信号発生回路１９０からの第
１補正信号Z1とを入力し、二つの信号が同レベル
であればローレベル、異レベルであればハイレベ
ルとなる信号を発生するEXORゲート２０５ｂ
と、インバータ２０４の出力信号と第１補正信号
Z1とを入力し二つの信号が同レベルであればロー
レベル、異レベルであればハイレベルとなる信号
を発生するEXORゲート２０５ａと、補正信号発
生回路１９０からの第２補正信号Z2を一方の入力
とし、他方の入力にそれぞれEXORゲート２０５
ａ，２０５ｂの出力信号が付与されているAND
ゲート２０６ａ，２０６ｂと、制御信号発生回路
１４０からの加速信号ｎとANDゲート２０６ａ
の出力信号が付与されるORゲート２０８ａと、
加速信号ｎのインバータ２０７を介した信号と
ANDゲート２０６ｂの出力信号が付与される
ANDゲート２０８ｂと、制御信号発生回路１４
０からの作動信号mbをインバータ２０３にて反
転した信号が一方の入力端子に、他方の入力端子
にそれぞれNORゲート２０８ａの出力信号、
ANDゲート２０８ｂの出力信号が付与される
ANDゲート２０９ａ，２０９ｂと、制御信号発
生回路１４０からのセツト信号ｃをインバータ２
０１にて反転した信号が一方の入力端子に、他方
の入力端子に作動信号mbが付与されているNOR
ゲート２０２とから構成されている。EXORゲー
ト２０５ａはインバータ２０４の出力信号と補正
信号Z1がともに同レベルであればローレベルを、
異符号であればハイレベルとなる信号を発生す
る。EXORゲート２０５ｂは加速度計算回路１８
０からの符号信号W1と第１補正信号Z1がともに
同レベルであればローレベル、異レベルであれば
ハイレベルとなる信号を発生する。ANDゲート
２０６ａは第２補正信号Z2とEXORゲート２０５
ａの出力信号とがともにハイレベルのときハイレ
ベル信号を生じ、どちらかがローレベルのときロ
ーレベル信号を生じる。ANDゲート２０６ｂは
第２補正信号Z2とEXORゲート２０５ｂの出力信
号がともにハイレベルのときハイレベル信号を生
じ、どちらかがローレベルのときローレベル信号
を生じる。 ORゲート２０８ａは加速信号ｎとANDゲート
２０６ａの出力信号がともにローレベルのときロ
ーレベル信号を生じ少なくともいずれか一方がハ
イレベルであればハイレベル信号を生じる。
ANDゲート２０８ｂは加速信号ｎがローレベル
でANDゲート２０６ｂの出力信号がハイレベル
のときのみハイレベル信号を生じる。ANDゲー
ト２０９ａから生じる第２駆動信号K2はインバ
ータ２０３とORゲート２０８ａとの出力信号が
ともにハイレベルのときハイレベル、どちらかが
ローレベルのときローレベルとなる。ANDゲー
ト２０９ｂから生じる第３駆動信号K3はインバ
ータ２０３とANDゲート２０８ｂとの出力信号
がともにハイレベルのときハイレベル、どちらか
がローレベルのときローレベルとなる。NORゲ
ート２０２から生じる第１駆動信号K1はインバ
ータ２０１の出力信号と作動信号mbとがともに
ローレベルであればハイレベル、どちらかがハイ
レベルであればローレベルとなる。 以上言い換えれば、第１駆動信号K1は作動信
号mbがローレベルであれば、セツト信号ｃがロ
ーレベルのとき以外はハイレベルであり、それ以
外はローレベルである。第２、第３駆動信号
K2，K3はともに作動信号mbがハイレベルのとき
はローレベル信号である。 作動信号mbがローレベルで作動信号maがロー
レベルの場合、加速度検出回路１８０の符号信号
W1がローレベルのとき、第２駆動信号K2はプリ
セツト信号eiに応じて生じる二進符号Waに相当
した時間長だけハイレベルとなり、第３駆動信号
K3はローレベルとなる。符号信号W1がハイレベ
ルのとき、第３駆動信号K3はプリセツト信号eiに
応じて生じる二進符号Waに相当した時間長だけ
ハイレベルとなり、第２駆動信号K2はローレベ
ルである。 作動信号mbがローレベルで作動信号maがハイ
レベルであり、さらに加速度計算回路１８０の符
号信号W1と速度差計算回路１７０の符号信号V1
が互いに異なる符号信号の場合、符号W1がロー
レベルであれば第２駆動信号K2はプリセツト信
号eiに応じて生じる二進信号WaとVaの和（即ち
｜Wa＋Va｜の値）に相当した時間長だけハイレ
ベルとなり第３駆動信号K3はローレベルとな
る。符号W1がハイレベルであれば第３駆動信号
K3はプリセツト信号eiに応じて生じる二進信号
WaとVaの和（即ち｜Wa＋Va｜の値）に相当し
た時間長だけハイレベル、第２駆動信号K2はロ
ーレベルとなる。 作動信号mbがローレベルで作動信号maがハイ
レベルであり、かつ符号信号W1と符号信号V1が
ともに同符号の場合、符号信号W1がローレベル
で二進信号Waが二進信号Vaより大であれば、こ
れらの二進数値の差（即ち｜Wa−Va｜の値）に
相当した時間長のハイレベル信号をプリセツト信
号eiに応じて第２駆動信号K2として生じ、第３駆
動信号K3はローレベルとなる。二進信号Waが二
進信号Vaより小であれば、これらの二進数値の
差（即ち｜Wa−Va｜の値）に相当した時間長の
ハイレベル信号をプリセツト信号eiに応じて第３
駆動信号K3として生じ、第２駆動信号K2はロー
レベルとなる。符号信号W1がハイレベルで、二
進信号Waが二進信号Vaより大であればこれらの
差（即ち｜Wa−Va｜の値）に相当した時間長の
ハイレベル信号をプリセツト信号eiに応じて第３
駆動信号K3として生じ、第２駆動信号K2はロー
レベルとなる。二進信号Waが二進信号Vaより小
であればこれらの差（即ち｜Wa−Va｜の値）に
相当した時間長のハイレベル信号をプリセツト信
号eiに応じて第２駆動信号K2として生じ、第３駆
動信号K3はローレベルとなる。 以上説明した第１ないし第３駆動信号は次の表
(1)、(2)にされる入出力の関係を有する。ただし、
「１」はハイレベル、「０」はローレベルを示す。 (1) 第１駆動信号K1について
置に係り、特に当該車輌の走行中において時々
刻々変化する加速度を有効に活用した車輌用定速
走行制御方法及びその装置の改良に関する。 本発明者等は、この種の車輌用定速走行制御方
法の一例として、先に出願した特願昭第53−
155943号明細書において、車輌の現実の走行速度
の時間的変化分をデイジタル量として計算すると
ともにこの計算結果の絶対値及び正符号又は負符
号を求め、この正符号又は負符号との関連におい
て前記現実の走行速度と前記車輌の所望の設定走
行速度との速度差を前記絶対値に基いて補正し、
この補正結果に応じて前記車輌に設けた原動機の
作動を制御することにより前記現実の走行速度を
前記設定走行速度に維持するように構成した車輌
用定速走行制御方法を提案した。 しかしながら、このような車輌用定速走行制御
方法においては、車輌の走行速度とその周期が互
いに逆比例するため、走行速度が高くなればなる
ほどその周期が短くなり、必然的に前記速度差の
精度が荒くなる。このことは、前記速度差に対す
る分解能が車輌の走行速度の変化によつて変わる
ことを意味し、その結果、前記速度差の補正精度
が走行速度との関連において不均一となり、走行
速度の高低とはかかわりなく精度の高い円滑な定
速走行制御を行なうことが困難となる。 本発明は、このような問題に対処してなされた
もので、その第１の目的は、車輌の走行速度の高
低にかかわらず、前記速度差を実質的に同一の分
解能を有する値に修正し、この修正結果に基き車
輌の現実の加速度を考慮して現実の走行速度を所
望の値に維持するようにした車輌用定速走行制御
方法を提供しようとするものである。 また、本発明の第２の目的は、上述した定速走
行制御方法を実施するのに適した車輌用定速走行
制御装置を提供しようとするものである。 以下、本発明の一実施例を図面により説明する
と、第１図は、本発明による定速走行制御装置を
車輌用内燃機関１０に適用した例を示しており、
この定速走行制御装置は内燃機関１０の吸気管１
１内に設けたスロツトル弁１２の開度を制御する
スロツトルアクチユエータACを備えている。ス
ロツトルアクチユエータACは正逆転電動機２０
とこの正逆転電動機２０に電磁クラツチ２１を介
して連結した直線運動機構２２によつて構成され
ている。電磁クラツチ２１はそのロータを正逆転
電動機２０の出力軸に連結するとともにそのクラ
ツチ板を直線運動機構２２のピニオン２２ａにス
プライン結合してなるもので、その電磁コイル２
１ａの励磁により前記クラツチ板を前記ロータに
係合させ、また電磁コイル２１ａの消磁により前
記クラツチ板を前記ロータから解離させる。 直線運動機構２２は、ピニオン２２ａに噛合す
るラツク２２ｂを有し、このラツク２２ｂはリン
ク１３を介してスロツトル弁１２に連結されてい
る。しかして、直線運動機構２２においては、ピ
ニオン２２ａが正逆転電動機２０の正転運動を電
磁クラツチ２１により伝達されて正転すると、ラ
ツク２２ｂが第１図にて図示下方へ直線運動して
リンク１３を下動せしめスロツトル弁１２の開度
を増加させる。一方、ピニオン２２ａが正逆転電
動機２０の逆転運動に応じて逆転すると、ラツク
２２ｂが上方へ直線運動してリンク１３を上動せ
しめスロツトル弁１２の開度を減少させる。な
お、当該車輌のアクセルペダル１４はリンク１３
を介してスロツトル弁１２に連結されていて、電
磁クラツチ２１の解離状態において原位置にある
ときスロツトル弁１２を全閉状態に保持する。 また、定速走行制御装置は、正逆転電動機２０
及び電磁クラツチ２１に接続した電子制御回路
ECと、この電子制御回路ECに接続した速度セン
サ３０、セツトスイツチ４０、キヤンセルスイツ
チ５０、加速スイツチ６０及びリジユームスイツ
チ７０を備えている。速度センサ３０は、車輌用
スピードメータの駆動ケーブル３１ａに設けた永
久磁石３１と、永久磁石３１に磁気的に連結する
ように配置されたリードスイツチ３２とにより構
成されており、このリードスイツチ３２は永久磁
石３１の回転に応じて開閉作動を繰返し、車速に
比例した周波数を有する一連の速度信号を発生す
る。 セツトスイツチ４０は常開型スイツチ（第４図
参照）であつて、当該車輌が所望の設定速度に達
したとき閉成されてセツト信号Ｃ（第５図参照）
を発生する。キヤンセルスイツチ５０は、第４図
に示すごとく、互いに並列接続したブレーキスイ
ツチ５１、クラツチスイツチ５２及びパーキング
スイツチ５３を備えており、これらブレーキスイ
ツチ５１、クラツチスイツチ５２及びパーキング
スイツチ５３は共に常開型スイツチにより構成さ
れ、それぞれ当該車輌用ブレーキペダル、クラツ
チペダル及びパーキング機構の操作に応答して閉
じるように配置されている。 しかして、キヤンセルスイツチ５０は各スイツ
チ５１，５２，５３の閉成により定速走行制御装
置の作動を解除するための解除信号ｈ（第５図参
照）を発生する。加速スイツチ６０は常開型スイ
ツチ（第４図参照）であつて、閉成されたとき当
該車輌を加速するのに必要な指令信号を発生す
る。また、リジユームスイツチ７０は常開型スイ
ツチ（第４図参照）であつて、閉成されたとき解
除状態にある定速走行制御装置の作動を復帰させ
るのに必要な指令信号Ｐ（第５図参照）を発生す
る。 電子制御回路ECは、第１図に示すごとく、ク
ロツク回路１１０と、波形整形器１２０を介して
速度センサ３０に接続したタイミング信号発生回
路１３０を備えている。クロツク回路１１０は各
一連のクロツク信号c1，c2，c3及びc4を発生し、
波形整形器１２０は速度センサ３０からの各速度
信号を波形成形して整形信号ａ（第３図参照）を
発生する。タイミング信号発生回路１３０はクロ
ツク回路１１０及び波形整形器１２０からの各一
連のクロツク信号c2及び整形信号ａに応じて周期
Tiを有するゲート信号bi、ラツチ信号di、プリセ
ツト信号ei及びリセツト信号fi，gi（ｉ＝１、
２、３、…）を発生するように構成されている。 また、電子制御回路ECは、各スイツチ４０〜
７０及び制御幅制限回路１５０に接続した制御信
号発生回路１４０を備えている。制御幅制限回路
１５０は、タイミング信号発生回路１３０からの
ゲート信号biの周期Tiに対応する一連のクロツク
信号c2をリセツト信号giに応答して計数し、この
計数結果に応じて指令信号s1〜s3及び解除信号r2
を発生し、さらに解除信号r2またはタイミング信
号発生回路１３０のラツチ信号diに応答して解除
信号r1を発生する。しかして、制御幅制限回路１
５０の解除信号r1，r2は制御信号発生回路１４０
に付与され、また指令信号s1〜s3は出力移動指令
回路２１０に付与される。 制御信号発生回路１４０はセツトスイツチ４０
からのセツト信号ｃを分配回路２００に付与する
とともにセツト信号ｃ及びタイミング信号発生回
路１３０からのラツチ信号di、プリセツト信号ei
及びリセツト信号fiに応答して周期設定信号j1、
作動信号ma及び作動信号mbを発生しこれら両信
号j1，ma及びmbをそれぞれ車速設定回路１６０
及び補正信号発生回路１９０に付与する。また、
制御信号発生回路１４０は加速スイツチ６０から
の指令信号及びリジユームスイツチ７０からの指
令信号Ｐに応答してそれぞれ加速信号ｎ及び作動
信号mbを生じ分配回路２００に付与する。しか
して、周期設定信号j1はセツトスイツチ４０の開
放によりリセツトされ、作動信号maは周期設定
信号j1発生後ラツチ信号diが２回到来するとリセ
ツトされ、作動信号mbはキヤンセルスイツチ５
０からの解除信号ｈ又は制御幅制限回路１５０か
らの解除信号r1に応答してリセツトされる。 車速設定回路１６０はタイミング信号発生回路
１３０からのリセツト信号gi及び制御信号発生回
路１４０からの周期設定信号j1に応答してゲート
信号biの周期Tiに対応する一連のクロツク信号c2
を計数し、この計数結果を周期Tiを表わす二進
信号ｕとして記憶する。しかして、この二進信号
ｕの値は設定車速に対応するもので、車速差計算
回路１７０に付与される。車速差計算回路１７０
はタイミング信号発生回路１３０のプリセツト信
号eiに応答して二進信号ｕの値とゲート信号biの
周期Tiに対応するクロツク信号c2の周期和との時
間差を計算し、この計算結果を時間差の絶対値を
表わす二進信号Ｖ及び時間差の符号を表わす符号
信号V1としてラツチ信号diに応答してラツチし、
両信号Ｖ及びV1をそれぞれ車速差出力移動回路
２３０及び補正信号発生回路１９０に付与する。
なお、本実施例においては、二進信号Ｖの値が現
実の車速と設定車速との速度差に対応するものと
して使用される。 加速度計算回路１８０は、タイミング信号発生
回路１３０から連続して生じる二つのゲート信号
biの各周期に対応した各一連のクロツク信号c1の
周期和間の時間差をプリセツト信号ei及びリセツ
ト信号giに対応して計算し、この計算結果を時間
差の絶対値を表わす二進信号Ｗ及びこの時間差の
符号を表わす符号信号W1としてラツチ信号diに
応答してラツチし、二進信号Ｗを加速度出力移動
回路２４０に付与するとともに符号信号W1を補
正信号発生回路１９０及び分配回路２００に付与
する。なお、本実施例においては、二進信号Ｗの
値が車輌の現実の加速度に対応するものとして使
用される。 出力移動指令回路２１０はタイミング信号発生
回路１３０からのリセツト信号gi及び制御幅制限
回路１５０から車速に応じて選択的に生じるハイ
レベル信号s1〜s3に応答して移動指令信号t1，t2
を選択的に又は同時に生じる。車速差出力移動回
路２３０は出力移動指令回路２１０からの移動指
令信号t1及び／又はt2に応答して車速差計算回路
１７０からの二進信号Ｖのうちの所定のビツトを
選択して二進信号Vaを形成する。また、加速度
出力移動回路２４０は、移動指令信号t1及び／又
はt2に応答して加速度計算回路１８０からの二進
信号Ｗのうちの所定のビツトを選択して二進信号
Waを形成する。 補正信号発生回路１９０は、タイミング信号発
生回路１３０からのプリセツト信号ei、計算回路
１７０，１８０からの各符号信号V1，W1及び制
御信号発生回路１４０からの作動信号maを受け
て、クロツク回路１１０からの各一連のクロツク
信号c3，c4に応じて二進信号Va，Waの各値を計
算し、二進信号Waの値によつて規定される補正
信号Z1及び二進信号Va，Waの各値の和又は差に
対応した信号幅を有する補正信号Z2を発生する。
分配回路２００は、セツトスイツチ４０からのセ
ツト信号ｃがハイレベルの時制御信号発生回路１
４０からの作動信号mbに応答して第１駆動信号
K1を発生し、また制御信号発生回路からの作動
信号mb及び加速信号ｎに応答して第２駆動信号
K2を生じる。また、この分配回路２００は、作
動信号mb、加速度計算回路１８０からの符号信
号W1及び補正信号発生回路１９０からの補正信
号Z1，Z2に応答して第２と第３の駆動信号K2，
K3を選択的に発生する。また、駆動回路２２０
は、キヤンセルスイツチ５０が開放状態にあると
き車輌用直流電源からの直流電圧ＶBを第１駆動
信号に応答して電磁クラツチ２１に付与し、かつ
直流電圧ＶBを第２又は第３の駆動信号に応答し
て正逆転モータ２０に付与しこれを正転又は逆転
させる。 以上のように構成した電子制御回路ECにおけ
る各回路の実施例を詳細に説明すると、クロツク
回路１１０は、第２図に示すごとく、発振器１１
１からの発振信号を二進カウンタ１１２により分
周しこの二進カウンタ１１２の出力端子Q1，
Q5，Q11，Q12からそれぞれクロツク信号c1，c2，
c3，c4を生じるように構成されており、本実施例
においてクロツク信号c1，c2，c3，c4の各周波数
はそれぞれ128KHz、8KHz、125Hz、62.5Hzとな
つている。波形整形器１２０は、速度センサ３０
からの各速度信号を、スイツチング回路１２１及
びシユミツトトリガ機能を有するNANDゲート１
２２により波形整形し、整形信号ａ（第３図参
照）を発生する。なお、NANDゲート１２２とし
ては、米国のRCA社製CD4093型を採用してい
る。 タイミング信号発生回路１３０は、インバータ
１３１及びANDゲート１３２を介して波形整形
器１２０に接続したＤ型フリツプフロツプ１３３
を備えている。インバータ１３１は波形整形器１
２０の整形信号ａを反転させるべく機能する。
ANDゲート１３２は整形信号ａ及び後述するＤ
型フリツプフロツプ１３３のハイレベル信号ｑ
（第３図参照）を受け、整形信号ａの立上がりに
応答してパルス信号を発生する。Ｄ型フリツプフ
ロツプ１３３はANDゲート１３２のパルス信号
によりリセツトされ、後述する十進カウンタ１３
６からハイレベル信号hi（第３図参照）を受けて
インバータ１３１の出力信号の立上がりにてハイ
レベル信号ｑ（第３図参照）を生じる。然る後、
Ｄ型フリツプフロツプ１３３は前記整形信号ａに
後続する整形信号の立上がりに応答した前記
ANDゲート１３２より発生するパルス信号によ
り、リセツトされハイレベル信号ｑをローレベル
にする。 二進カウンタ１３４は、Ｄ型フリツプフロツプ
１３３のハイレベル信号ｑによりリセツトされた
後、波形整形器１２０からの一連の整形信号ａを
計数し、周期Tiを有するゲート信号bi（第３図参
照）を生じる。このゲート信号biは、整形信号ａ
の８個目ごとに生じ、整形信号ａの立下がりに同
期して立上がる。十進カウンタ１３６はインバー
タ１３５の出力信号によりリセツトされた後、ク
ロツク回路１１０の一連のクロツク信号c2を計数
し、その出力端子Q1，Q5，Q6，Q7，Q8及びQ9か
らそれぞれラツチ信号di、プリセツト信号ei、リ
セツト信号fi，gi及びハイレベル信号hiを順次発
生する（第３図参照）。しかして、これら各信号
di，ei，fi，gi，hiはゲート信号biの発生中に生
じ、十進カウンタ１３６がゲート信号biの立下が
りにてインバータ１３５によりリセツトされたと
きハイレベル信号hiがローレベルになる。なお、
本実施例においては、Ｄ型フリツプフロツプ１３
３、二進カウンタ１３４及び十進カウンタ１３６
として米国のRCA社製CD4013型、CD4024型及
びCD4017型がそれぞれ採用されている。 制御信号発生回路１４０は、第４図に示すごと
く、セツトスイツチ４０のセツト信号ｃを波形整
形する波形整形回路１４１ａと、NANDゲート１
４１ｂ及びORゲート１４１ｃにより制御される
RSフリツプフロツプ１４１を備えている。
NANDゲート１４１ｂは、波形整形回路１４１ａ
により波形整形されたセツト信号ｃ又は後述する
ORゲート１４６ｃからのローレベル信号に応答
してハイレベル信号を生じる。このNANDゲート
１４１ｂからのハイレベル信号はセツト信号ｃ及
びORゲート１４６ｃからのローレベル信号が共
にハイレベルになるとローレベルになる。ORゲ
ート１４１ｃは十進カウンタ１３６のリセツト信
号fi又はパワーオンリセツト回路１４４からのリ
セツト信号に応答してハイレベル信号を生じる。
このORゲート１４１ｃからのハイレベル信号は
リセツト信号fi及びパワーオンリセツト回路１４
４のリセツト信号の消滅によりローレベルとな
る。なお、パワーオンリセツト回路１４４は当該
車輌用直流電源からの直流電圧ＶBに応答して時
定数回路１４４ａによりハイレベル信号を形成
し、このハイレベル信号を波形整形用NANDゲー
ト１４４ｂにより波形整形し、時定数回路１４４
ａの時定数により規定される信号幅を備えたリセ
ツト信号を生じるように構成されている。 RSフリツプフロツプ１４１はそのセツト端子
ＳにNANDゲート１４１ｂからハイレベル信号を
受けてその出力端子Ｑからハイレベル信号i1（第
５図参照）を生じる。しかして、セツトスイツチ
４０の解放直後に十進カウンタ１３６から生じる
リセツト信号fiがORゲート１４１ｃを通してRS
フリツプフロツプ１４１に付与されると、RSフ
リツプフロツプ１４１から生じているハイレベル
信号i1がローレベルになる。Ｄ型フリツプフロツ
プ１４２ａ，１４２ｂ，１４２ｃは共にパワーオ
ンリセツト回路１４４のリセツト信号によりリセ
ツトされるもので、Ｄ型フリツプフロツプ１４２
ａはRSフリツプフロツプ１４１のハイレベル信
号i1及びセツトスイツチ４０の解放直後に十進カ
ウンタ１３６から生じるプリセツト信号eiに応答
して周期設定信号j1（第５図参照）を発生する。
しかして、この周期設定信号j1は、ハイレベル信
号i1がローレベルになつた後に十進カウンタ１３
６から生じるプリセツト信号eiに応答してローレ
ベルとなる。 Ｄ型フリツプフロツプ１４２ｂは周期設定信号
j1がハイレベルの時に十進カウンタ１３６から生
じるラツチ信号diに応答してハイレベル信号k1
（第５図参照）を生じる。しかして、このハイレ
ベル信号ｋは、周期設定信号j1がローレベルにな
つた後に十進カウンタ１３６から生じるラツチ信
号diに応答してローレベルとなる。Ｄ型フリツプ
フロツプ１４２ｃはハイレベル信号k1及び十進カ
ウンタ１３６から生じるラツチ信号diに応答して
ハイレベル信号を生じる。しかして、このＤ型フ
リツプフロツプ１４２ｃからのハイレベル信号
は、ハイレベル信号k1の立下がり後に十進カウン
タ１３６から生じるラツチ信号diに応答してロー
レベルになる。RSフリツプフロツプ１４３はそ
のリセツト端子ＲにＤ型フリツプフロツプ１４２
ａの周期設定信号j1を受けて出力端子Ｑから作動
信号ma（第５図参照）をローレベル信号として
生じる。また、この作動信号maはＤ型フリツプ
フロツプ１４２ｃからのハイレベル信号に応答し
てRSフリツプフロツプ１４３の作用によりハイ
レベルとなる。 また、制御信号発生回路１４０は、キヤンセル
スイツチ５０の解除信号ｈ及び加速スイツチ６０
の指令信号をそれぞれ波形整形する波形整形回路
１４５ａ，１４６ａと、波形整形回路１４５ａの
出力信号又は制御幅制限回路１５０の解除信号r1
に応答してハイレベル信号を生じるORゲート１
４５ｂと、波形整形回路１４６ａの出力信号を反
転させて加速信号ｎを生じるインバータ１４６ｂ
を備えている。ORゲート１４６ｃは波形整形回
路１４６ａの出力信号及び後述するRSフリツプ
フロツプ１４９からの作動信号mbに応答してロ
ーレベル信号を生じ、両信号の一方がハイレベル
になるとハイレベル信号を生じる。 さらに、制御信号発生回路１４０は、Ｄ型フリ
ツプフロツプ１４２ａ及びORゲート１４７ａに
より制御されるRSフリツプフロツプ１４７を備
えている。ORゲート１４７ａはパワーオンリセ
ツト回路１４４のリセツト信号又は制御幅制限回
路１５０の解除信号r2に応答してハイレベル信号
を生じ、両信号がローレベルになるとローレベル
信号を生じる。RSフリツプフロツプ１４７はそ
のリセツト端子ＲにORゲート１４７ａからハイ
レベル信号を付与されてその出力端子Ｑにてロー
レベル信号を生じる。また、RSフリツプフロツ
プ１４７はそのセツト端子ＳにＤ型フリツプフロ
ツプ１４２ａから周期設定信号j1を付与されその
出力信号をハイレベルにする。インバータ１４８
ｂは波形整形回路１４８ａを通してリジユームス
イツチ７０の指令信号Ｐを受けて反転させ、この
反転信号をANDゲート１４８に付与する。 ANDゲート１４８はインバータ１４８ｂから
の反転信号及びRSフリツプフロツプ１４７から
の出力信号が共にハイレベルのときハイレベル信
号を生じ、両信号の一方がローレベルになるとロ
ーレベル信号を生じる。RSフリツプフロツプ１
４９は両ORゲート１４９ａ，１４９ｂにより制
御されるもので、ORゲート１４９ｂはORゲート
１４５ｂの出力信号及びパワーオンリセツト回路
１４４のリセツト信号の一方に応答してハイレベ
ル信号を生じ、両信号がローレベルのときローレ
ベル信号を生じる。ORゲート１４９ａはANDゲ
ート１４８のハイレベル信号及びＤ型フリツプフ
ロツプ１４２ａの周期設定信号j1の一方に応答し
てハイレベル信号を生じ、両信号がローレベルの
ときローレベル信号を生じる。RSフリツプフロ
ツプ１４９はORゲート１４９ａからのハイレベ
ル信号に応答してその出力端子Ｑから作動信号
mb（第５図参照）を生じ、ORゲート１４９ｂか
らのハイレベル信号に応答して作動信号mbをハ
イレベルにする。 制御幅制限回路１５０は、第６図に示すごと
く、NORゲート１５１，１５２を介してクロツ
ク回路１１０及びタイミング信号発生回路１３０
に接続した二進カウンタ１５３を備えている。
NORゲート１５１，１５２は、タイミング信号
発生回路１３０からのゲート信号bi及び後述する
ANDゲート１５４からの解除信号r2が共にロー
レベルのとき、クロツク回路１１０からの一連の
クロツク信号c2を二進カウンタ１５３に付与す
る。換言すれば、ゲート信号biの周期Tiにより規
定される一連のクロツク信号c2が解除信号r2のロ
ーレベル中に二進カウンタ１５３に付与される。 二進カウンタ１５３はRCA社製CD4020型のも
ので、タイミング信号発生回路１３０のリセツト
信号giによりリセツトされた後NORゲート１５
２から付与される一連のクロツク信号c2を計数
し、この計数結果に応じて出力端子Q9〜Q12から
それぞれハイレベル信号を生じる。しかして、
NORゲート１５２から生じる一連のクロツク信
号c2の数はゲート信号biの周期Tiの変化に応じて
変わるため、二進カウンタ１５３による計数値が
768未満（車速117.7Km/h以上に相当する）のとき
二進カウンタ１５３の出力端子Q9のみからハイ
レベル信号を生じ、また二進カウンタ１５３によ
る計数値が768以上（車速117.7Km/h未満に相当す
る）のとき二進カウンタ１５３の出力端子Q9，
Q10から共にハイレベル信号を生じる。また、二
進カウンタ１５３による計数値が1024以上（車速
88.3Km/h未満に相当する）のとき計数値の増大に
応じて二進カウンタ１５３の出力端子Q9，Q10，
Q11から順次ハイレベル信号を生じ、二進カウン
タ１５３による計数値が1536以上（車速58.9Km/h
未満に相当する）のとき計数値の増大に応じて二
進カウンタ１５３の出力端子Q9からハイレベル
信号が生じた後出力端子Q10，Q11から同時にハ
イレベル信号を生じ、かつ二進カウンタ１５３に
よる計数値が2304以上（車速40Km/h未満に相当
する）のとき二進カウンタ１５３の出力端子
Q9，Q12からハイレベル信号をそれぞれ生じる。
また、本実施例においては、二進カウンタ１５３
の出力端子Q10，Q11から生じる各ハイレベル信
号が後述するANDゲート１５５からの指令信号
S1とともにそれぞれ指令信号S2，S3として出力移
動指令回路２１０に付与される。 ANDゲート１５４は二進カウンタ１５３の両
出力端子Q9，Q12からそれぞれハイレベル信号を
受けて解除信号r2を発生し、両ハイレベル信号の
一方がローレベルになると解除信号r2をローレベ
ルにする。つまり解除信号r2は、車速が40Km/h未
満でハイレベル信号となる。ANDゲート１５５
は二進カウンタ１５３の両出力端子Q9，Q10から
それぞれハイレベル信号を受けて指令信号S1を生
じ、両ハイレベル信号の一方がローレベルになる
と指令信号S1をローレベルにする。つまり指令信
号s1は、117Km/h未満でハイレベル信号を発生
し、117Km/h以上でローレベル信号となる。Ｄ型
フリツプフロツプ１５６はタイミング信号発生回
路１３０のリセツト信号giによりリセツトされて
その出力端子Ｑからローレベル信号を生じる。ま
た、Ｄ型フリツプフロツプ１５６はANDゲート
１５５から指令信号s1を受けてハイレベル信号を
生じる。Ｄ型フリツプフロツプ１５７はANDゲ
ート１５４の解除信号r2に応答してその出力端子
からハイレベル信号を解除信号r1として生じ
る。この解除信号r1は、また、ANDゲート１５
４の解除信号r2がローレベルのときタイミング信
号発生回路１３０のラツチ信号di及びＤ型フリツ
プフロツプ１５６からのローレベル信号に応答し
てＤ型フリツプフロツプ１５７から発生せられ、
かつ解除信号r2がローレベルのときラツチ信号di
及びＤ型フリツプフロツプ１５６からのハイレベ
ル信号に応答してローレベルとなる。つまり、解
除信号r1は車速117Km/h以上及び40Km/h未満のと
きハイレベル信号を発生する。 第７図は車速設定回路１６０及び車速差計算回
路１７０の各実施例を示している。車速設定回路
１６０は、NORゲート１６１及びANDゲート１
６２，１６３により制御されるプリセツタブルア
ツプダウンカウンタ１６４，１６５，１６６を備
えている。ANDゲート１６２は、NORゲート１
６１との共働により、ゲート信号biの周期Tiに対
応する一連のクロツク信号c2を制御信号発生回路
１４０の周期設定信号j1に応答してプリセツタブ
ルカウンタ１６４に付与する。ANDゲート１６
３は周期設定信号j1及びタイミング信号発生回路
１３０のリセツト信号giに応答してリセツト信号
を発生する。 プリセツタブルアツプカウンタ１６４，１６
５，１６６はそれぞれRCA社製CD4029型のもの
で、図示のごとく、12ビツトのアツプカウンタ回
路として機能すべく構成されている。しかして、
このアツプカウンタ回路は、ANDゲート１６３
からのリセツト信号によりリセツトされた後、各
カウンタ１６４〜１６６の共働作用によりAND
ゲート１６２からの一連のクロツク信号c2を計数
し、この計数完了と同時にこの計数結果をゲート
信号biの周期Tiを表わす二進信号ｕとして記憶す
るとともに速度差計算回路１７０に付与する。換
言すれば、このことは二進信号ｕがセツトスイツ
チ４０の閉成時における設定車速により規定され
ることを意味する。 車速差計算回路１７０は、NORゲート１７４
及びタイミング信号発生回路１３０により制御さ
れるＤ型フリツプフロツプ１７５を備えている。
NORゲート１７４は、NORゲート１６１からゲ
ート信号biに応答して生じるローレベル信号及び
後述するプリセツタブルアツプダウンカウンタ１
７３からのローレベル信号を受けてハイレベル信
号を生じる。また、NORゲート１７４は、NOR
ゲート１６１からクロツク信号c2に応答して生じ
るパルス信号又はカウンタ１７３からのハイレベ
ル信号に応答してローレベル信号を生じる。Ｄ型
フリツプフロツプ１７５はタイミング信号発生回
路１３０からのプリセツト信号eiによりリセツト
されて、その出力端子Ｑからローレベル信号を生
じる。然る後、Ｄ型フリツプフロツプ１７５は
NORゲート１７４からのハイレベル信号に応答
してハイレベル信号を生じる。 また、車速差計算回路１７０は、RCA社製
CD4029型プリセツタブルアツプダウンカウンタ
１７１〜１７３により構成される12ビツトのアツ
プダウンカウンタ回路を備えている。このアツプ
ダウンカウンタ回路はタイミング信号発生回路１
３０のプリセツト信号eiに応答して車速設定回路
１６０からの二進信号ｕをプリセツトし、然る後
Ｄ型フリツプフロツプ１７５からのローレベル信
号の発生下にてカウンタ１７１〜１７３の共働作
用によりNORゲート１６１からの一連のパルス
信号に応じて二進信号ｕの値をカウントダウンし
始める。このとき、カウンタ１７３のキヤリーア
ウト端子COからハイレベル信号を生じている。
しかして、二進信号ｕの値が、ゲート信号biの周
期Ti、即ちこの周期Tiの間にNORゲート１６１
から生じる一連のパルス信号の周期和より小さい
場合には、カウンタ１７１〜１７３よりなるアツ
プダウンカウンタ回路は、上述したごとく、二進
信号ｕの値をカウントダウンしたとき、カウンタ
１７３のキヤリーアウト端子COからローレベル
信号を生じ、これにより生じるＤ型フリツプフロ
ツプ１７５からのハイレベル信号に応答して
NORゲート１６１からの残余のパルス信号をカ
ウントアツプし、二進信号ｕの値とNORゲート
１６１からの一連のパルス信号の周期和との時間
差（以下第１時間差と称する）の絶対値を表わす
二進信号を発生する。この場合、第１時間差は、
Ｄ型フリツプフロツプ１７５からのハイレベル信
号に対応する負符号を有している。一方、二進信
号ｕの値がNORゲート１６１からの一連のパル
ス信号の周期和より大きい場合には、カウンタ１
７１〜１７３よりなるアツプダウンカウンタ回路
は上述したごとくカウントダウンを開始した後こ
の作用をＤ型フリツプフロツプ１７５からのロー
レベル信号の発生下にて完了し、第１時間差の絶
対値を表わす二進信号を発生する。この場合、第
１時間差は、Ｄ型フリツプフロツプ１７５からの
ローレベル信号に対応する正符号号を有してい
る。 車速差計算回路１７０は、さらに、タイミング
信号発生回路１３０により制御されるラツチ回路
１７６，１７７，１７８とＤ型フリツプフロツプ
１７９を備えている。ラツチ回路１７６，１７
７，１７８はタイミング信号発生回路１３０から
のラツチ信号diに応答してカウンタ１７１〜１７
３からの二進信号をラツチし、ラツチした信号を
11ビツトの二進信号Ｖとしてその出力端子から発
生する。Ｄ型フリツプフロツプ１７９はラツチ信
号di及びＤ型フリツプフロツプ１７５からのロー
レベル信号に応答してローレベル信号、即ち正符
号のときローレベルを有する符号信号V1をその
出力端子Ｑから生じる。また、Ｄ型フリツプフロ
ツプ１７９はラツチ信号di及びＤ型フリツプフロ
ツプ１７５からのハイレベル信号に応答してハイ
レベル信号、即ち負符号のときハイレベルを有す
る符号信号V1を生じる。 上述したことから、車速Vsが、タイミング信
号発生回路１３０のゲート信号biの周期Tiとの関
連において次式を満足することが容易に認識され
る。 Ti＝β／Vs ……(1) 但し、符号βは定数とする。仮に、セツトスイ
ツチ４０の閉成時における設定車速をVsoとし、
かつ現実の車速を（Vso−△Vs）とすれば、時間
差△Ｔは次式(2)により表わされる △Ｔ＝β（１／Ｖｓｏ−△Ｖｓ−１／Ｖｓｏ） ＝β△Ｖｓ／（Ｖｓｏ−△Ｖｓ）Ｖｓｏ ≒β△Ｖｓ／Ｖｓｏ２ （〓Vso2≫△VsVso）…
…(2) 但し、符号△Vsは設定車速Vsoと現実の車速と
の差とする。以上のことから、時間差△Ｔは車速
差△Vsに実質的に比例し、その結果、二進信号
Ｖは、車速差△Vsに対応する時間差△Ｔを表わ
していることが理解されよう。 加速度計算回路１８０は、第８図に示すごと
く、ORゲート１８１及びタイミング信号発生回
路１３０により制御されるプリセツタブルアツプ
ダウンカウンタ１８２ａ〜１８２ｄを備えてい
る。これらカウンタ１８２ａ〜１８２ｄはそれぞ
れRCA社製CD4029型のもので、図示のごとく、
16ビツトのアツプカウンタ回路として機能すべく
構成されている。しかして、このアツプカウンタ
回路は、タイミング信号発生回路１３０からのリ
セツト信号giによりリセツトさた後、各カウンタ
１８２ａ〜１８２ｄの共働作用により、ゲート信
号biのローレベル中にクロツク回路１１０から
ORゲート１８１を通して付与される一連のクロ
ツク信号c1を計数し、この計数完了と同時にこの
計数結果をゲート信号biの周期Tiを表わす二進信
号として記憶するとともにプリセツタブルアツプ
ダウンカウンタ１８３ａ〜１８３ｄに付与する。 また、加速度計算回路１８０は、タイミング信
号発生回路１３０及びNORゲート１８４により
制御されるＤ型フリツプフロツプ１８５を備えて
いる。NORゲート１８４はORゲート１８１から
の一連のクロツク信号c1及び後述するカウンタ１
８３ｄからのハイレベル信号に応答してローレベ
ル信号を生じ、カウンタ１８３ｄからのハイレベ
ル信号がローレベルのときORゲート１８１から
のクロツク信号c1に応答してパルス信号を生じ
る。Ｄ型フリツプフロツプ１８５はタイミング信
号発生回路１３０からのプリセツト信号eiにより
リセツトされて出力端子Ｑからローレベル信号を
生じ、またNORゲート１８４からのパルス信号
に応答してハイレベル信号を生じる。 プリセツタブルアツプダウンカウンタ１８３ａ
〜１８３ｄはそれぞれRCA社製CD4029型のもの
で、図示のごとく、16ビツトのアツプダウンカウ
ンタ回路として機能すべく構成されている。この
アツプダウンカウンタ回路はタイミング信号発生
回路１３０のプリセツト信号eiに応答してカウン
タ１８２ａ〜１８２ｄからの二進信号をプリセツ
トし、然る後Ｄ型フリツプフロツプ１８５からの
ローレベル信号の発生下にてカウンタ１８３ａ〜
１８３ｄの共働作用によりORゲート１８１から
の一連のクロツク信号c1に応じて前記二進信号の
値をカウントダウンし始める。このとき、カウン
タ１８３ｄのキヤリーアウト端子COからハイレ
ベル信号を生じている。 しかして、カウンタ１８２ａ〜１８２ｄからの
二進信号の値が、ゲート信号biの周期Ti、即ちこ
の周期Tiの間にORゲート１８１から生じる一連
のクロツク信号c1の周期和より小さい場合には、
カウンタ１８３ａ〜１８３ｄよりなるアツプダウ
ンカウンタ回路は、上述したごとく、カウンタ１
８２ａ〜１８２ｄからの二進信号の値をカウント
ダウンしたとき、この完了と同時にカウンタ１８
３ｄのキヤリーアウト端子COからローレベル信
号を生じ、これにより生じるＤ型フリツプフロツ
プ１８５からのハイレベル信号に応答してORゲ
ート１８１からの残余のクロツク信号c1をカウン
トアツプし、前記二進信号の値とORゲート１８
１からの一連のクロツク信号c1の周期和との時間
差（以下第２時間差と称する）の絶対値を表わす
二進信号を発生する。この場合、第１時間差は、
Ｄ型フリツプフロツプ１８５からのハイレベル信
号に対応する負符号を有している。一方、カウン
タ１８２ａ〜１８２ｄからの二進信号の値が、
ORゲート１８１から生じる１連のクロツク信号
c1の周期和より大きい場合には、カウンタ１８３
ａ〜１８３ｄよりなるアツプダウンカウンタ回路
は上述したごとくカウントダウンを開始した後こ
の作用をＤ型フリツプフロツプ１８５からのロー
レベル信号の発生下にて完了し、第２時間差の絶
対値を表わす二進信号を発生する。この場合、第
２時間差はＤ型フリツプフロツプ１８５からのロ
ーレベル信号に対応する正符号を有している。な
お、本実施例においては、第２時間差の絶対値を
表わす二進信号においてカウンタ１８３ｃ，１８
３ｄにより形成される部分は不必要なため無視す
るものとする。 また、加速度計算回路１８０は、タイミング信
号発生回路１３０により制御される一対のラツチ
回路１８６ａ，１８６ｂ及びＤ型フリツプフロツ
プ１８７を備えている。ラツチ回路１８６ａ，１
８６ｂはタイミング信号発生回路１３０からのラ
ツチ信号diに応答してカウンタ１８３ａ，１８３
ｂからの二進信号をラツチし、これを二進信号Ｗ
としてその出力端から発生させる。Ｄ型フリツプ
フロツプ１８７はラツチ信号di及びＤ型フリツプ
フロツプ１８５からのハイレベル信号に応答して
ローレベル信号、即ち負符号を示すローレベルを
有する符号信号W1をその出力端子から生じ
る。またＤ型フリツプフロツプ１８７はラツチ信
号di及びＤ型フリツプフロツプ１８５からのロー
レベル信号に応答してハイレベル信号、即ち正符
号を示すハイレベルを有する符号信号W1を生じ
る。 出力移動指令回路２１０は、第９図に示すごと
く、ANDゲート２１１及びＤ型フリツプフロツ
プ２１２，２１３，２１４を備えており、AND
ゲート２１１は制御幅制限回路１５０からの指令
信号S2，S3に応答してハイレベル信号を生じ、両
信号S2，S3の一方がローレベルのときローレベル
信号を生じる。Ｄ型フリツプフロツプ２１２，２
１３，２１４は、タイミング信号発生回路１３０
からのリセツト信号giによりリセツトされた後、
制御制限回路１５０からの指令信号S1，S3及び
ANDゲート２１１からのハイレベル信号に応答
してそれぞれ出力端子Ｑからハイレベル信号を生
じる。 この場合、車速が58.9Km/h未満のとき、制御幅
制限回路１５０はその計数値の増大に応じて指令
信号S1を生じた後指令信号S3を生じ、次にこの指
令信号S3が発生中に指令信号S2も生じ、これに応
答してANDゲート２１１の出力信号がハイレベ
ルになるため、Ｄ型フリツプフロツプ２１２，２
１３，２１４からのハイレベル信号の発生順序は
指令信号S1，S3及びANDゲート２１１からのハ
イレベル信号の発生順序に従う。また、車速が
58.9Km/h以上88.3Km/h未満のとき、制御幅制限回
路１５０は車速の増大に応じて指令信号S1，S2，
S3を順に発生し、このためANDゲート２１１の
出力信号はローレベルのままである。従つて、Ｄ
型フリツプフロツプ２１２，２１３からのハイレ
ベル信号の発生順序は指令信号S1，S3のそれに従
い、Ｄ型フリツプフロツプ２１４の出力信号はロ
ーレベルのままである。また、車速が88.3Km/h以
上117.7Km/h未満のとき、制御幅制限回路１５０
は指令信号S1，S2を同時に生じ、指令信号S3をロ
ーレベルに維持するため、ANDゲート２１１の
出力信号はローレベル信号のままである。従つて
Ｄ型フリツプフロツプ２１２のみがハイレベル信
号を生じる。さらに、車速が117.7Km/h以上のと
き、制限幅制限回路１５０からの指令信号S1，
S2，S3はすべてローレベルのまま故、Ｄ型フリツ
プフロツプ２１２〜２１３の各出力信号はローレ
ベルとなつている。 エンコーダ２１５は東京芝浦電気株式会社製
TC4532型で、その入力端子D1，D2，D3にてＤ型
フリツプフロツプ２１２，２１３，２１４からの
各ハイレベルを順に受けて、その出力端子Q0，
Q1から同時にそれぞれハイレベル信号t1，t2を生
じる。また、Ｄ型フリツプフロツプ２１２，２１
３から順にハイレベル信号を生じ、Ｄ型フリツプ
フロツプ２１４がローレベル信号を生じていると
き、エンコーダ２１５はハイレベル信号t2を生
じ、ハイレベル信号t1をローレベルにする。ま
た、Ｄ型フリツプフロツプ２１２がハイレベル信
号を生じ、残余のＤ型フリツプフロツプ２１３，
２１４が共にローレベル信号を生じているとき、
エンコーダ２１５はハイレベル信号t1を生じ、ハ
イレベル信号t2をローレベルにする。なお、Ｄ型
フリツプフロツプ２１２，２１３，２１４が共に
ローレベル信号を生じているとき、エンコーダ２
１５からのハイレベル信号t1，t2はローレベルと
なつている。 第１０図は車速差出力移動回路２３０及び加速
度出力移動回路２４０の各実施例を示している。
車速差出力移動回路２３０は、RCA社製CD4052
型アナログマルチプレクサ２３１，２３２，２３
３，２３４によつて構成されており、アナログマ
ルチプレクサはその制御端子Ａ，Ｂにてエンコー
ダ２１５からそれぞれハイレベル信号t1，t2を受
けてその入力端子x3，y3を出力端子ＸCOM，ＹCOM
にそれぞれ接続すべく機能する。また、各アナロ
グマルチプレクサは、両信号t1，t2のうちハイレ
ベル信号t1がローレベルのとき、その入力端子
x2，y2を出力端子ＸCOM，ＹCOMにそれぞれ接続
し、両信号t1，t2のうちハイレベル信号t2がロー
レベのとき、その入力端子x1，y1を出力端子ＸCO
Ｍ，ＹCOMにそれぞれ接続し、かつ両ハイレベル信
号t1，t2が共にローレベルのとき、その入力端子
x0，y0を出力端子ＸCOM，ＹCOMにそれぞれれ接続
すべく機能する。 アナログマルチプレクサ２３１はその入力端子
x0，x1，x2，x3にてラツチ回路１７６の出力端子
Q2，Q3，Q4及びラツチ回路１７７の出力端子Q1
にそれぞれ接続されており、このアナログマルチ
プレクサ２３１の入力端子y0，y1，y2，y3はラツ
チ回路１７６の出力端子Q3，Q4及びラツチ回路
１７７の出力端子Q1，Q2にそれぞれ接続されて
いる。アナログマルチプレクサ２３２はその入力
端子x0，x1，x2，x3にてラツチ回路１７６の出力
端子Q4及びラツチ回路１７７の出力端子Q1，
Q2，Q3にそれぞれ接続されており、このアナロ
グマルチプレクサ２３２の入力端子y0，y1，y2，
y3はラツチ回路１７７の出力端子Q1，Q2，Q3，
Q4にそれぞれ接続されている。 アナログマルチプレクサ２３３はその入力端子
x0，x1，x2，x3にてラツチ回路１７７の出力端子
Q2，Q3，Q4及びラツチ回路１７８の出力端子Q1
にそれぞれ接続されており、このアナログマルチ
プレクサ２３３の入力端子y0，y1，y2，y3はラツ
チ回路１７７の出力端子Q3，Q4及びラツチ回路
１７８の出力端子Q1，Q2にそれぞれ接続されて
いる。また、アナログマルチプレクサ２３４はそ
の入力端子x0，x1，x2，x3にてラツチ回路１７７
の出力端子Q4及びラツチ回路１７８の出力端子
Q1，Q2，Q3にそれぞれ接続されており、このア
ナログマルチプレクサ２３４の入力端子y0，y1，
y2，y3はラツチ回路１７８の出力端子Q1，Q2，
Q3，Q4にそれぞれ接続されている。 このように構成した車速差出力移動回路２３０
においては、アナログマルチプレクサ２３１〜２
３４が出力移動指令回路２１０からのハイレベル
信号t1，t2に応答してラツチ回路１７７，１７８
の出力端子Q1〜Q4からの出力信号をその出力端
子ＸCOM，ＹCOMから発生し、両信号t1，t2のうち
ハイレベル信号t1がローレベルのとき、ラツチ回
路１７６の出力端子Q4、ラツチ回路１７７の出
力端子Q1〜Q4及びラツチ回路１７８の出力端子
Q1〜Q3からの各出力信号を出力端子ＸCOM，ＹCO
Ｍから発生する。また、アナログマルチプレクサ
２３１〜２３４は、両信号t1，t2のうちハイレベ
ル信号t2がローレベルのとき、ラツチ回路１７６
の出力端子Q3，Q4、ラツチ回路１７７の出力端
子Q1〜Q4及びラツチ回路１７８の出力端子Q1，
Q2からの各出力信号を出力端子ＸCOM，ＹCOMか
ら発生し、両ハイレベル信号t1，t2が共にローレ
ベルのとき、ラツチ回路１７６の出力端子Q2〜
Q4、ラツチ回路１７７の出力端子Q1〜Q4及びラ
ツチ回路１７８の出力端子Q1からの各出力信号
を出力端子ＸCOM，ＹCOMから発生する。 換言すれば、車速差出力移動回路２３０におい
ては、車速58.9Km/h未満のとき、車速差計算回路
１７０の二進信号Ｖにおける上位８ビツトの出力
信号が二進信号Vaとして発生せられ、車速58.9
Km/h以上88.3Km/h未満のとき、二進信号Ｖにおけ
る上位第２番目〜９番目の８ビツトの出力信号が
二進信号Vaとして発生される。また、車速88.3
Km/h以上117.7Km/h未満のとき、二進信号Ｖにお
ける上位第３番目〜10番目の８ビツトの出力信号
が二進信号Vaとして発生せられ、かつ車速117.7
Km/h以上のとき、二進信号Ｖにおける上位第４
番目〜最下位の８ビツトの出力信号が二進信号
Vaとして発生される。このことは、車速の増大
に応じて短くなる周期を考慮して、周期が短くな
る程車速差出力移動回路２３０によつて二進信号
Ｖから選択される８ビツトの位が上位から下位に
向けて移動することを意味する。 加速度出力移動回路２４０は一対のアナログマ
ルチプレクサ２４１，２４２によつて構成されて
おり、アナログマルチプレクサ２４１はその入力
端子x0，x1，x2，x3にてラツチ回路１８６ａの出
力端子Q2，Q3，Q4及びラツチ回路１８６ｂの出
力端子Q1にそれぞれ接続されている。また、こ
のアナログマルチプレクサ２４１の入力端子y0，
y1，y2，y3はラツチ回路１８６ａの出力端子Q3，
Q4及びラツチ回路１８６ｂの出力端子Q1，Q2に
それぞれ接続されている。アナログマルチプレク
サ２４２はその入力端子x0，x1，x2，x3にてラツ
チ回路１８６ａの出力端子Q4及びラツチ回路１
８６ｂの出力端子Q1，Q2，Q3にそれぞれ接続さ
れており、このアナログマルチプレクサ２４２の
入力端子y0，y1，y2，y3はラツチ回路１８６ｂの
出力端子Q1，Q2，Q3，Q4にそれぞれ接続されて
いる。なお、アナログマルチプレクサ２４１，２
４２のその他の構成及び機能は車速差出力移動回
路２３０におけるアナログマルチプレクサ２３１
〜２３４の場合と同様である。 このように構成した加速度出力移動回路２４０
においては、アナログマルチプレクサ２４１，２
４２が出力移動指令回路２１０からのハイレベル
信号t1，t2に応答してラツチ回路１８６ｂの出力
端子Q1〜Q4からの出力信号をその出力端子ＸCO
Ｍ，ＹCOMから発生し、両信号t1，t2のうちハイレ
ベル信号t1がローレベルのとき、ラツチ回路１８
６ａの出力端子Q4及びラツチ回路１８６ｂの出
力端子Q1，Q2，Q3からの各出力信号を出力端子
ＸCOM，ＹCOMから発生する。また、アナログマル
チプレクサ２４１，２４２は、両信号t1，t2のう
ちハイレベル信号t2がローレベルのとき、ラツチ
回路１８６ａの出力端子Q3，Q4及びラツチ回路
１８６ｂの出力端子Q1，Q2からの各出力信号を
出力端子ＸCOM，ＹCOMから発生し、両ハイレベル
信号t1，t2が共にローレベルのとき、ラツチ回路
１８６ａの出力端子Q1，Q2，Q3及びラツチ回路
１８６ｂの出力端子Q1からの各出力信号を出力
端子ＸCOM，ＹCOMから発生する。 換言すれば、加速度出力移動回路２４０におい
ては、車速58.9Km/h未満のとき、加速度計算回路
１８０の二進信号Ｗにおける上位４ビツトの出力
信号が二進信号Waとして発生され、車速58.9Km/
ｈ以上88.3Km/h未満のとき、二進信号Ｗにおける
上位第２番目〜５番目の４ビツトの出力信号が二
進信号Waとして発生される。また、車速88.3Km/
ｈ以上117.7Km/h未満のとき、二進信号Ｗにおける
上位第３番目〜６番目の４ビツトの出力信号が二
進信号Waとして発生され、かつ車速117.7Km/hの
とき、二進信号Ｗにおける上位第４番目〜最下位
の４ビツトの出力信号が二進信号Waとして発生
される。このことは、車速に対応する周期が短く
なる程、加速度出力移動回路２４０によつて二進
信号Ｗから選択される４ビツトトの位が上位から
下位に向けて移動することを意味する。 補正信号発生回路１９０は、第１１図に示すご
とく、インバータゲート１９１により制御される
プリセツタブルダウンカウンタ１９２，１９３
と、クロツク回路１１０からのクロツク信号c3、
クロツク信号C4をそれぞれ付与されるANDゲー
ト１９３ｂ，１９２ａと、カウンタ１９２とエク
スクルーシブORゲート（EXORゲート）１９４
からの各出力信号を付与されるANDゲート１９
３ａとNORゲート１９８と、制御信号発生回路
１４０からの作動信号maとカウンタ１９３の各
出力信号を付与されるANDゲート１９５と、
ANDゲート１９５とEXORゲート１９４の各出
力信号を付与されるANDゲート１９６と、AND
ゲート１９５とカウンタ１９２の各出力信号を付
与されるEXORゲート１９７と、ANDゲート１
９６とEXORゲート１９７の各出力信号を付与さ
れるORゲート１９９を備えている。ANDゲート
１９２ａはカウンタ１９２のキヤリーアウト端子
COから生じるハイレベル信号及び第４クロツク
信号c4に応答して一連のパルス信号を発生し、キ
ヤリーアウト端子COからの信号がハイレベルか
らローレベルになるとローレベル信号を発生す
る。ANDゲート１９３ｂも同様にしてカウンタ
１９３のキヤリーアウト端子COの信号がハイレ
ベルの時クロツク信号c3に応答して一連のパルス
信号を発生し、キヤリーアウト端子COからの信
号がハイレベルからローレベルになるとローレベ
ル信号を発生する。インバータ１９１はタイミン
グ信号発生回路１３０からのプリセツト信号eiを
反転させカウンタ１９２，１９３のプリセツト端
子APに付与する。 プリセツタブルアツプダウンカウンタ１９２，
１９３はRCA社製CD4013型で、プリセツト端子
APにローレベル信号が付与されるとジヤムイン
端子J0〜J7を通してそれぞれ加速度計算回路１８
０からの二進信号Waと車速差計算回路１７０か
らの二進信号Vaをプリセツトする。カウンタ１
９２はインバータ１９１からの信号がローレベル
からハイレベル信号になつたとき二進信号Waに
より表わされる加速度に対応した値について
ANDゲート１９２ａからの一連のパルス信号を
カウントタダウンする。しかして、カウンタ１９
２はその計数中にはキヤリーアウト端子COに生
じる信号はハイレベルで、計数値が零になるとロ
ーレベルとなりこれに応答してANDゲート１９
２ａの出力はローレベルとなりカウンタ１９２は
計数を停止する。換言すれば、カウンタ１９２は
タイミング信号発生回路１３０からのプリセツト
信号eiの発生ごとに二進信号Waに相当したパル
ス幅を有するハイレベル信号をキヤリーアウト端
子COから生じる。 EXORゲート１９４は車速差計算回路１７０及
び加速度計算回路１８０から符号V1，W1を付与
されて、両符号信号V1，W1がともにハイレベル
又はローレベル（即ち共に同符号）であるときロ
ーレベル信号を発生し、両符号信号V1，W1の一
方がハイレベルで他方がローレベル（即ち互いに
異符号）であるときハイレベル信号を発生する。
ANDゲート１９３ａは、カウンタ１９２のキヤ
リーアウト端子COの信号とEXORゲート１９４
の信号とのいずれかがローレベルのときローレベ
ル信号を発生し、両信号共にハイレベルのときの
みハイレベル信号を発生する。NORゲート１９
８はカウンタ１９２のキヤリーアウト端子COの
信号とEXORゲート１９４の出力信号とが共にロ
ーレベルのときのみハイレベルの第１補正信号Z1
を発生し、少なくとも一方がハイレベルのときに
はローレベルの第１補正信号Z1を発生する。言い
換えると符号信号V1，W1が同符号のときのみプ
リセツト信号eiに応答して二進信号Waに相当し
たパルス幅のみローレベルで異符号のときには常
時ローレベルの第１補正信号Z1を生じる。 カウンタ１９３は、プリセツト端子APに印加
されるインバータ１９１からの信号がローレベル
からハイレベルになり、かつキヤリイン端子Ci
に付与されるANDゲート１９３ａからの信号が
ハイレベルである間はその計数を禁止され、ロー
レベルになるとプリセツトされていた二進信号
Vaにより表わされる車速差に相当した値につい
てANDゲート１９３ｂからの一連のパルス信号
をカウントダウンする。しかして、カウンタ１９
３はその計数中にはキヤリーアウト端子COに生
じる信号はハイレベルで、計数値が零になるとロ
ーレベルとなりこれに応答してANDゲート１９
３ｂの出力信号はローレベルとなりカウンタ１９
３は計数を停止する。換言すればカウンタ１９３
はタイミング信号発生回路１３０からのプリセツ
ト信号eiの発生ごとにANDゲート１９３ａからの
ローレベル信号に応答して二進信号Vaに相当し
たパルス幅を有するハイレベル信号をキヤリーア
ウト端子COから生じる。ANDゲート１９５は制
御信号発生回路１４０の作動信号maがハイレベ
ルの時のみその出力にはカウンタ１９３のキヤリ
ーアウト端子COのハイレベル信号に応答してハ
イレベル信号を発生する。ANDゲート１９６は
EXORゲート１９４の出力信号がハイレベルのと
き即ち符号信号V1，W1が異符号のときのみAND
ゲート１９５のハイレベル信号に応答してハイレ
ベル信号を発生する。EXORゲート１９７はカウ
ンタ１９２のキヤリーアウト端子COの信号と
ANDゲート１９５の出力信号が同レベルのとき
ローレベル、異レベルのときハイレベルとなる信
号を発生する。 ORゲート１９９はANDゲート１９６の出力信
号とEXORゲート１９７の出力信号がともにロー
レベルのときのみローレベル信号を発生し、どち
らか一方がハイレベルのときにはハイレベル信号
を第２補正信号Z2として発生する。換言すれば作
動信号maがローレベルのときには符号信号V1，
W1の如何にかかわらず二進信号Waに相当したパ
ルス幅を有するハイレベルの第２補正信号Z2を発
生する。作動信号maがハイレベルのときには、
符号信号V1，W1がともに同符号であれば二進信
号WaとVaの差（即ち｜Wa−Va｜の値）に相当
したパルス幅を有するハイレベルの第２補正信号
Z2を発生し、符号信号V1，W1が互いに異符号で
あれば、二進信号WaとVaとの和（即ち｜Wa＋
Va｜の値）に相当したパルス幅を有するハイレ
ベルの第２補正信号Z2を発生する。 分配回路２００は、第１２図に示すごとく、加
速度計算回路１８０からの符号信号W1を受けて
その反転信号を発生させるインバータ２０４と、
符号信号W1と補正信号発生回路１９０からの第
１補正信号Z1とを入力し、二つの信号が同レベル
であればローレベル、異レベルであればハイレベ
ルとなる信号を発生するEXORゲート２０５ｂ
と、インバータ２０４の出力信号と第１補正信号
Z1とを入力し二つの信号が同レベルであればロー
レベル、異レベルであればハイレベルとなる信号
を発生するEXORゲート２０５ａと、補正信号発
生回路１９０からの第２補正信号Z2を一方の入力
とし、他方の入力にそれぞれEXORゲート２０５
ａ，２０５ｂの出力信号が付与されているAND
ゲート２０６ａ，２０６ｂと、制御信号発生回路
１４０からの加速信号ｎとANDゲート２０６ａ
の出力信号が付与されるORゲート２０８ａと、
加速信号ｎのインバータ２０７を介した信号と
ANDゲート２０６ｂの出力信号が付与される
ANDゲート２０８ｂと、制御信号発生回路１４
０からの作動信号mbをインバータ２０３にて反
転した信号が一方の入力端子に、他方の入力端子
にそれぞれNORゲート２０８ａの出力信号、
ANDゲート２０８ｂの出力信号が付与される
ANDゲート２０９ａ，２０９ｂと、制御信号発
生回路１４０からのセツト信号ｃをインバータ２
０１にて反転した信号が一方の入力端子に、他方
の入力端子に作動信号mbが付与されているNOR
ゲート２０２とから構成されている。EXORゲー
ト２０５ａはインバータ２０４の出力信号と補正
信号Z1がともに同レベルであればローレベルを、
異符号であればハイレベルとなる信号を発生す
る。EXORゲート２０５ｂは加速度計算回路１８
０からの符号信号W1と第１補正信号Z1がともに
同レベルであればローレベル、異レベルであれば
ハイレベルとなる信号を発生する。ANDゲート
２０６ａは第２補正信号Z2とEXORゲート２０５
ａの出力信号とがともにハイレベルのときハイレ
ベル信号を生じ、どちらかがローレベルのときロ
ーレベル信号を生じる。ANDゲート２０６ｂは
第２補正信号Z2とEXORゲート２０５ｂの出力信
号がともにハイレベルのときハイレベル信号を生
じ、どちらかがローレベルのときローレベル信号
を生じる。 ORゲート２０８ａは加速信号ｎとANDゲート
２０６ａの出力信号がともにローレベルのときロ
ーレベル信号を生じ少なくともいずれか一方がハ
イレベルであればハイレベル信号を生じる。
ANDゲート２０８ｂは加速信号ｎがローレベル
でANDゲート２０６ｂの出力信号がハイレベル
のときのみハイレベル信号を生じる。ANDゲー
ト２０９ａから生じる第２駆動信号K2はインバ
ータ２０３とORゲート２０８ａとの出力信号が
ともにハイレベルのときハイレベル、どちらかが
ローレベルのときローレベルとなる。ANDゲー
ト２０９ｂから生じる第３駆動信号K3はインバ
ータ２０３とANDゲート２０８ｂとの出力信号
がともにハイレベルのときハイレベル、どちらか
がローレベルのときローレベルとなる。NORゲ
ート２０２から生じる第１駆動信号K1はインバ
ータ２０１の出力信号と作動信号mbとがともに
ローレベルであればハイレベル、どちらかがハイ
レベルであればローレベルとなる。 以上言い換えれば、第１駆動信号K1は作動信
号mbがローレベルであれば、セツト信号ｃがロ
ーレベルのとき以外はハイレベルであり、それ以
外はローレベルである。第２、第３駆動信号
K2，K3はともに作動信号mbがハイレベルのとき
はローレベル信号である。 作動信号mbがローレベルで作動信号maがロー
レベルの場合、加速度検出回路１８０の符号信号
W1がローレベルのとき、第２駆動信号K2はプリ
セツト信号eiに応じて生じる二進符号Waに相当
した時間長だけハイレベルとなり、第３駆動信号
K3はローレベルとなる。符号信号W1がハイレベ
ルのとき、第３駆動信号K3はプリセツト信号eiに
応じて生じる二進符号Waに相当した時間長だけ
ハイレベルとなり、第２駆動信号K2はローレベ
ルである。 作動信号mbがローレベルで作動信号maがハイ
レベルであり、さらに加速度計算回路１８０の符
号信号W1と速度差計算回路１７０の符号信号V1
が互いに異なる符号信号の場合、符号W1がロー
レベルであれば第２駆動信号K2はプリセツト信
号eiに応じて生じる二進信号WaとVaの和（即ち
｜Wa＋Va｜の値）に相当した時間長だけハイレ
ベルとなり第３駆動信号K3はローレベルとな
る。符号W1がハイレベルであれば第３駆動信号
K3はプリセツト信号eiに応じて生じる二進信号
WaとVaの和（即ち｜Wa＋Va｜の値）に相当し
た時間長だけハイレベル、第２駆動信号K2はロ
ーレベルとなる。 作動信号mbがローレベルで作動信号maがハイ
レベルであり、かつ符号信号W1と符号信号V1が
ともに同符号の場合、符号信号W1がローレベル
で二進信号Waが二進信号Vaより大であれば、こ
れらの二進数値の差（即ち｜Wa−Va｜の値）に
相当した時間長のハイレベル信号をプリセツト信
号eiに応じて第２駆動信号K2として生じ、第３駆
動信号K3はローレベルとなる。二進信号Waが二
進信号Vaより小であれば、これらの二進数値の
差（即ち｜Wa−Va｜の値）に相当した時間長の
ハイレベル信号をプリセツト信号eiに応じて第３
駆動信号K3として生じ、第２駆動信号K2はロー
レベルとなる。符号信号W1がハイレベルで、二
進信号Waが二進信号Vaより大であればこれらの
差（即ち｜Wa−Va｜の値）に相当した時間長の
ハイレベル信号をプリセツト信号eiに応じて第３
駆動信号K3として生じ、第２駆動信号K2はロー
レベルとなる。二進信号Waが二進信号Vaより小
であればこれらの差（即ち｜Wa−Va｜の値）に
相当した時間長のハイレベル信号をプリセツト信
号eiに応じて第２駆動信号K2として生じ、第３駆
動信号K3はローレベルとなる。 以上説明した第１ないし第３駆動信号は次の表
(1)、(2)にされる入出力の関係を有する。ただし、
「１」はハイレベル、「０」はローレベルを示す。 (1) 第１駆動信号K1について
【表】
(2) 第２、第３駆動信号について
【表】
駆動回路２２０はキヤンセルスイツチ５０によ
り制御されるインバータ２２１ａとトランジスタ
TR1，TR2よりなるトランジスタ回路２２１を備
えており、キヤンセルスイツチ５０が開状態にあ
るとき停止信号ｈはローレベルであるためトラン
ジスタTR1，TR2は共に導通し、後述するトラン
ジスタTR4，TR7，TR10のエミツタに作動電源を
供給し、キヤンセルスイツチ５０が閉状態にある
とき停止信号ｎがハイレベルとなるためトランジ
スタTR1，TR2は共に非導通となりトランジスタ
TR4，TR7，TR10への電源供給を停止する。 また駆動回路２２０においては分配回路２００
からの第１駆動信号K1により制御されるトラン
ジスタTR3，TR4よりなるトランジスタ回路２２
２を備えており、トランジスタTR4のエミツタに
電圧が供給されている場合には第１駆動信号K1
がハイレベルの時トランジスタTR3，TR4は導通
し電源電圧ＶBを前記電磁クラツチ２１の電磁コ
イル２１ａに印加する。第１駆動信号K1がロー
レベルの時トランジスタTR3，TR4は非導通とな
り電磁コイル２１ａは通電されない。又トランジ
スタTR4のコレクタに電圧が供給されていない場
合には第１駆動信号K1の如何にかかわらず電磁
コイル２１ａは消勢されている。 また駆動回路２２０は分配回路２００からの第
２、第３駆動信号K2，K3により制御されるトラ
ンジスタTR5，TR6，TR7，TR8，TR9，TR10よ
りなるトランジスタ回路２２３を備えており、ト
ランジスタTR7，TR10のエミツタに電源電圧ＶB
が供給されている場合には、第２駆動信号K2が
ハイレベルで第３駆動信号K3がローレベルのと
きはトランジスタTR6，TR7が導通し、またトラ
ンジスタTR10が遮断され、前記スロツトルアク
チユエータACの電動機２０はトランジスタ
TR6，TR7を介して通電され、スロツトル弁１２
を開く方向に回転する。次に第２駆動信号K2が
ローレベルで第３駆動信号K3がハイレベルのと
きはトランジスタTR9，TR10が導通し、またト
ランジスタTR7が遮断され、電動機２０はトラン
ジスタTR9，TR10を介して通電されスロツトル
弁１２を閉じる方向に回転する。また第２、第３
駆動信号K2，K3がともにローレベル信号のとき
およびトランジスタTR2が停止信号ｈによつて遮
断されているときには、トランジスタTR5〜
TR10は全て遮断状態になり、電動機２０は消勢
されている。 次に、以上のように構成した本実施例の作用に
ついて説明する。当該車輌が本発明装置の作動準
備完了状態下にて平坦路を走行し始めたものとす
れば、スロツトル弁１２の開度はリンク１３を介
してアクセルペダル１４の踏込に応じて変化し、
このとき直線運動機構２２はラツク２２ｂおよび
ピニオン２２ａを介して電磁クラツチ２１のクラ
ツチ板をアクセルペダル１４の踏込に応じた位置
まで回転させている。このとき電磁クラツチ２１
は電磁コイル２１ａに電圧は印加されておらずク
ラツチ板はロータから解離している。 一方車速に応答して生じる速度センサ３０から
の速度信号が波形整形器１２０により波形整形さ
れて整形信号ａ（第３図参照）としてタイミング
信号発生回路１３０に順次付与されている。 しかして、タイミング信号発生回路１３０（第
２図参照）においては、二進カウンタ１３４がＤ
型フリツプフロツプ１３３からのハイレベル信号
によりセツトされて整形信号ａを計数し、周期
Tiを有するゲート信号biを発生（第３図参照）し
十進カウンタ１３６、制御幅制限回路１５０、車
速設定回路１６０及び加速度計算回路１８０に付
与している。十進カウンタ１３６はゲート信号bi
に応答してインバータ１３５によりリセツトされ
クロツク回路１１０からのクロツク信号c2を計数
し、ラツチ信号di、プリセツト信号ei及びリセツ
ト信号fi，gi（第３図参照）を順次繰り返し発生
している。しかして、ラツチ信号diは制御信号発
生回路１４０、制御幅制限回路１５０、車速差計
算回路１７０及び加速度計算回路１８０に、プリ
セツト信号eiは制御信号発生回路１４０、車速差
計算回路１７０及び加速度計算回路１８０に、リ
セツト信号fiは制御信号発生回路１４０に、また
リセツト信号giは制御信号発生回路１４０、制御
幅制限回路１５０、車速設定回路１６０、加速度
計算回路１８０、および出力移動指令回路２１０
に付与されている。 このような状態にて車輌が本発明装置による制
御範囲における所望の設定速度に達したときセツ
トスイツチ４０を閉じると、セツト信号ｃ（第５
図参照）が生じ、第１図に示すごとく、制御信号
発生回路１４０に付与される。しかして、制御信
号発生回路１４０（第４図参照）においては、
NANDゲート１４１ｂがセツト信号ｃに応答して
ハイレベル信号を生じ、RSフリツプフロツプ１
４１がローレベル信号i1（第５図参照）を発生し
Ｄ型フリツプフロツプ１４２ａに付与する。ま
た、セツト信号ｃの発生直後に上記説明と同様に
してタイミング信号発生回路１３０からゲート信
号b1、ラツチ信号d1、プリセツト信号e1及びリセ
ツト信号f1，g1が順次発生し、ゲート信号b1が制
御幅制限回路１５０、車速設定回路１６０及び加
速度計算回路１８０に付与され、ラツチ信号d1が
制御信号発生回路１４０、制御幅制限回路１５
０、車速差計算回路１７０及び加速度計算回路１
８０に付与され、プリセツト信号e1が制御信号発
生回路１４０、車速差計算回路１７０及び加速度
計算回路１８０に付与され、リセツト信号f1が制
御信号発生回路１４０に付与され、さらにリセツ
ト信号g1が制御信号発生回路１４０、制御幅制限
回路１５０、車速設定回路１６０、加速度計算回
路１８０、および出力移動指令回路２１０に付与
される。 すると、制御幅制限回路１５０（第６図参照）
において二進カウンタ１５３がリセツト信号g1に
よりリセツトされゲート信号b1の立下がりと同時
にクロツク信号c2の計数を開始し、制御信号発生
回路１４０（第４図参照）においてＤ型フリツプ
フロツプ１４２ａが、上述したごとく、RSフリ
ツプフロツプ１４１からハイレベル信号i1を付与
され、パワーオンリセツト回路１４４によりリセ
ツトされた状態にて、プリセツト信号e1に応答し
て設定信号j1（第５図参照）を発生しＤ型フリツ
プフロツプ１４２ｂ、RSフリツプフロツプ１４
３，１４７、ORゲート１４９ａ及び車速設定回
路１６０に付与するとともにRSフリツプフロツ
プ１４１から生じているハイレベル信号i1がリセ
ツト信号f1の立上がりにてローレベル信号i2に反
転し、車速設定回路１６０（第７図参照）におい
てプリセツタブルカウンタ１６４〜１６６が設定
信号j1の発生中にてリセツト信号giの立上がりに
応答してリセツトされゲート信号biの立上がりと
同時にクロツク信号c2の計数を開始し、加速度計
算回路１８０（第８図参照）においてプリセツタ
ブルアツプダウンカウンタ１８２ａ〜１８２ｃが
リセツト信号g1によりリセツトされ、ゲート信号
b1の立下がりと同時にクロツク信号c1の計数を開
始し、さらに出力移動指令回路２１０（第９図参
照）において、Ｄ型フリツプフロツプ２１２，２
１３，２１４がリセツト信号g1によりリセツトさ
れ、制御幅制限回路１５０からの車速に応じて発
生する指令信号s1，s2，s3によつてそれぞれの出
力端子Ｑの信号レベルが決定され、エンコーダ２
１５を介して車速に応じた信号t1，t2信号を発生
する。 ここで信号t1，t2は、本実施例では次の表に示
す出力を発生する。
り制御されるインバータ２２１ａとトランジスタ
TR1，TR2よりなるトランジスタ回路２２１を備
えており、キヤンセルスイツチ５０が開状態にあ
るとき停止信号ｈはローレベルであるためトラン
ジスタTR1，TR2は共に導通し、後述するトラン
ジスタTR4，TR7，TR10のエミツタに作動電源を
供給し、キヤンセルスイツチ５０が閉状態にある
とき停止信号ｎがハイレベルとなるためトランジ
スタTR1，TR2は共に非導通となりトランジスタ
TR4，TR7，TR10への電源供給を停止する。 また駆動回路２２０においては分配回路２００
からの第１駆動信号K1により制御されるトラン
ジスタTR3，TR4よりなるトランジスタ回路２２
２を備えており、トランジスタTR4のエミツタに
電圧が供給されている場合には第１駆動信号K1
がハイレベルの時トランジスタTR3，TR4は導通
し電源電圧ＶBを前記電磁クラツチ２１の電磁コ
イル２１ａに印加する。第１駆動信号K1がロー
レベルの時トランジスタTR3，TR4は非導通とな
り電磁コイル２１ａは通電されない。又トランジ
スタTR4のコレクタに電圧が供給されていない場
合には第１駆動信号K1の如何にかかわらず電磁
コイル２１ａは消勢されている。 また駆動回路２２０は分配回路２００からの第
２、第３駆動信号K2，K3により制御されるトラ
ンジスタTR5，TR6，TR7，TR8，TR9，TR10よ
りなるトランジスタ回路２２３を備えており、ト
ランジスタTR7，TR10のエミツタに電源電圧ＶB
が供給されている場合には、第２駆動信号K2が
ハイレベルで第３駆動信号K3がローレベルのと
きはトランジスタTR6，TR7が導通し、またトラ
ンジスタTR10が遮断され、前記スロツトルアク
チユエータACの電動機２０はトランジスタ
TR6，TR7を介して通電され、スロツトル弁１２
を開く方向に回転する。次に第２駆動信号K2が
ローレベルで第３駆動信号K3がハイレベルのと
きはトランジスタTR9，TR10が導通し、またト
ランジスタTR7が遮断され、電動機２０はトラン
ジスタTR9，TR10を介して通電されスロツトル
弁１２を閉じる方向に回転する。また第２、第３
駆動信号K2，K3がともにローレベル信号のとき
およびトランジスタTR2が停止信号ｈによつて遮
断されているときには、トランジスタTR5〜
TR10は全て遮断状態になり、電動機２０は消勢
されている。 次に、以上のように構成した本実施例の作用に
ついて説明する。当該車輌が本発明装置の作動準
備完了状態下にて平坦路を走行し始めたものとす
れば、スロツトル弁１２の開度はリンク１３を介
してアクセルペダル１４の踏込に応じて変化し、
このとき直線運動機構２２はラツク２２ｂおよび
ピニオン２２ａを介して電磁クラツチ２１のクラ
ツチ板をアクセルペダル１４の踏込に応じた位置
まで回転させている。このとき電磁クラツチ２１
は電磁コイル２１ａに電圧は印加されておらずク
ラツチ板はロータから解離している。 一方車速に応答して生じる速度センサ３０から
の速度信号が波形整形器１２０により波形整形さ
れて整形信号ａ（第３図参照）としてタイミング
信号発生回路１３０に順次付与されている。 しかして、タイミング信号発生回路１３０（第
２図参照）においては、二進カウンタ１３４がＤ
型フリツプフロツプ１３３からのハイレベル信号
によりセツトされて整形信号ａを計数し、周期
Tiを有するゲート信号biを発生（第３図参照）し
十進カウンタ１３６、制御幅制限回路１５０、車
速設定回路１６０及び加速度計算回路１８０に付
与している。十進カウンタ１３６はゲート信号bi
に応答してインバータ１３５によりリセツトされ
クロツク回路１１０からのクロツク信号c2を計数
し、ラツチ信号di、プリセツト信号ei及びリセツ
ト信号fi，gi（第３図参照）を順次繰り返し発生
している。しかして、ラツチ信号diは制御信号発
生回路１４０、制御幅制限回路１５０、車速差計
算回路１７０及び加速度計算回路１８０に、プリ
セツト信号eiは制御信号発生回路１４０、車速差
計算回路１７０及び加速度計算回路１８０に、リ
セツト信号fiは制御信号発生回路１４０に、また
リセツト信号giは制御信号発生回路１４０、制御
幅制限回路１５０、車速設定回路１６０、加速度
計算回路１８０、および出力移動指令回路２１０
に付与されている。 このような状態にて車輌が本発明装置による制
御範囲における所望の設定速度に達したときセツ
トスイツチ４０を閉じると、セツト信号ｃ（第５
図参照）が生じ、第１図に示すごとく、制御信号
発生回路１４０に付与される。しかして、制御信
号発生回路１４０（第４図参照）においては、
NANDゲート１４１ｂがセツト信号ｃに応答して
ハイレベル信号を生じ、RSフリツプフロツプ１
４１がローレベル信号i1（第５図参照）を発生し
Ｄ型フリツプフロツプ１４２ａに付与する。ま
た、セツト信号ｃの発生直後に上記説明と同様に
してタイミング信号発生回路１３０からゲート信
号b1、ラツチ信号d1、プリセツト信号e1及びリセ
ツト信号f1，g1が順次発生し、ゲート信号b1が制
御幅制限回路１５０、車速設定回路１６０及び加
速度計算回路１８０に付与され、ラツチ信号d1が
制御信号発生回路１４０、制御幅制限回路１５
０、車速差計算回路１７０及び加速度計算回路１
８０に付与され、プリセツト信号e1が制御信号発
生回路１４０、車速差計算回路１７０及び加速度
計算回路１８０に付与され、リセツト信号f1が制
御信号発生回路１４０に付与され、さらにリセツ
ト信号g1が制御信号発生回路１４０、制御幅制限
回路１５０、車速設定回路１６０、加速度計算回
路１８０、および出力移動指令回路２１０に付与
される。 すると、制御幅制限回路１５０（第６図参照）
において二進カウンタ１５３がリセツト信号g1に
よりリセツトされゲート信号b1の立下がりと同時
にクロツク信号c2の計数を開始し、制御信号発生
回路１４０（第４図参照）においてＤ型フリツプ
フロツプ１４２ａが、上述したごとく、RSフリ
ツプフロツプ１４１からハイレベル信号i1を付与
され、パワーオンリセツト回路１４４によりリセ
ツトされた状態にて、プリセツト信号e1に応答し
て設定信号j1（第５図参照）を発生しＤ型フリツ
プフロツプ１４２ｂ、RSフリツプフロツプ１４
３，１４７、ORゲート１４９ａ及び車速設定回
路１６０に付与するとともにRSフリツプフロツ
プ１４１から生じているハイレベル信号i1がリセ
ツト信号f1の立上がりにてローレベル信号i2に反
転し、車速設定回路１６０（第７図参照）におい
てプリセツタブルカウンタ１６４〜１６６が設定
信号j1の発生中にてリセツト信号giの立上がりに
応答してリセツトされゲート信号biの立上がりと
同時にクロツク信号c2の計数を開始し、加速度計
算回路１８０（第８図参照）においてプリセツタ
ブルアツプダウンカウンタ１８２ａ〜１８２ｃが
リセツト信号g1によりリセツトされ、ゲート信号
b1の立下がりと同時にクロツク信号c1の計数を開
始し、さらに出力移動指令回路２１０（第９図参
照）において、Ｄ型フリツプフロツプ２１２，２
１３，２１４がリセツト信号g1によりリセツトさ
れ、制御幅制限回路１５０からの車速に応じて発
生する指令信号s1，s2，s3によつてそれぞれの出
力端子Ｑの信号レベルが決定され、エンコーダ２
１５を介して車速に応じた信号t1，t2信号を発生
する。 ここで信号t1，t2は、本実施例では次の表に示
す出力を発生する。
【表】
尚制御信号発生回路１４０においてRSフリツ
プフロツプ１４３，１４７，１４９は設定信号j1
の立上がりでリセツトまたはセツトされ、それぞ
れの出力信号である作動信号ma，mbは立下がり
作動信号maは補正信号発生回路１９０に、作動
信号mbは分配回路２００に付与され（第５図参
照）またRSフリツプフロツプ１４７の出力信号
は立上がり、ANDゲート１４８に付与される。 タイミング信号発生回路１３０がクロツク信号
c2及び整形信号ａに応答して、ゲート信号b1と同
一の周期T1を有するゲート信号b2、ラツチ信号
d2、プリセツト信号e2及びリセツト信号f2，g2と
順次発生すると、制御幅制限回路１５０において
は、二進カウンタ１５３がゲート信号b2の立上が
りにてクロツク信号c2の計数を完了し、その出力
端Q9，Q10のみからハイレベル信号を発生しAND
ゲート１５５に付与する。しかして、Ｄ型フリツ
プフロツプ１５６がリセツト信号g1によりリセツ
トされた状態にてANDゲート１５５からのハイ
レベル信号に応答してハイレベル信号を生じ、こ
のハイレベル信号をＤ型フリツプフロツプ１５７
がラツチ信号d2に応答してラツチしローレベル信
号を発生して制御信号発生回路１４０に付与す
る。 制御信号発生回路１４０においては、Ｄ型フリ
ツプフロツプ１４２ａから設定信号j1を付与され
ているＤ型フリツプフロツプ１４２ｂが、パワー
オンリセツト回路１４４によりリセツトされた状
態にて、ラツチ信号d2に応答してハイレベル信号
ｋ（第５図参照）を発生し、車速設定回路１６０
においてはプリセツタブルカウンタ１６４〜１６
６がゲート信号b2の立上がりにてクロツク信号c2
の計数を完了してゲート信号b1の周期T1を表わ
す二進信号ｕを発生し車速差計算回路１７０に付
与する。 車速差計算回路１７０（第７図参照）において
は、プリセツタブルアツプダウンカウンタ１７１
〜１７３がプリセツト信号e1に応答してカウンタ
１６４〜１６６からの二進信号ｕをプリセツトし
てゲート信号b2の立下がりと同時にクロツク信号
c2に応じてカウントダウンを開始し、加速度計算
回路１８０においてはプリセツタブルカウンタ１
８２ａ〜１８２ｃがゲート信号b2の立上がりと同
時にクロツク信号c1の計数を完了しゲート信号b1
の周期T1を表わす二進信号を発生し、プリセツ
タブルカウンタ１８３ａ〜１８３ｃがプリセツト
信号e2に応答してカウンタ１８２ａ〜１８２ｃか
らの二進信号をプリセツトしゲート信号b2の立下
がりと同時にクロツク信号c1に応じてカウントダ
ウンを開始する。 タイミング信号発生回路１３０がクロツク回路
１１０からのクロツク信号c2及び波形整形器１２
０からの整形信号ａに応答してゲート信号b3、ラ
ツチ信号d2、プリセツト信号e3及びリセツト信号
f3，g3を順次発生すると、制御信号発生回路１４
０においては、Ｄ型フリツプフロツプ１４２ｂが
ラツチ信号d3に応答して出力信号ｋをローレベル
からハイレベルに反転し、これに応じてＤ型フリ
ツプフロツプ１４２ｃがパワーオンリセツト回路
１４４からのローレベル信号によりリセツトされ
た状態から出力端子Ｑの信号がハイレベルに立上
り、RSフリツプフロツプ１４４がセツトされ作
動信号ma（第５図参照）はハイレベル信号とな
る。しかして作動信号ma，mbのローレベル信号
に応答して補正信号発生回路１９０、分配回路２
００が作動し第１、第２、第３駆動信号K1，
K2，K3の各信号が発生し駆動回路２２０により
スロツトルアクチユエータACにその作動電流が
付与される。これと同時に電磁クラツチ２１の電
磁コイル２１ａが通電されクラツチ板はロータと
固定され一体動作を行ない、かつ電動機２０は第
２、第３駆動信号K2，K3に従い正、逆に回転
し、電磁クラツチ２１、直線運動機構２２、およ
びリンク１３を介してスロツトル弁１２が動かさ
れる。 このような動作過程において車速差計算回路１
７０ではアツプダウンカウンタ１７１〜１７３に
よるカウントダウン作用が進行し完了すると、カ
ウンタ１７２，１７３の出力が零となり、これを
ラツチ回路１７７，１７８がラツチ信号d3に応答
してラツチして二進信号Ｖとし、これを車速差出
力移動回路２３０を介して二進信号Vaに変換し
て補正信号発生回路１９０を付与する。また、加
速度計算回路１８０においては、プリセツタブル
アツプダウンカウンタ１８３ａ〜１８３ｃによる
計数が進行し完了すると、カウンタ１８３ａ，１
８３ｂの出力が零となり、これをラツチ回路１８
６ａ，１８６ｂがラツチ信号d3に応答してラツチ
し二進信号Ｗとしこれを加速度出力移動回路２４
０を介して二進信号Waに変換して補正信号発生
回路１９０に付与する。 しかして、補正信号発生回路１９０は二進信号
Va，Wa（共に零）を付与されても補正信号Z1，
Z2を発生せず、分配回路２００におけるANDゲ
ート２０９ａ，２０９ｂの出力信号が共にローレ
ベルとなる。このため、駆動回路２２０のトラン
ジスタTU5〜TR10は非導通となり電動機２０は
回転しないし、前記したごとく電磁クラツチ２１
は固定されるためスロツトル弁１２はアクセルペ
ダル１４にて動かされていた位置の開度で停止し
車両はそのときの走行速度を維持する。 このような状態において、車輌に対する負荷の
増大により車速が低下し始めタイミング信号発生
回路１３０が整形信号ａに応答してゲート信号
bmを発生すると、このゲート信号bm及びクロツ
ク信号c2に応答してラツチ信号dm、プリセツト
信号em及びリセツト信号fm，gmが順次タイミン
グ信号発生回路１３０から生じる。このとき、ゲ
ート信号bmの周期Tmはゲート信号b1の周期T1
より長い。また、周期Tmはゲート信号bmの直前
に発生したゲート信号bm−１の周期Tm−１より
長いものとする。 しかして、車速差計算回路１７０においては、
プリセツタブルカウンタ１７１〜１７３がプリセ
ツト信号emに応答してカウンタ１６４〜１６６
からの二進信号ｕ（周期T1を表わす）をプリセ
ツトしてゲート信号bmの立下がりと同時にクロ
ツク信号c2に応じてカウントダウンを開始し、加
速度計算回路１８０においてプリセツタブルアツ
プダウンカウンタ１８３ａ〜１８３ｃが、プリセ
ツト信号emに応答して、カウンタ１８２ａ〜１
８２ｃにて計数済みの周期Tm−１を表わす二進
信号をプリセツトし、ゲート信号bmの立下がり
と同時にクロツク信号c1に応じてカウントダウン
を開始する。なお、制御信号発生回路１４０はロ
ーレベルの作動信号ｒを発生し続け、制御幅制限
回路１５０からの解除信号r1，r2はローレベル信
号のままであり、車速設定回路１６０におけるプ
リセツタブルカウンタ１６４〜１６６は二進信号
ｕを記憶したままである。 車速差計算回路１７０ではアツプダウンカウン
タ１７１〜１７３によるカウントダウン作用が進
行し、カウンタ１７３のキヤリーアウト端子から
ローレベル信号が生じると、Ｄ型フリツプフロツ
プ１７５がNORゲート１７４からのハイレベル
出力信号に応答してハイレベル出力信号を発生し
カウンタ１７１〜１７３及びＤ型フリツプフロツ
プ１７９に付与する。これにより、カウンタ１７
１〜１７３がカウントアツプを開始する。また、
加速度計算回路１８０においては、プリセツタブ
ルアツプダウンカウンタ１８３ａ〜１８３ｃによ
るカウントダウンが進行し、カウンタ１８３ｃの
キヤリーアウト端子COからローレベル信号が生
じると、Ｄ型フリツプフロツプ１８５がNORゲ
ート１８４からのハイレベル信号に応答してハイ
レベル信号を発生しカウンタ１８３ａ〜１８３ｃ
及びＤ型フリツプフロツプ１８７に付与する。こ
れより、カウンタ１８３ａ〜１８３ｃがカウント
アツプを開始する。 タイミング信号発生回路１３０がクロツク信号
c2及び整形信号ａに応答してゲート信号、bm＋
１、ラツチ信号dm＋１、プリセツト信号em＋１
及びリセツト信号fm＋１を順次発生すると、車
速差計算回路１７０のカウンタ１７１〜１７３に
よりなされているカウントアツプ作用がゲート信
号bm＋１の立上がりにて完了し、カウンタ１７
２，１７３が周期差｜T1−Tm｜即ち車速差を表
わす二進信号をラツチ回路１７７，１７８に付与
する。すると、ラツチ回路１７７，１７８がラツ
チ信号dm＋１に応答して上記二進信号をラツチ
し二進信号Ｖとしこれを車速差出力移動回路２３
０を介して二進信号Vaに変換して、補正信号発
生回路１９０に付与する。またこれと同時にＤ型
フリツプフロツプ１７９がＤ型フリツプフロツプ
１７５からのハイレベル信号を負を表わす符号信
号V1（ハイレベル信号）として補正信号発生回
路１９０に付与する。 また、加速度計算回路１８０のカウンタ１８３
ａ〜１８３ｃによりなされているカウントアツプ
作用がゲート信号bm＋１の立上がりにて完了
し、カウンタ１８３ａ，１８３ｂが周期差｜Tm
−１−Tm｜即ち加速度を表わす二進信号をラツ
チ回路１８６ａ，１８６ｂに付与する。すると、
ラツチ回路１８６ａ，１８６ｂが上記二進信号を
ラツチ信号dm＋１に応答してラツチし二進信号
Ｗとしこれを加速度出力移動回路２４０を介して
二進信号Waに変換して、補正信号発生回路１９
０に付与する。これと同時にＤ型フリツプフロツ
プ１８７がＤ型フリツプフロツプ１８５からのハ
イレベル信号を負を表わす符号信号W1（ローレ
ベル信号）として補正信号発生回路１９０及び分
配回路２００に付与する。 しかして、補正信号発生回路１９０において
は、補正信号Z1はローレベル信号となり、補正信
号Z2は作動信号maがローレベルの場合はプリセ
ツト信号em＋１に応じて二進信号Waに相当する
パルス幅のハイレベル信号を発生し、作動信号
maがハイレベルの場合はプリセツト信号em＋１
に応じて二進信号Wa，Vaの和に相当するパルス
幅のハイレベル信号を発生し、それぞれ分配回路
２００に付与する。かくして、分配回路２００に
作動信号mb、符号信号W1（ローレベル信号）及
び補正信号Z1，Z2が付与されると、作動信号ma
がローレベルの場合はプリセツト信号em＋１に
応じて二進信号Waに相当するパルス幅のハイレ
ベルの第２駆動信号K2を発生し、第３駆動信号
K3はローレベルであり、作動信号maがハイレベ
ルの場合はプリセツト信号em＋１に応じて二進
信号Wa，Vaの和に相当するパルス幅（時間幅）
のハイレベルの第２駆動信号K2を発生し、第３
駆動信号K3はローレベルである。一方作動信号
mbはローレベルでありセツト信号ｃはハイレベ
ルであるので、第１駆動信号K1はハイレベルの
ままである。これらの第１、第２、第３駆動信号
K1，K2，K3は駆動回路２２０に付与される。 かくして駆動回路２２０においてはトランジス
タTR1，TR2，TR3，TR4は導通状態にあり、ト
ランジスタTR8，TR9，TR10は非導通となり、作
動信号maがローレベルの場合はプリセツト信号
em＋１に応じて二進信号Waに相当するパルス幅
（時間幅）の間トランジスタTR5，TR6，TR7は
導通し、作動信号maがハイレベルの場合はプリ
セツト信号em＋１に応じて二進信号Ｗ，Ｖの和
に相当するパルス幅の間トランジスタTR5，
TR6，TR7は導通する。 したがつて、スロツトルアクチユエータACの
電動機２０は、作動信号maがローレベルの場合
はプリセツト信号em＋１に応じて二進信号Waに
相当するパルス幅の間、スロツトル弁１２が開く
側に回転する。作動信号maがハイレベルの場合
はプリセツト信号em＋１に応じて二進信号Wa，
Vaの和に相当するパルス幅の間、スロツトル弁
１２が開く側に回転する。以上の説明から理解さ
れるとおり、スロツトル弁１２の開度は、セツト
スイツチ４０が操作されると、２区間は二進信号
Waにより表わされる加速度に対応して速度を加
速する側に調整され、その後の区間では二進信号
Va，Waにより表される速度差及び加速度の和に
対応して速度を加速する側に調整され、これによ
り、車速の低下割合が徐々に減少し、やがて車輛
が加速され始め設定速度に近づく。 ここにおいて、タイミング信号発生回路１３０
が整形信号ａに応答してゲート信号ｂMを発生す
ると、上記説明と同様にしてラツチ信号ｄM、プ
リセツト信号ｅM及びリセツト信号ｆM，ｇMがタ
イミング信号発生回路１３０から生じる。このと
き、ゲート信号ｂMの周期ＴMは周期T1より長
く、直前に発生したゲート信号ｂM-1の周期ＴM-1
より短い。 しかして、車速差計算回路１７０においてはプ
リセツタブルカウンタ１７１〜１７３がプリセツ
ト信号ｅMに応答して二進信号ｕをプリセツトし
てクロツク信号c2をカウントダウンし始め、カウ
ンタ１７３のキヤリーアウト端子COからローレ
ベル信号が生じると、カウンタ１７１〜１７３が
上記作用説明と同様にしてカウントアツプし始め
る。また、加速度計算回路では、プリセツタブル
アツプダウンカウンタ１８３ａ〜１８３ｃが、プ
リセツト信号ｅMに応答して、カウンタ１８２ａ
〜１８２ｃにて計数済みの周期ＴM-1を表わす二
進信号をプリセツトしてクロツク信号c1をカウン
トダウンし始める。この計数作用が完了すると、
カウンタ１８３ａ，１８３ｂから周期差｜ＴM-1
−ＴM｜を表わす二進信号が生じラツチ回路１８
６ａ，１８６ｂに付与される。このとき、カウン
タ１８３ｃのキヤリーアウト端子CO及びＤ型フ
リツプフロツプ１８５の出力信号はそれぞれハイ
レベル信号及びローレベル信号のままである。 タイミング信号発生回路１３０がクロツク信号
c2及び整形信号ａに応答してゲート信号ｂM+1、
ラツチ信号ｄM+1、プリセツト信号ｅM+1及びリセ
ツト信号ｆM+1，ｇM+1を発生すると、車速差計算
回路１７０においてカウンタ１７１〜１７３によ
りなされている計数作用が完了し、カウンタ１７
２，１７３が周期差｜T1−ＴM｜を表わす二進信
号を発生し、これをラツチ回路１７７，１７８が
ラツチ信号ｄM+1に応答してラツチし二進信号Ｖ
としこれを車速差出力移動回路２３０を介して二
進信号Vaに変換して、補正信号発生回路１９０
に付与する。これと同時にＤ型フリツプフロツプ
１７９が上記作用説明と同様にして負を表わす符
号信号V1（ハイレベル信号）を補正信号発生回
路１９０に付与する。 また、加速度計算回路１８０においてはラツチ
回路１８６ａ，１８６ｂがラツチ信号ｄM+1に応
答して周期｜ＴM-1−ＴM｜を表わす二進信号をラ
ツチし二進信号Ｗとしこれを加速度出力移動回路
２４０を介して二進信号Waに変換して、補正信
号発生回路１９０に付与する。これと同時にＤ型
フリツプフロツプ１８７がＤ型フリツプフロツプ
１８５からのローレベル信号に応答して正を表わ
す符号信号W1（ハイレベル信号）を補正信号発
生回路１９０及び分配回路２００に付与する。 しかして、補正信号発生回路１９０において
は、補正信号Z1はプリセツト信号ｅM+1に応答し
て二進信号Waに相当するパルス幅のローレベル
信号となり、補正信号Z2は作動信号maがローレ
ベルの場合はプリセツト信号ｅM+1に応答して二
進信号Waに相当するパルス幅のハイレベル信号
となり、作動信号maがハイレベルの場合はプリ
セツト信号ｅM+1に応答して二進信号Wa，Vaの
差（｜Ｗ−Ｖ｜の値）に相当するパルス幅のハイ
レベル信号となりそれぞれ分配回路２００に付与
する。 かくして分配回路２００に作動信号mb、符号
信号W1（ハイレベル信号）及び補正信号Z1，Z2
が付与されると、作動信号maがローレベルの場
合はプリセツト信号ｅM+1に応じて二進信号Waに
相当するパルス幅のハイレベルの第３駆動信号
K3を発生し第２駆動信号K2はローレベルであ
り、一方作動信号maがハイレベルの場合はプリ
セツト信号ｅM+1に応じて二進信号Wa，Vaの差
（｜Ｗ−Ｖ｜の値）に相当するパルス幅のハイレ
ベル信号が、Wa＞Vaの場合第３駆動信号K3とし
て発生し、このとき第２駆動信号K2はローレベ
ルでありWa＜Vaの場合第２駆動信号K2として発
生しこのとき第３駆動信号K3はローレベルであ
る、このとき作動信号mbはローレベルでリセツ
ト信号ｃはハイレベルであるので第１駆動信号
K1はハイレベルである。これらの第１、第２、
第３駆動信号K1，K2，K3は駆動回路２２０に付
与される。 かくして駆動回路２２０においてはトランジス
タTR1，TR2，TR3，TR4は導通状態にあり、作
動信号maがローレベルの場合はプリセツト信号
ｅM+1に応じて二進信号Waに相当するパルス幅の
間トランジスタTR8，TR9，TR10は導通し、トラ
ンジスタTR5，TR6，TR7は非導通である。作動
信号maがハイレベルの場合、二進信号Wa，Vaが
Wa＞Vaの場合プリセツト信号ｅM+1に応じて差
（｜Wa−Va｜の値）に相当するパルス幅の間ト
ランジスタTR8，TR9，TR10は導通し、トランジ
スタTR5，TR6，TR7は非導通となり、Wa＜Va
の場合上記と同じ間トランジスタTR5，TR6，
TR7は導通し、トランジスタTR8，TR9，TR10は
非導通となる。 したがつてスロツトルアクチユエータACの電
動機２０は作動信号maがローレベルの場合はプ
リセツト信号ｅM+1に応じて二進信号Waに相当す
るパルス幅の間スロツトル弁１２が閉じる側に回
転する。作動信号maがハイレベルの場合はプリ
セツト信号ｅM+1に応じて二進信号Wa，Vaの差
（｜Wa−Va｜の値）に相当するパルス幅の間、
Wa＞Vaの場合は電動機２０がスロツトル弁１２
が閉じる側に回転する。一方、Wa＜Vaの場合は
電動機２０が逆回転しスロツトル弁１２が開く側
に動く。以上の説明から理解されるとおり、スロ
ツトル弁１２の開度はセツトスイツチ４０が操作
されてから２区間は二進信号Waにより表わされ
る加速度に対応して速度を減速する側に調整さ
れ、その後の区間では二進信号Va，Waにより表
わされる速度差、加速度の差に対応して速度を減
速、加速する側に調整され、これによりスロツト
ル弁１２の開きすぎが抑制されつつ車輛の速度が
所望の設定速度に修正されてゆく。 なお、以上の説明では車速が負荷の増加により
低下した場合について説明したが、車速が負荷の
減少により上昇する場合についても実質的に同様
の作用となるのでその説明は省略する。 以上のごとき定速走行中の車輛をさらに高い速
度にて定速走行させたい場合には、加速スイツチ
６０を閉じて加速指令信号を制御信号発生回路１
４０に付与する（第４図参照）。しかして、この
加速指令信号はインバータ１４６ｂを介して加速
信号ｎとして分配回路２００のORゲート２０８
ａ、ANDゲート２０８ｂ（第１２図参照）とに
付与される。これにより、分配回路２００におい
て作動信号mb（ローレベル）に応じてANDゲー
ト２０９ａがORゲート２０８ａからのハイレベ
ル信号に応答してハイレベル信号を発生し、
ANDゲート２０９ｂはANDゲート２０８ｂから
のローレベル信号によりローレベルとなる。一方
第２駆動信号K2がハイレベルになりトランジス
タTR5，TR6，TR7が導通する。一方第３駆動信
号K3はローレベルになりトランジスタTR8，
TR9，TR10は非導通である。これによりスロツ
トルアクチユエータACの電動機２０はスロツト
ル１２が開く側に回転し車輛は加速される。所望
の高定速走行状態に達したとき加速スイツチ６０
を開けば、その直後に前記制御信号発生回路１４
０において設定信号j1の場合と同様にて現実の高
定速走行速度に対応した設定信号j2が発生する。
然る後は、電動機２０は駆動回路２２０によりタ
イミング発生回路１３０から繰り返し発生する信
号に応答して上記作用説明の場合と同様にして制
御され、その結果電動機２０の正逆回転によりス
ロツトル弁１２の開度が設定され車輛が所望の高
定速状態にて走行する。 また車輛が定速状態で走行中にキヤンセルスイ
ツチ５０を閉じると、作動信号mbはローレベル
からハイレベルとなり（第５図参照）、分配回路
２００において（第１２図参照）、ANDゲート２
０９ａ，２０９ｂ及びNORゲート２０２の出力
信号はすべてローレベルとなり、第１、第２、第
３駆動信号K1，K2，K3がすべてローレベルとな
るため、駆動回路２２０のトランジスタTR1〜
TR10はすべて非導通となりスロツトルアクチユ
エータACはスロツトル弁１２を制御しなくな
る。そしてキヤンセルスイツチ５０を開いてもト
ランジスタTR1，TR2が導通するのみで残りのト
ランジスタTR3〜TR10は非導通状態のままとな
り、スロツトル弁１２はスロツトルアクチユエー
タACにより制御されなくなる。 この状態ではリジユームスイツチ７０を閉じる
と制御信号発生回路１４０において作動信号mb
がローレベル信号として発生し（第５図参照）、
再び駆動回路２２０により電動機２０がタイミン
グ発生回路１３０から繰り返し発生する信号に応
じて上記作動説明の場合と同様にして正逆回転さ
れ、スロツトル弁１２の開度は車輛が所望の元の
定速状態に戻るように制御される。 また、車速が一旦制御幅制限回路１５０にて制
御可能な範囲から外れると、解除信号r1（ハイレ
ベル信号）が発生し、上記のキヤンセルスイツチ
５０を作動させたのちと同様な作用となり、定速
走行状態は解除される。尚車速が制御幅制限回路
１５０により制御可能な範囲の低速側になつた場
合は特に上述の動作の他に解除信号r2（ハイレベ
ル信号）が発生し、制御信号発生回路１４０にお
いて再セツトのためのリジユームスイツチ７０の
動作を禁止する。 なお、本発明の実施にあたつては、スロツトル
アクチユエータACにおける電動機２０に代えて
油圧モーター、空圧モーター等の動力源を採用し
て実施してもよく、この場合直線運動機構２２に
代えてカム機構を採用してもよい。 また、上記実施例においては、リードスイツチ
３２を有する速度センサ３０を採用した場合につ
いて説明したが、これに代えて、例えば、交流発
電型センサ、光電型センサ等を採用してもよい。 また、本発明の実施に際しては、車速設定回路
１６０に代えて、クロツク回路１１０、タイミン
グ発生回路１３０及び制御信号発生回路１４０等
は無関係な状態において、二進コードスイツチの
操作により任意の設定車速を表わす二進信号を生
じるようにした車速設定回路を採用してもよい。 さらに、上記実施例においては、内燃機関１０
のスロツトル弁１２に本発明を適応した例につい
て説明したが、これに限らず、たとえば本発明を
デイーゼル機関に適応することもできる。この場
合、スロツトルアクチユエータACによりデイー
ゼル機関の燃料圧送装置に設けた調量用ラツクを
制御するようにすればよい。 以上詳細説明したとおり、本発明による車輌用
定速走行制御方法においては、前記実施例にてそ
の一例を示したごとく、車輌の現実の走行速度と
所望の設定走行速度との速度差を、この速度差の
時間的変化分に応じて補正し、この補正結果に応
じて前記現実の走行速度を前記設定走行速度に維
持するようにした定速走行制御方法において、前
記現実の走行速度に対応する周期をデイジタル的
に計算し、前記設定走行速度に対応するデイジタ
ル時間を設定時間として設定し、前記計算周期と
前記設定時間との時間差をデイジタル的に計算す
るとともにこの計算時間差の絶対値及び正符号又
は負符号を求め、前記計算周期の減少に応じ前記
計算時間差を分解能の高いデイジタル量に修正
し、前記計算周期とこの計算周期に後続する計算
周期との差をデイジタル的に計算するとともにこ
の計算周期差の絶対値及び正符号又は負符号を求
め、かつ前記計算時間差及び計算周期差の各符号
が共に同一のとき前記計算周期差の絶対値と前記
修正デイジタル量との和を求めて前記補正結果と
し、また前記計算時間差及び計算周期差の各符号
が互いに異なるとき前記計算周期差の絶対値と前
記修正デイジタル量との差を求めて前記補正結果
とするようにしたことにその構成上の特徴があ
る。これにより、本発明による制御方法によれ
ば、車輌の走行速度の変化によつて前記計算周期
と前記設定時間との時間差のデイジタル的な計算
分解能がみかけ上低下したとき、前記計算時間差
が分解能の高いデイジタル量に修正されるので、
常に高い計算分解能のもとにおける前記修正デイ
ジタル量及び前記計算周期差の絶対値の双方に基
き前記計算時間差及び計算周期差の各符号との関
連にて前記現実の走行速度を前記設定走行速度に
維持すべく制御することとなり、その結果、車輌
の走行速度の高低とはかかわりなく高精度にて円
滑に定速走行できる。 また、本発明による車輌用定速走行制御装置に
おいては、車輌の現実の走行速度を速度信号とし
て発生する速度信号発生手段と、車輌の所望の設
定走行速度を設定速度信号として発生する設定速
度信号発生手段と、前記速度信号の値と前記設定
速度信号の値との差を速度差信号として発生する
速度差信号発生手段と、前記速度信号の値の時間
的変化分を加速度信号として発生する加速度信号
発生手段と、前記速度差信号の値を前記加速度信
号の値に応じて補正しこれを出力信号として生じ
る出力信号発生手段とを備えて、前記出力信号の
値に応じて車輌に設けた原動機の作動を制御する
ことにより前記現実の走行速度を前記設定走行速
度に維持するようにした定速走行制御装置におい
て、前記速度信号発生手段が、前記現実の走行速
度に対応する周期をデイジタル的に計算しこれを
前記速度信号に対応する周期信号として発生する
周期計算手段を有し、前記設定速度信号発生手段
が、前記設定走行速度に対応したデイジタル時間
を前記設定速度信号に対応する設定時間信号とし
て発生し、前記速度差信号発生手段が、前記周期
信号の値と前記設定時間信号の値との差をデイジ
タル的に計算しこの計算結果の正符号又は負符号
及び絶対値を第１符号信号及び前記速度差信号に
対応する第１時間差信号としてそれぞれ発生する
第１時間差計算手段と、前記周期信号の値の減少
に応じ前記第１時間差信号の値を分解能の高いデ
イジタル量に修正し修正信号として発生する修正
手段とを有し、前記加速度信号発生手段が、前記
周期計算手段から発生する両周期信号の各値の差
をデイジタル的に計算しこの計算結果の正符号又
は負符号及び絶対値を第２符号信号及び前記加速
度信号に対応する第２時間差信号としてそれぞれ
発生する第２時間差計算手段を有し、かつ前記出
力信号発生手段が前記第１及び第２の符号信号の
各符号が共に同一のとき前記修正信号及び第２時
間差信号の各値の和を求め、前記第１と第２の符
号信号の各符号が互いに異なるとき前記修正信号
及び第２時間差信号の各値の差を求めて、前記和
又は差を前記出力信号として発生するようにした
ことにその構成上の特徴がある。これにより、本
発明装置を各種車輌の原動機に適用した場合に
は、車輌の走行速度の変化によつて前記周期信号
の値と前記設定信号の値との差に対する前記第１
時間差計算手段のデイジタル的な計算分解能がみ
かけ上低下したとき、前記修正手段が前記第１時
間差信号の値を分解能の高いデイジタル量に修正
し修正信号として発生するので、常に高い計算分
解能のもとにおける前記修正信号の値及び前記第
２時間差信号の値の双方に基き前記第１及び第２
の符号信号号の各符号との関連にて前記現実の走
行速度を前記設定速度に維持すべく制御すること
となり、その結果、車輌の走行速度の高低とはか
かわりなく、高精度にて円滑に定速走行できる。
プフロツプ１４３，１４７，１４９は設定信号j1
の立上がりでリセツトまたはセツトされ、それぞ
れの出力信号である作動信号ma，mbは立下がり
作動信号maは補正信号発生回路１９０に、作動
信号mbは分配回路２００に付与され（第５図参
照）またRSフリツプフロツプ１４７の出力信号
は立上がり、ANDゲート１４８に付与される。 タイミング信号発生回路１３０がクロツク信号
c2及び整形信号ａに応答して、ゲート信号b1と同
一の周期T1を有するゲート信号b2、ラツチ信号
d2、プリセツト信号e2及びリセツト信号f2，g2と
順次発生すると、制御幅制限回路１５０において
は、二進カウンタ１５３がゲート信号b2の立上が
りにてクロツク信号c2の計数を完了し、その出力
端Q9，Q10のみからハイレベル信号を発生しAND
ゲート１５５に付与する。しかして、Ｄ型フリツ
プフロツプ１５６がリセツト信号g1によりリセツ
トされた状態にてANDゲート１５５からのハイ
レベル信号に応答してハイレベル信号を生じ、こ
のハイレベル信号をＤ型フリツプフロツプ１５７
がラツチ信号d2に応答してラツチしローレベル信
号を発生して制御信号発生回路１４０に付与す
る。 制御信号発生回路１４０においては、Ｄ型フリ
ツプフロツプ１４２ａから設定信号j1を付与され
ているＤ型フリツプフロツプ１４２ｂが、パワー
オンリセツト回路１４４によりリセツトされた状
態にて、ラツチ信号d2に応答してハイレベル信号
ｋ（第５図参照）を発生し、車速設定回路１６０
においてはプリセツタブルカウンタ１６４〜１６
６がゲート信号b2の立上がりにてクロツク信号c2
の計数を完了してゲート信号b1の周期T1を表わ
す二進信号ｕを発生し車速差計算回路１７０に付
与する。 車速差計算回路１７０（第７図参照）において
は、プリセツタブルアツプダウンカウンタ１７１
〜１７３がプリセツト信号e1に応答してカウンタ
１６４〜１６６からの二進信号ｕをプリセツトし
てゲート信号b2の立下がりと同時にクロツク信号
c2に応じてカウントダウンを開始し、加速度計算
回路１８０においてはプリセツタブルカウンタ１
８２ａ〜１８２ｃがゲート信号b2の立上がりと同
時にクロツク信号c1の計数を完了しゲート信号b1
の周期T1を表わす二進信号を発生し、プリセツ
タブルカウンタ１８３ａ〜１８３ｃがプリセツト
信号e2に応答してカウンタ１８２ａ〜１８２ｃか
らの二進信号をプリセツトしゲート信号b2の立下
がりと同時にクロツク信号c1に応じてカウントダ
ウンを開始する。 タイミング信号発生回路１３０がクロツク回路
１１０からのクロツク信号c2及び波形整形器１２
０からの整形信号ａに応答してゲート信号b3、ラ
ツチ信号d2、プリセツト信号e3及びリセツト信号
f3，g3を順次発生すると、制御信号発生回路１４
０においては、Ｄ型フリツプフロツプ１４２ｂが
ラツチ信号d3に応答して出力信号ｋをローレベル
からハイレベルに反転し、これに応じてＤ型フリ
ツプフロツプ１４２ｃがパワーオンリセツト回路
１４４からのローレベル信号によりリセツトされ
た状態から出力端子Ｑの信号がハイレベルに立上
り、RSフリツプフロツプ１４４がセツトされ作
動信号ma（第５図参照）はハイレベル信号とな
る。しかして作動信号ma，mbのローレベル信号
に応答して補正信号発生回路１９０、分配回路２
００が作動し第１、第２、第３駆動信号K1，
K2，K3の各信号が発生し駆動回路２２０により
スロツトルアクチユエータACにその作動電流が
付与される。これと同時に電磁クラツチ２１の電
磁コイル２１ａが通電されクラツチ板はロータと
固定され一体動作を行ない、かつ電動機２０は第
２、第３駆動信号K2，K3に従い正、逆に回転
し、電磁クラツチ２１、直線運動機構２２、およ
びリンク１３を介してスロツトル弁１２が動かさ
れる。 このような動作過程において車速差計算回路１
７０ではアツプダウンカウンタ１７１〜１７３に
よるカウントダウン作用が進行し完了すると、カ
ウンタ１７２，１７３の出力が零となり、これを
ラツチ回路１７７，１７８がラツチ信号d3に応答
してラツチして二進信号Ｖとし、これを車速差出
力移動回路２３０を介して二進信号Vaに変換し
て補正信号発生回路１９０を付与する。また、加
速度計算回路１８０においては、プリセツタブル
アツプダウンカウンタ１８３ａ〜１８３ｃによる
計数が進行し完了すると、カウンタ１８３ａ，１
８３ｂの出力が零となり、これをラツチ回路１８
６ａ，１８６ｂがラツチ信号d3に応答してラツチ
し二進信号Ｗとしこれを加速度出力移動回路２４
０を介して二進信号Waに変換して補正信号発生
回路１９０に付与する。 しかして、補正信号発生回路１９０は二進信号
Va，Wa（共に零）を付与されても補正信号Z1，
Z2を発生せず、分配回路２００におけるANDゲ
ート２０９ａ，２０９ｂの出力信号が共にローレ
ベルとなる。このため、駆動回路２２０のトラン
ジスタTU5〜TR10は非導通となり電動機２０は
回転しないし、前記したごとく電磁クラツチ２１
は固定されるためスロツトル弁１２はアクセルペ
ダル１４にて動かされていた位置の開度で停止し
車両はそのときの走行速度を維持する。 このような状態において、車輌に対する負荷の
増大により車速が低下し始めタイミング信号発生
回路１３０が整形信号ａに応答してゲート信号
bmを発生すると、このゲート信号bm及びクロツ
ク信号c2に応答してラツチ信号dm、プリセツト
信号em及びリセツト信号fm，gmが順次タイミン
グ信号発生回路１３０から生じる。このとき、ゲ
ート信号bmの周期Tmはゲート信号b1の周期T1
より長い。また、周期Tmはゲート信号bmの直前
に発生したゲート信号bm−１の周期Tm−１より
長いものとする。 しかして、車速差計算回路１７０においては、
プリセツタブルカウンタ１７１〜１７３がプリセ
ツト信号emに応答してカウンタ１６４〜１６６
からの二進信号ｕ（周期T1を表わす）をプリセ
ツトしてゲート信号bmの立下がりと同時にクロ
ツク信号c2に応じてカウントダウンを開始し、加
速度計算回路１８０においてプリセツタブルアツ
プダウンカウンタ１８３ａ〜１８３ｃが、プリセ
ツト信号emに応答して、カウンタ１８２ａ〜１
８２ｃにて計数済みの周期Tm−１を表わす二進
信号をプリセツトし、ゲート信号bmの立下がり
と同時にクロツク信号c1に応じてカウントダウン
を開始する。なお、制御信号発生回路１４０はロ
ーレベルの作動信号ｒを発生し続け、制御幅制限
回路１５０からの解除信号r1，r2はローレベル信
号のままであり、車速設定回路１６０におけるプ
リセツタブルカウンタ１６４〜１６６は二進信号
ｕを記憶したままである。 車速差計算回路１７０ではアツプダウンカウン
タ１７１〜１７３によるカウントダウン作用が進
行し、カウンタ１７３のキヤリーアウト端子から
ローレベル信号が生じると、Ｄ型フリツプフロツ
プ１７５がNORゲート１７４からのハイレベル
出力信号に応答してハイレベル出力信号を発生し
カウンタ１７１〜１７３及びＤ型フリツプフロツ
プ１７９に付与する。これにより、カウンタ１７
１〜１７３がカウントアツプを開始する。また、
加速度計算回路１８０においては、プリセツタブ
ルアツプダウンカウンタ１８３ａ〜１８３ｃによ
るカウントダウンが進行し、カウンタ１８３ｃの
キヤリーアウト端子COからローレベル信号が生
じると、Ｄ型フリツプフロツプ１８５がNORゲ
ート１８４からのハイレベル信号に応答してハイ
レベル信号を発生しカウンタ１８３ａ〜１８３ｃ
及びＤ型フリツプフロツプ１８７に付与する。こ
れより、カウンタ１８３ａ〜１８３ｃがカウント
アツプを開始する。 タイミング信号発生回路１３０がクロツク信号
c2及び整形信号ａに応答してゲート信号、bm＋
１、ラツチ信号dm＋１、プリセツト信号em＋１
及びリセツト信号fm＋１を順次発生すると、車
速差計算回路１７０のカウンタ１７１〜１７３に
よりなされているカウントアツプ作用がゲート信
号bm＋１の立上がりにて完了し、カウンタ１７
２，１７３が周期差｜T1−Tm｜即ち車速差を表
わす二進信号をラツチ回路１７７，１７８に付与
する。すると、ラツチ回路１７７，１７８がラツ
チ信号dm＋１に応答して上記二進信号をラツチ
し二進信号Ｖとしこれを車速差出力移動回路２３
０を介して二進信号Vaに変換して、補正信号発
生回路１９０に付与する。またこれと同時にＤ型
フリツプフロツプ１７９がＤ型フリツプフロツプ
１７５からのハイレベル信号を負を表わす符号信
号V1（ハイレベル信号）として補正信号発生回
路１９０に付与する。 また、加速度計算回路１８０のカウンタ１８３
ａ〜１８３ｃによりなされているカウントアツプ
作用がゲート信号bm＋１の立上がりにて完了
し、カウンタ１８３ａ，１８３ｂが周期差｜Tm
−１−Tm｜即ち加速度を表わす二進信号をラツ
チ回路１８６ａ，１８６ｂに付与する。すると、
ラツチ回路１８６ａ，１８６ｂが上記二進信号を
ラツチ信号dm＋１に応答してラツチし二進信号
Ｗとしこれを加速度出力移動回路２４０を介して
二進信号Waに変換して、補正信号発生回路１９
０に付与する。これと同時にＤ型フリツプフロツ
プ１８７がＤ型フリツプフロツプ１８５からのハ
イレベル信号を負を表わす符号信号W1（ローレ
ベル信号）として補正信号発生回路１９０及び分
配回路２００に付与する。 しかして、補正信号発生回路１９０において
は、補正信号Z1はローレベル信号となり、補正信
号Z2は作動信号maがローレベルの場合はプリセ
ツト信号em＋１に応じて二進信号Waに相当する
パルス幅のハイレベル信号を発生し、作動信号
maがハイレベルの場合はプリセツト信号em＋１
に応じて二進信号Wa，Vaの和に相当するパルス
幅のハイレベル信号を発生し、それぞれ分配回路
２００に付与する。かくして、分配回路２００に
作動信号mb、符号信号W1（ローレベル信号）及
び補正信号Z1，Z2が付与されると、作動信号ma
がローレベルの場合はプリセツト信号em＋１に
応じて二進信号Waに相当するパルス幅のハイレ
ベルの第２駆動信号K2を発生し、第３駆動信号
K3はローレベルであり、作動信号maがハイレベ
ルの場合はプリセツト信号em＋１に応じて二進
信号Wa，Vaの和に相当するパルス幅（時間幅）
のハイレベルの第２駆動信号K2を発生し、第３
駆動信号K3はローレベルである。一方作動信号
mbはローレベルでありセツト信号ｃはハイレベ
ルであるので、第１駆動信号K1はハイレベルの
ままである。これらの第１、第２、第３駆動信号
K1，K2，K3は駆動回路２２０に付与される。 かくして駆動回路２２０においてはトランジス
タTR1，TR2，TR3，TR4は導通状態にあり、ト
ランジスタTR8，TR9，TR10は非導通となり、作
動信号maがローレベルの場合はプリセツト信号
em＋１に応じて二進信号Waに相当するパルス幅
（時間幅）の間トランジスタTR5，TR6，TR7は
導通し、作動信号maがハイレベルの場合はプリ
セツト信号em＋１に応じて二進信号Ｗ，Ｖの和
に相当するパルス幅の間トランジスタTR5，
TR6，TR7は導通する。 したがつて、スロツトルアクチユエータACの
電動機２０は、作動信号maがローレベルの場合
はプリセツト信号em＋１に応じて二進信号Waに
相当するパルス幅の間、スロツトル弁１２が開く
側に回転する。作動信号maがハイレベルの場合
はプリセツト信号em＋１に応じて二進信号Wa，
Vaの和に相当するパルス幅の間、スロツトル弁
１２が開く側に回転する。以上の説明から理解さ
れるとおり、スロツトル弁１２の開度は、セツト
スイツチ４０が操作されると、２区間は二進信号
Waにより表わされる加速度に対応して速度を加
速する側に調整され、その後の区間では二進信号
Va，Waにより表される速度差及び加速度の和に
対応して速度を加速する側に調整され、これによ
り、車速の低下割合が徐々に減少し、やがて車輛
が加速され始め設定速度に近づく。 ここにおいて、タイミング信号発生回路１３０
が整形信号ａに応答してゲート信号ｂMを発生す
ると、上記説明と同様にしてラツチ信号ｄM、プ
リセツト信号ｅM及びリセツト信号ｆM，ｇMがタ
イミング信号発生回路１３０から生じる。このと
き、ゲート信号ｂMの周期ＴMは周期T1より長
く、直前に発生したゲート信号ｂM-1の周期ＴM-1
より短い。 しかして、車速差計算回路１７０においてはプ
リセツタブルカウンタ１７１〜１７３がプリセツ
ト信号ｅMに応答して二進信号ｕをプリセツトし
てクロツク信号c2をカウントダウンし始め、カウ
ンタ１７３のキヤリーアウト端子COからローレ
ベル信号が生じると、カウンタ１７１〜１７３が
上記作用説明と同様にしてカウントアツプし始め
る。また、加速度計算回路では、プリセツタブル
アツプダウンカウンタ１８３ａ〜１８３ｃが、プ
リセツト信号ｅMに応答して、カウンタ１８２ａ
〜１８２ｃにて計数済みの周期ＴM-1を表わす二
進信号をプリセツトしてクロツク信号c1をカウン
トダウンし始める。この計数作用が完了すると、
カウンタ１８３ａ，１８３ｂから周期差｜ＴM-1
−ＴM｜を表わす二進信号が生じラツチ回路１８
６ａ，１８６ｂに付与される。このとき、カウン
タ１８３ｃのキヤリーアウト端子CO及びＤ型フ
リツプフロツプ１８５の出力信号はそれぞれハイ
レベル信号及びローレベル信号のままである。 タイミング信号発生回路１３０がクロツク信号
c2及び整形信号ａに応答してゲート信号ｂM+1、
ラツチ信号ｄM+1、プリセツト信号ｅM+1及びリセ
ツト信号ｆM+1，ｇM+1を発生すると、車速差計算
回路１７０においてカウンタ１７１〜１７３によ
りなされている計数作用が完了し、カウンタ１７
２，１７３が周期差｜T1−ＴM｜を表わす二進信
号を発生し、これをラツチ回路１７７，１７８が
ラツチ信号ｄM+1に応答してラツチし二進信号Ｖ
としこれを車速差出力移動回路２３０を介して二
進信号Vaに変換して、補正信号発生回路１９０
に付与する。これと同時にＤ型フリツプフロツプ
１７９が上記作用説明と同様にして負を表わす符
号信号V1（ハイレベル信号）を補正信号発生回
路１９０に付与する。 また、加速度計算回路１８０においてはラツチ
回路１８６ａ，１８６ｂがラツチ信号ｄM+1に応
答して周期｜ＴM-1−ＴM｜を表わす二進信号をラ
ツチし二進信号Ｗとしこれを加速度出力移動回路
２４０を介して二進信号Waに変換して、補正信
号発生回路１９０に付与する。これと同時にＤ型
フリツプフロツプ１８７がＤ型フリツプフロツプ
１８５からのローレベル信号に応答して正を表わ
す符号信号W1（ハイレベル信号）を補正信号発
生回路１９０及び分配回路２００に付与する。 しかして、補正信号発生回路１９０において
は、補正信号Z1はプリセツト信号ｅM+1に応答し
て二進信号Waに相当するパルス幅のローレベル
信号となり、補正信号Z2は作動信号maがローレ
ベルの場合はプリセツト信号ｅM+1に応答して二
進信号Waに相当するパルス幅のハイレベル信号
となり、作動信号maがハイレベルの場合はプリ
セツト信号ｅM+1に応答して二進信号Wa，Vaの
差（｜Ｗ−Ｖ｜の値）に相当するパルス幅のハイ
レベル信号となりそれぞれ分配回路２００に付与
する。 かくして分配回路２００に作動信号mb、符号
信号W1（ハイレベル信号）及び補正信号Z1，Z2
が付与されると、作動信号maがローレベルの場
合はプリセツト信号ｅM+1に応じて二進信号Waに
相当するパルス幅のハイレベルの第３駆動信号
K3を発生し第２駆動信号K2はローレベルであ
り、一方作動信号maがハイレベルの場合はプリ
セツト信号ｅM+1に応じて二進信号Wa，Vaの差
（｜Ｗ−Ｖ｜の値）に相当するパルス幅のハイレ
ベル信号が、Wa＞Vaの場合第３駆動信号K3とし
て発生し、このとき第２駆動信号K2はローレベ
ルでありWa＜Vaの場合第２駆動信号K2として発
生しこのとき第３駆動信号K3はローレベルであ
る、このとき作動信号mbはローレベルでリセツ
ト信号ｃはハイレベルであるので第１駆動信号
K1はハイレベルである。これらの第１、第２、
第３駆動信号K1，K2，K3は駆動回路２２０に付
与される。 かくして駆動回路２２０においてはトランジス
タTR1，TR2，TR3，TR4は導通状態にあり、作
動信号maがローレベルの場合はプリセツト信号
ｅM+1に応じて二進信号Waに相当するパルス幅の
間トランジスタTR8，TR9，TR10は導通し、トラ
ンジスタTR5，TR6，TR7は非導通である。作動
信号maがハイレベルの場合、二進信号Wa，Vaが
Wa＞Vaの場合プリセツト信号ｅM+1に応じて差
（｜Wa−Va｜の値）に相当するパルス幅の間ト
ランジスタTR8，TR9，TR10は導通し、トランジ
スタTR5，TR6，TR7は非導通となり、Wa＜Va
の場合上記と同じ間トランジスタTR5，TR6，
TR7は導通し、トランジスタTR8，TR9，TR10は
非導通となる。 したがつてスロツトルアクチユエータACの電
動機２０は作動信号maがローレベルの場合はプ
リセツト信号ｅM+1に応じて二進信号Waに相当す
るパルス幅の間スロツトル弁１２が閉じる側に回
転する。作動信号maがハイレベルの場合はプリ
セツト信号ｅM+1に応じて二進信号Wa，Vaの差
（｜Wa−Va｜の値）に相当するパルス幅の間、
Wa＞Vaの場合は電動機２０がスロツトル弁１２
が閉じる側に回転する。一方、Wa＜Vaの場合は
電動機２０が逆回転しスロツトル弁１２が開く側
に動く。以上の説明から理解されるとおり、スロ
ツトル弁１２の開度はセツトスイツチ４０が操作
されてから２区間は二進信号Waにより表わされ
る加速度に対応して速度を減速する側に調整さ
れ、その後の区間では二進信号Va，Waにより表
わされる速度差、加速度の差に対応して速度を減
速、加速する側に調整され、これによりスロツト
ル弁１２の開きすぎが抑制されつつ車輛の速度が
所望の設定速度に修正されてゆく。 なお、以上の説明では車速が負荷の増加により
低下した場合について説明したが、車速が負荷の
減少により上昇する場合についても実質的に同様
の作用となるのでその説明は省略する。 以上のごとき定速走行中の車輛をさらに高い速
度にて定速走行させたい場合には、加速スイツチ
６０を閉じて加速指令信号を制御信号発生回路１
４０に付与する（第４図参照）。しかして、この
加速指令信号はインバータ１４６ｂを介して加速
信号ｎとして分配回路２００のORゲート２０８
ａ、ANDゲート２０８ｂ（第１２図参照）とに
付与される。これにより、分配回路２００におい
て作動信号mb（ローレベル）に応じてANDゲー
ト２０９ａがORゲート２０８ａからのハイレベ
ル信号に応答してハイレベル信号を発生し、
ANDゲート２０９ｂはANDゲート２０８ｂから
のローレベル信号によりローレベルとなる。一方
第２駆動信号K2がハイレベルになりトランジス
タTR5，TR6，TR7が導通する。一方第３駆動信
号K3はローレベルになりトランジスタTR8，
TR9，TR10は非導通である。これによりスロツ
トルアクチユエータACの電動機２０はスロツト
ル１２が開く側に回転し車輛は加速される。所望
の高定速走行状態に達したとき加速スイツチ６０
を開けば、その直後に前記制御信号発生回路１４
０において設定信号j1の場合と同様にて現実の高
定速走行速度に対応した設定信号j2が発生する。
然る後は、電動機２０は駆動回路２２０によりタ
イミング発生回路１３０から繰り返し発生する信
号に応答して上記作用説明の場合と同様にして制
御され、その結果電動機２０の正逆回転によりス
ロツトル弁１２の開度が設定され車輛が所望の高
定速状態にて走行する。 また車輛が定速状態で走行中にキヤンセルスイ
ツチ５０を閉じると、作動信号mbはローレベル
からハイレベルとなり（第５図参照）、分配回路
２００において（第１２図参照）、ANDゲート２
０９ａ，２０９ｂ及びNORゲート２０２の出力
信号はすべてローレベルとなり、第１、第２、第
３駆動信号K1，K2，K3がすべてローレベルとな
るため、駆動回路２２０のトランジスタTR1〜
TR10はすべて非導通となりスロツトルアクチユ
エータACはスロツトル弁１２を制御しなくな
る。そしてキヤンセルスイツチ５０を開いてもト
ランジスタTR1，TR2が導通するのみで残りのト
ランジスタTR3〜TR10は非導通状態のままとな
り、スロツトル弁１２はスロツトルアクチユエー
タACにより制御されなくなる。 この状態ではリジユームスイツチ７０を閉じる
と制御信号発生回路１４０において作動信号mb
がローレベル信号として発生し（第５図参照）、
再び駆動回路２２０により電動機２０がタイミン
グ発生回路１３０から繰り返し発生する信号に応
じて上記作動説明の場合と同様にして正逆回転さ
れ、スロツトル弁１２の開度は車輛が所望の元の
定速状態に戻るように制御される。 また、車速が一旦制御幅制限回路１５０にて制
御可能な範囲から外れると、解除信号r1（ハイレ
ベル信号）が発生し、上記のキヤンセルスイツチ
５０を作動させたのちと同様な作用となり、定速
走行状態は解除される。尚車速が制御幅制限回路
１５０により制御可能な範囲の低速側になつた場
合は特に上述の動作の他に解除信号r2（ハイレベ
ル信号）が発生し、制御信号発生回路１４０にお
いて再セツトのためのリジユームスイツチ７０の
動作を禁止する。 なお、本発明の実施にあたつては、スロツトル
アクチユエータACにおける電動機２０に代えて
油圧モーター、空圧モーター等の動力源を採用し
て実施してもよく、この場合直線運動機構２２に
代えてカム機構を採用してもよい。 また、上記実施例においては、リードスイツチ
３２を有する速度センサ３０を採用した場合につ
いて説明したが、これに代えて、例えば、交流発
電型センサ、光電型センサ等を採用してもよい。 また、本発明の実施に際しては、車速設定回路
１６０に代えて、クロツク回路１１０、タイミン
グ発生回路１３０及び制御信号発生回路１４０等
は無関係な状態において、二進コードスイツチの
操作により任意の設定車速を表わす二進信号を生
じるようにした車速設定回路を採用してもよい。 さらに、上記実施例においては、内燃機関１０
のスロツトル弁１２に本発明を適応した例につい
て説明したが、これに限らず、たとえば本発明を
デイーゼル機関に適応することもできる。この場
合、スロツトルアクチユエータACによりデイー
ゼル機関の燃料圧送装置に設けた調量用ラツクを
制御するようにすればよい。 以上詳細説明したとおり、本発明による車輌用
定速走行制御方法においては、前記実施例にてそ
の一例を示したごとく、車輌の現実の走行速度と
所望の設定走行速度との速度差を、この速度差の
時間的変化分に応じて補正し、この補正結果に応
じて前記現実の走行速度を前記設定走行速度に維
持するようにした定速走行制御方法において、前
記現実の走行速度に対応する周期をデイジタル的
に計算し、前記設定走行速度に対応するデイジタ
ル時間を設定時間として設定し、前記計算周期と
前記設定時間との時間差をデイジタル的に計算す
るとともにこの計算時間差の絶対値及び正符号又
は負符号を求め、前記計算周期の減少に応じ前記
計算時間差を分解能の高いデイジタル量に修正
し、前記計算周期とこの計算周期に後続する計算
周期との差をデイジタル的に計算するとともにこ
の計算周期差の絶対値及び正符号又は負符号を求
め、かつ前記計算時間差及び計算周期差の各符号
が共に同一のとき前記計算周期差の絶対値と前記
修正デイジタル量との和を求めて前記補正結果と
し、また前記計算時間差及び計算周期差の各符号
が互いに異なるとき前記計算周期差の絶対値と前
記修正デイジタル量との差を求めて前記補正結果
とするようにしたことにその構成上の特徴があ
る。これにより、本発明による制御方法によれ
ば、車輌の走行速度の変化によつて前記計算周期
と前記設定時間との時間差のデイジタル的な計算
分解能がみかけ上低下したとき、前記計算時間差
が分解能の高いデイジタル量に修正されるので、
常に高い計算分解能のもとにおける前記修正デイ
ジタル量及び前記計算周期差の絶対値の双方に基
き前記計算時間差及び計算周期差の各符号との関
連にて前記現実の走行速度を前記設定走行速度に
維持すべく制御することとなり、その結果、車輌
の走行速度の高低とはかかわりなく高精度にて円
滑に定速走行できる。 また、本発明による車輌用定速走行制御装置に
おいては、車輌の現実の走行速度を速度信号とし
て発生する速度信号発生手段と、車輌の所望の設
定走行速度を設定速度信号として発生する設定速
度信号発生手段と、前記速度信号の値と前記設定
速度信号の値との差を速度差信号として発生する
速度差信号発生手段と、前記速度信号の値の時間
的変化分を加速度信号として発生する加速度信号
発生手段と、前記速度差信号の値を前記加速度信
号の値に応じて補正しこれを出力信号として生じ
る出力信号発生手段とを備えて、前記出力信号の
値に応じて車輌に設けた原動機の作動を制御する
ことにより前記現実の走行速度を前記設定走行速
度に維持するようにした定速走行制御装置におい
て、前記速度信号発生手段が、前記現実の走行速
度に対応する周期をデイジタル的に計算しこれを
前記速度信号に対応する周期信号として発生する
周期計算手段を有し、前記設定速度信号発生手段
が、前記設定走行速度に対応したデイジタル時間
を前記設定速度信号に対応する設定時間信号とし
て発生し、前記速度差信号発生手段が、前記周期
信号の値と前記設定時間信号の値との差をデイジ
タル的に計算しこの計算結果の正符号又は負符号
及び絶対値を第１符号信号及び前記速度差信号に
対応する第１時間差信号としてそれぞれ発生する
第１時間差計算手段と、前記周期信号の値の減少
に応じ前記第１時間差信号の値を分解能の高いデ
イジタル量に修正し修正信号として発生する修正
手段とを有し、前記加速度信号発生手段が、前記
周期計算手段から発生する両周期信号の各値の差
をデイジタル的に計算しこの計算結果の正符号又
は負符号及び絶対値を第２符号信号及び前記加速
度信号に対応する第２時間差信号としてそれぞれ
発生する第２時間差計算手段を有し、かつ前記出
力信号発生手段が前記第１及び第２の符号信号の
各符号が共に同一のとき前記修正信号及び第２時
間差信号の各値の和を求め、前記第１と第２の符
号信号の各符号が互いに異なるとき前記修正信号
及び第２時間差信号の各値の差を求めて、前記和
又は差を前記出力信号として発生するようにした
ことにその構成上の特徴がある。これにより、本
発明装置を各種車輌の原動機に適用した場合に
は、車輌の走行速度の変化によつて前記周期信号
の値と前記設定信号の値との差に対する前記第１
時間差計算手段のデイジタル的な計算分解能がみ
かけ上低下したとき、前記修正手段が前記第１時
間差信号の値を分解能の高いデイジタル量に修正
し修正信号として発生するので、常に高い計算分
解能のもとにおける前記修正信号の値及び前記第
２時間差信号の値の双方に基き前記第１及び第２
の符号信号号の各符号との関連にて前記現実の走
行速度を前記設定速度に維持すべく制御すること
となり、その結果、車輌の走行速度の高低とはか
かわりなく、高精度にて円滑に定速走行できる。
第１図は、本発明による車輛用定速走行制御装
置のブロツク図、第２図は、第１図に示したクロ
ツク回路、波形整形器及びタイミング信号発生回
路の各電子回路図、第３図は、タイミング信号発
生回路の種々の点において得られる波形図、第４
図は、第１図に示した制御信号発生回路の電子回
路図、第５図は、制御信号発生回路、タイミング
信号発生回路、セツトスイツチ、キヤンセルスイ
ツチ及びリジユームスイツチにおける種々の点か
ら得られる波形図、第６図は、第１図に示した制
御幅制限回路の電子回路図、第７図は、第１図に
示した車速設定回路及び車速差計算回路の各電子
回路図、第８図は、第１図に示した加速度計算回
路の電子回路図、第９図は、第１図に示した出力
移動指令回路の電子回路図、第１０図は、第１図
に示した車速差出力移動回路及び加速度出力移動
回路の各電子回路図、第１１図は、第１図に示し
た補正信号発生回路の電子回路図、及び第１２図
は第１図に示した分配回路及び駆動回路の電子回
路図である。 符号の説明 １０…内燃機関、１２…スロツト
ル弁、３０…速度センサ、１１０…クロツク回
路、１２０…波形整形器、１３０…タイミング信
号発生回路、１５０…制御幅制限回路、１６０…
車速設定回路、１７０…車速差計算回路、１８０
…加速度計算回路、１９０…補正信号発生回路、
２００…分配回路、２１０…出力移動指令回路、
２２０…駆動回路、２３０…車速差出力移動回
路、２４０…加速度出力移動回路。
置のブロツク図、第２図は、第１図に示したクロ
ツク回路、波形整形器及びタイミング信号発生回
路の各電子回路図、第３図は、タイミング信号発
生回路の種々の点において得られる波形図、第４
図は、第１図に示した制御信号発生回路の電子回
路図、第５図は、制御信号発生回路、タイミング
信号発生回路、セツトスイツチ、キヤンセルスイ
ツチ及びリジユームスイツチにおける種々の点か
ら得られる波形図、第６図は、第１図に示した制
御幅制限回路の電子回路図、第７図は、第１図に
示した車速設定回路及び車速差計算回路の各電子
回路図、第８図は、第１図に示した加速度計算回
路の電子回路図、第９図は、第１図に示した出力
移動指令回路の電子回路図、第１０図は、第１図
に示した車速差出力移動回路及び加速度出力移動
回路の各電子回路図、第１１図は、第１図に示し
た補正信号発生回路の電子回路図、及び第１２図
は第１図に示した分配回路及び駆動回路の電子回
路図である。 符号の説明 １０…内燃機関、１２…スロツト
ル弁、３０…速度センサ、１１０…クロツク回
路、１２０…波形整形器、１３０…タイミング信
号発生回路、１５０…制御幅制限回路、１６０…
車速設定回路、１７０…車速差計算回路、１８０
…加速度計算回路、１９０…補正信号発生回路、
２００…分配回路、２１０…出力移動指令回路、
２２０…駆動回路、２３０…車速差出力移動回
路、２４０…加速度出力移動回路。
Claims (1)
- 【特許請求の範囲】 １ 車輌の現実の走行速度と所望の設定走行速度
との速度差を、この速度差の時間的変化分に応じ
て補正し、この補正結果に応じて前記現実の走行
速度を前記設定走行速度に維持するようにした定
速走行制御方法において、前記現実の走行速度に
対応する周期をデイジタル的に計算し、前記設定
走行速度に対応するデイジタル時間を設定時間と
して設定し、前記計算周期と前記設定時間との時
間差をデイジタル的に計算するとともにこの計算
時間差の絶対値及び正符号又は負符号を求め、前
記計算周期の減少に応じ前記計算時間差を分解能
の高いデイジタル量に修正し、前記計算周期とこ
の計算周期に後続する計算周期との差をデイジタ
ル的に計算するとともにこの計算周期差の絶対値
及び正符号又は負符号を求め、かつ前記計算時間
差及び計算周期差の各符号が共に同一のとき前記
計算周期差の絶対値と前記修正デイジタル量との
和を求めて前記補正結果とし、また前記計算時間
差及び計算周期差の各符号が互いに異なるとき前
記計算周期差の絶対値と前記修正デイジタル量と
の差を求めて前記補正結果とするようにしたこと
を特徴とする車輌用定速走行制御方法。 ２ 車輌の現実の走行速度を速度信号として発生
する速度信号発生手段と、車輌の所望の設定走行
速度を設定速度信号として発生する設定速度信号
発生手段と、前記速度信号の値と前記設定速度信
号の値との差を速度差信号として発生する速度差
信号発生手段と、前記速度信号の値の時間的変化
分を加速度信号として発生する加速度信号発生手
段と、前記速度差信号の値を前記加速度信号の値
に応じて補正しこれを出力信号として生じる出力
信号発生手段とを備えて、前記出力信号の値に応
じて車輌に設けた原動機の作動を制御することに
より前記現実の走行速度を前記設定走行速度に維
持するようにした定速走行制御装置において、前
記速度信号発生手段が、前記現実の走行速度に対
応する周期をデイジタル的に計算しこれを前記速
度信号に対応する周期信号として発生する周期計
算手段を有し、前記設定速度信号発生手段が、前
記設定走行速度に対応したデイジタル時間を前記
設定速度信号に対応する設定時間信号として発生
し、前記速度差信号発生手段が、前記周期信号の
値と前記設定時間信号の値との差をデイジタル的
に計算しこの計算結果の正符号又は負符号及び絶
対値を第１符号信号及び前記速度差信号に対応す
る第１時間差信号としてそれぞれ発生する第１時
間差計算手段と、前記周期信号の値の減少に応じ
前記第１時間差信号の値を分解能の高いデイジタ
ル量に修正し修正信号として発生する修正手段と
を有し、前記加速度信号発生手段が、前記周期計
算手段から発生する両周期信号の各値の差をデイ
ジタル的に計算しこの計算結果の正符号又は負符
号及び絶対値を第２符号信号及び前記加速度信号
に対応する第２時間差信号としてそれぞれ発生す
る第２時間差計算手段を有し、かつ前記出力信号
発生手段が前記第１及び第２の符号信号の各符号
が共に同一のとき前記修正信号及び第２時間差信
号の各値の和を求め、前記第１と第２の符号信号
の各符号が互いに異なるとき前記修正信号及び第
２時間差信号の各値の差を求めて、前記和又は差
を前記出力信号として発生するようにしたことを
特徴とする車輌用定速走行制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1962880A JPS56116120A (en) | 1980-02-18 | 1980-02-18 | Constant-speed traveling controller for vehicle |
| US06/232,221 US4451888A (en) | 1980-02-18 | 1981-02-06 | Speed control method and apparatus for automotive vehicles |
| DE19813104925 DE3104925A1 (de) | 1980-02-18 | 1981-02-11 | Verfahren und vorrichtung zur geschwindigkeitsregelung bei kraftfahrzeugen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1962880A JPS56116120A (en) | 1980-02-18 | 1980-02-18 | Constant-speed traveling controller for vehicle |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56116120A JPS56116120A (en) | 1981-09-11 |
| JPS6153252B2 true JPS6153252B2 (ja) | 1986-11-17 |
Family
ID=12004456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1962880A Granted JPS56116120A (en) | 1980-02-18 | 1980-02-18 | Constant-speed traveling controller for vehicle |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4451888A (ja) |
| JP (1) | JPS56116120A (ja) |
| DE (1) | DE3104925A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5972491B1 (ja) * | 2016-02-18 | 2016-08-17 | みなと観光バス株式会社 | 車両用インターフェースユニット、及びデジタルタコグラフ |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140817A (ja) * | 1982-02-15 | 1983-08-20 | Nippon Soken Inc | 車両用定速走行制御装置 |
| JPS5927320A (ja) * | 1982-08-05 | 1984-02-13 | Nippon Jiyosetsuki Seisakusho:Kk | ロ−タリ除雪車に於ける走行速度の制御装置 |
| US4553621A (en) * | 1982-09-21 | 1985-11-19 | Aisin Seiki Kabushiki Kaisha | Automobile speed control system |
| US4697478A (en) * | 1985-09-11 | 1987-10-06 | Mazda Motor Corporation | Automatic cruise control system for a motor vehicle |
| US4856609A (en) * | 1986-07-18 | 1989-08-15 | Mitsubishi Denki Kabushiki Kaisha | Constant-speed running control device for vehicles |
| JPS6350734U (ja) * | 1986-09-20 | 1988-04-06 | ||
| US4924397A (en) * | 1986-12-08 | 1990-05-08 | Honda Giken Kogyo K.K. | Vehicle cruise control system |
| US4849892A (en) * | 1987-03-06 | 1989-07-18 | Chrysler Motors Corporation | Method of determining and using an acceleration correction in an integrated acceleration based electronic speed control system for vehicles |
| US4890231A (en) * | 1987-03-06 | 1989-12-26 | Chrysler Motors Corporation | Method of disabling a resume switch in an electronic speed control system for vehicles |
| US4896267A (en) * | 1987-03-06 | 1990-01-23 | Chrysler Motors Corporation | Electronic speed control system for vehicles, a method of determining the condition of a manual transmission clutch and of a park/neutral gear in an automatic transmission |
| US4860210A (en) * | 1987-03-06 | 1989-08-22 | Chrysler Motors Corporation | Method of determining and using a filtered speed error in an integrated acceleration based electronic speed control system for vehicles |
| JPS6412935A (en) * | 1987-07-02 | 1989-01-17 | Mitsubishi Electric Corp | Constant-speed travel device for vehicle |
| JPS6456238A (en) * | 1987-08-25 | 1989-03-03 | Fuji Heavy Ind Ltd | Constant speed control device for vehicle provided with continuously variable transmission |
| US4905154A (en) * | 1988-03-14 | 1990-02-27 | Chrysler Motors Corporation | Method for compensating for cable length in a vehicle electronic speed control system |
| JPH085347B2 (ja) * | 1988-04-28 | 1996-01-24 | 三菱電機株式会社 | 車両用定速走行装置 |
| JP2926064B2 (ja) * | 1989-04-30 | 1999-07-28 | マツダ株式会社 | 車両用定速走行装置 |
| JPH07112788B2 (ja) * | 1989-08-31 | 1995-12-06 | 日産自動車株式会社 | 自動車用定速走行装置 |
| CN104808706A (zh) * | 2015-05-07 | 2015-07-29 | 张育仁 | 一种基于车速控制的汽车减速带及控制方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523077B1 (ja) * | 1970-01-08 | 1977-01-26 | ||
| US3885137A (en) * | 1972-05-08 | 1975-05-20 | Aisin Seiki | Method and system for constant-speed running of vehicles |
| US3983954A (en) * | 1974-01-17 | 1976-10-05 | Associated Engineering Limited | Speed responsive systems |
| US4215760A (en) * | 1977-03-22 | 1980-08-05 | Aisin Seiki Kabushiki Kaisha | Automobile speed control system |
| JPS5925867B2 (ja) * | 1978-12-15 | 1984-06-21 | 株式会社日本自動車部品総合研究所 | 車輌用定速走行制御装置 |
| JPS5611518A (en) * | 1979-07-09 | 1981-02-04 | Nippon Soken Inc | Control unit for constant speed running for vehicle |
| JPS5618041A (en) * | 1979-07-20 | 1981-02-20 | Nippon Soken Inc | Constant speed travelling controller for vehicle |
-
1980
- 1980-02-18 JP JP1962880A patent/JPS56116120A/ja active Granted
-
1981
- 1981-02-06 US US06/232,221 patent/US4451888A/en not_active Expired - Fee Related
- 1981-02-11 DE DE19813104925 patent/DE3104925A1/de not_active Ceased
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5972491B1 (ja) * | 2016-02-18 | 2016-08-17 | みなと観光バス株式会社 | 車両用インターフェースユニット、及びデジタルタコグラフ |
| WO2017141463A1 (ja) * | 2016-02-18 | 2017-08-24 | みなと観光バス株式会社 | 車両用インターフェースユニット、及びデジタルタコグラフ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56116120A (en) | 1981-09-11 |
| US4451888A (en) | 1984-05-29 |
| DE3104925A1 (de) | 1981-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6153252B2 (ja) | ||
| US4250854A (en) | Speed control system for automotive vehicles | |
| US4359125A (en) | Electronic speed control system for vehicles | |
| US4325336A (en) | Electronic speed control system for automotive vehicles | |
| US3970160A (en) | Control means for electrically powered transportation means | |
| CA1100608A (en) | Motor vehicle speed control system | |
| JPS6345975B2 (ja) | ||
| US3804193A (en) | Automatic constant speed control system for vehicles | |
| US3335830A (en) | Methods and devices for automatic transmissions for vehicles | |
| JPS6071341A (ja) | 定速走行装置 | |
| US2169216A (en) | Accelerator timer control | |
| JPS5472359A (en) | Speed ratio control system for stageless speed change gear in vehicle | |
| US4263537A (en) | Controlled positioning of a motor shaft | |
| JPH0214211B2 (ja) | ||
| JPH023734B2 (ja) | ||
| US3752252A (en) | Method and apparatus for control of a vehicle constant speed mechanism | |
| CN1032523A (zh) | 反复前进后退起动车辆的方法 | |
| GB1437083A (en) | Vehicle speed limiter | |
| JPH06144080A (ja) | 自動定速走行装置の制御方法 | |
| JPS6114011B2 (ja) | ||
| IT1262390B (it) | Disposizione per modificare automaticamente il rapporto di trasmissione del cambio di un autoveicolo nel senso di inserimento di una marcia superiore. | |
| JPS6048364B2 (ja) | 車両用定速走行制御装置 | |
| JP2781032B2 (ja) | 定速走行制御装置 | |
| RU35382U1 (ru) | Система управления механизмом угла опережения впрыска топлива | |
| RU2011552C1 (ru) | Устройство для управления подачей топлива к дизелю транспортного средства |