JPS6155138B2 - - Google Patents
Info
- Publication number
- JPS6155138B2 JPS6155138B2 JP4700579A JP4700579A JPS6155138B2 JP S6155138 B2 JPS6155138 B2 JP S6155138B2 JP 4700579 A JP4700579 A JP 4700579A JP 4700579 A JP4700579 A JP 4700579A JP S6155138 B2 JPS6155138 B2 JP S6155138B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- transfer
- counter
- address counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002093 peripheral effect Effects 0.000 description 10
- 230000004913 activation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】
本発明は、周辺装置から記憶装置へデータを転
送するデータ転送装置に関する。
送するデータ転送装置に関する。
従来、この種のデータ転送装置は、周辺装置か
ら記憶装置へデータを転送する場合、転送データ
の格納番地を保持する単一のアドレスカウンタと
転送するデータ数を示す単一のレングスカウンタ
から構成されていて、周辺装置からのデータブロ
ツクが１個のときは、記憶装置の単一のエリアに
格納し、データブロツクが複数のときは、データ
ブロツクが切り換わるごとにアドレスカウンタと
レングスカウンタの内容を変更して記憶装置の複
数のエリアに格納していた。したがつて、同じデ
ータブロツクの一部および全部をデータ転送時に
記憶装置の複数のエリアに格納することができな
いため、周辺装置からのデータブロツクを一度記
憶装置の特定の番地に格納し、その後ソフトウエ
アがその一部および全部を他の番地に移さなけれ
ばならないという欠点があつた。
ら記憶装置へデータを転送する場合、転送データ
の格納番地を保持する単一のアドレスカウンタと
転送するデータ数を示す単一のレングスカウンタ
から構成されていて、周辺装置からのデータブロ
ツクが１個のときは、記憶装置の単一のエリアに
格納し、データブロツクが複数のときは、データ
ブロツクが切り換わるごとにアドレスカウンタと
レングスカウンタの内容を変更して記憶装置の複
数のエリアに格納していた。したがつて、同じデ
ータブロツクの一部および全部をデータ転送時に
記憶装置の複数のエリアに格納することができな
いため、周辺装置からのデータブロツクを一度記
憶装置の特定の番地に格納し、その後ソフトウエ
アがその一部および全部を他の番地に移さなけれ
ばならないという欠点があつた。
本発明の目的は、周辺装置からの一度の転送で
同じデータブロツクの一部および全部を記憶装置
の異なるエリアに格納できるようにして上記欠点
を解決したデータ転送装置を提供することにあ
る。
同じデータブロツクの一部および全部を記憶装置
の異なるエリアに格納できるようにして上記欠点
を解決したデータ転送装置を提供することにあ
る。
前記目的を達成するために本発明によるデータ
転送装置は転送するデータの格納番地を保持する
複数のアドレスカウンタと、各々のアドレスカウ
ンタに対応した転送するデータ数を保持する複数
のレングスカウンタと、各々のアドレスカウンタ
に対応した転送データの開始位置を示す検索デー
タを保持する複数のキーデータレジスタと、前記
の複数のキーデータレジスタの検索データと周辺
装置からのデータをデータ転送ごとに比較し、一
致したキーデータレジスタに対応するアドレスカ
ウンタとレングスカウンタを用いて、以後のデー
タを記憶装置に格納する比較制御回路とで構成し
てある。
転送装置は転送するデータの格納番地を保持する
複数のアドレスカウンタと、各々のアドレスカウ
ンタに対応した転送するデータ数を保持する複数
のレングスカウンタと、各々のアドレスカウンタ
に対応した転送データの開始位置を示す検索デー
タを保持する複数のキーデータレジスタと、前記
の複数のキーデータレジスタの検索データと周辺
装置からのデータをデータ転送ごとに比較し、一
致したキーデータレジスタに対応するアドレスカ
ウンタとレングスカウンタを用いて、以後のデー
タを記憶装置に格納する比較制御回路とで構成し
てある。
上記構成によれば本発明の目的を完全に達成す
ることができる。
ることができる。
以下、図面を参照して本発明を詳細に説明す
る。
る。
第１図は本発明によるデータ転送装置の実施例
を示すブロツク図である。
を示すブロツク図である。
第１図において本実施例は転送するデータの格
納番地を保持し、転送ごとに＋１する＃１アドレ
スカウンタ２および＃２アドレスカウンタ３と
＃１アドレスカウンタと＃２アドレスカウンタの
出力を入力とし記憶装置へ行くアドレスを選択す
るセレクタ１と、＃１、＃２のアドレスカウンタ
に対応して転送するデータ数を保持し転送ごとに
−１する＃１レングスカウンタ４および＃２レン
グスカウンタ５と、＃１、＃２のアドレスカウン
タに対応して転送データの開始位置を示す検索デ
ータを保持する＃１キーデータレジスタ６および
＃２キーデータレジスタ７と、周辺装置からのデ
ータを格納するデータレジスタ８と比較制御回路
２０から構成される。比較制御回路２０は、＃１
レングスカウンタ４の内容が０になつたことを検
出する０検出器９と＃２レングスカウンタ５の内
容が０になつたことを検出する０検出器１０と、
＃１キーデータレジスタ６とデータレジスタ８の
データを比較する比較回路１１と、＃２キーデー
タレジスタ７とデータレジスタ８のデータを比較
する比較回路１２と、＃１側のデータ転送開始時
点を検出する＃１サーチＦ／Ｆ１３と、＃２側の
データ転送開始時点を検出する＃２サーチＦ／Ｆ
１４と、＃１側のデータ転送中を示す＃１転送
Ｆ／Ｆ１５と、＃２側のデータ転送中を示す＃２
転送Ｆ／Ｆ１６と、アンド回路１７，１８と、
＃１転送Ｆ／Ｆ１５および＃２転送Ｆ／Ｆ１６に
より、セレクタ１および記憶装置とのインタフエ
ースを制御し、＃１、＃２アドレスカウンタ２，
３を＋１するタイミングと、＃１、＃２レングス
カウンタ４，５を−１するタイミングと＃１、
＃２のサーチＦ／Ｆ１３，１４と＃１、＃２の転
送Ｆ／Ｆ１５，１６のセツト、リセツトタイミン
グを制御する制御回路１９とを含む。
納番地を保持し、転送ごとに＋１する＃１アドレ
スカウンタ２および＃２アドレスカウンタ３と
＃１アドレスカウンタと＃２アドレスカウンタの
出力を入力とし記憶装置へ行くアドレスを選択す
るセレクタ１と、＃１、＃２のアドレスカウンタ
に対応して転送するデータ数を保持し転送ごとに
−１する＃１レングスカウンタ４および＃２レン
グスカウンタ５と、＃１、＃２のアドレスカウン
タに対応して転送データの開始位置を示す検索デ
ータを保持する＃１キーデータレジスタ６および
＃２キーデータレジスタ７と、周辺装置からのデ
ータを格納するデータレジスタ８と比較制御回路
２０から構成される。比較制御回路２０は、＃１
レングスカウンタ４の内容が０になつたことを検
出する０検出器９と＃２レングスカウンタ５の内
容が０になつたことを検出する０検出器１０と、
＃１キーデータレジスタ６とデータレジスタ８の
データを比較する比較回路１１と、＃２キーデー
タレジスタ７とデータレジスタ８のデータを比較
する比較回路１２と、＃１側のデータ転送開始時
点を検出する＃１サーチＦ／Ｆ１３と、＃２側の
データ転送開始時点を検出する＃２サーチＦ／Ｆ
１４と、＃１側のデータ転送中を示す＃１転送
Ｆ／Ｆ１５と、＃２側のデータ転送中を示す＃２
転送Ｆ／Ｆ１６と、アンド回路１７，１８と、
＃１転送Ｆ／Ｆ１５および＃２転送Ｆ／Ｆ１６に
より、セレクタ１および記憶装置とのインタフエ
ースを制御し、＃１、＃２アドレスカウンタ２，
３を＋１するタイミングと、＃１、＃２レングス
カウンタ４，５を−１するタイミングと＃１、
＃２のサーチＦ／Ｆ１３，１４と＃１、＃２の転
送Ｆ／Ｆ１５，１６のセツト、リセツトタイミン
グを制御する制御回路１９とを含む。
また、Ｓ１，Ｓ２は各々＃１側と＃２側の動作
開始の起動信号、Ｓ３は記憶装置に行くアドレス
信号、Ｓ４は記憶装置に行くデータ信号、Ｓ５は
周辺装置からのデータ信号である。
開始の起動信号、Ｓ３は記憶装置に行くアドレス
信号、Ｓ４は記憶装置に行くデータ信号、Ｓ５は
周辺装置からのデータ信号である。
＃１アドレスカウンタ２にＡ番地が、＃２アド
レスカウンタ３にＢ番地が、＃１レングスカウン
タ４にＮ個が、＃２レングスカウンタ５にＭ個
が、＃１キーデータレジスタ６に検索データα
が、＃２キーデータレジスタ７に検索データβが
セツトされた後、＃１，＃２のサーチＦ／Ｆ１
３，１５が起動信号Ｓ１，Ｓ２によりセツトされ
たとすると動作は次のようになる。
レスカウンタ３にＢ番地が、＃１レングスカウン
タ４にＮ個が、＃２レングスカウンタ５にＭ個
が、＃１キーデータレジスタ６に検索データα
が、＃２キーデータレジスタ７に検索データβが
セツトされた後、＃１，＃２のサーチＦ／Ｆ１
３，１５が起動信号Ｓ１，Ｓ２によりセツトされ
たとすると動作は次のようになる。
まず＃１，＃２のサーチＦ／Ｆ１３，１５がセ
ツトされたため、＃１，＃２の比較回路１１，１
２はイネーブルになる。周辺装置からのデータが
データレジスタ８に格納されると、＃１，＃２
各々の比較回路１１，１２で＃１，＃２のキーデ
ータレジスタ６，７と比較される。データレジス
タ８に格納されたデータがαであると、＃１のキ
ーデータレジスタ６と一致がとれ、＃１サーチ
Ｆ／Ｆ１３はリセツトされ、＃１転送Ｆ／Ｆ１５
がセツトされて、＃１側はデータ転送可能状態と
なる。＃１転送Ｆ／Ｆ１５の出力により、制御回
路１９はセレクタ１で＃１アドレスカウンタ２の
方を選択して、記憶装置に＃１アドレスカウンタ
２をアドレスとするアドレス信号Ｓ３を送り、そ
の番地にデータ信号Ｓ４の内容を書込む。
ツトされたため、＃１，＃２の比較回路１１，１
２はイネーブルになる。周辺装置からのデータが
データレジスタ８に格納されると、＃１，＃２
各々の比較回路１１，１２で＃１，＃２のキーデ
ータレジスタ６，７と比較される。データレジス
タ８に格納されたデータがαであると、＃１のキ
ーデータレジスタ６と一致がとれ、＃１サーチ
Ｆ／Ｆ１３はリセツトされ、＃１転送Ｆ／Ｆ１５
がセツトされて、＃１側はデータ転送可能状態と
なる。＃１転送Ｆ／Ｆ１５の出力により、制御回
路１９はセレクタ１で＃１アドレスカウンタ２の
方を選択して、記憶装置に＃１アドレスカウンタ
２をアドレスとするアドレス信号Ｓ３を送り、そ
の番地にデータ信号Ｓ４の内容を書込む。
その後＃１アドレスカウンタ２を＋１し、＃１
レングスカウンタ４を−１する。データがデータ
レジスタ８に入るごとに上記の動作をくり返し、
＃１レジスタカウンタ４が０になるのを＃10検出
器９が検出して、＃１転送Ｆ／Ｆ１５をリセツト
するまで続けられる。
レングスカウンタ４を−１する。データがデータ
レジスタ８に入るごとに上記の動作をくり返し、
＃１レジスタカウンタ４が０になるのを＃10検出
器９が検出して、＃１転送Ｆ／Ｆ１５をリセツト
するまで続けられる。
＃10検出器９が０を検出する前に周辺装置から
のデータβがデータレジスタ８に格納されると
＃２キーデータレジスタ７と一致がとれるので、
＃２サーチＦ／Ｆ１４がリセツトされ、＃２転送
Ｆ／Ｆ１６がセツトされ＃２側もデータ転送可能
状態となる。
のデータβがデータレジスタ８に格納されると
＃２キーデータレジスタ７と一致がとれるので、
＃２サーチＦ／Ｆ１４がリセツトされ、＃２転送
Ｆ／Ｆ１６がセツトされ＃２側もデータ転送可能
状態となる。
＃１，＃２転送Ｆ／Ｆ１５，１６の両方がとも
にセツトされているので、制御回路１９はまずセ
レクタ１で＃１アドレスカウンタ２の方を選択
し、記憶装置に＃１アドレスカウンタ２をアドレ
スとするアドレス信号Ｓ３を送り、その番地にデ
ータ信号Ｓ４の内容を書込む。次にセレクタ１で
＃２アドレスカウンタ３の方を選択し、記憶装置
に＃２アドレスカウンタ３をアドレスとするアド
レス信号Ｓ３を送り、その番地に＃１側と同様に
データ信号Ｓ４の内容を書込む。
にセツトされているので、制御回路１９はまずセ
レクタ１で＃１アドレスカウンタ２の方を選択
し、記憶装置に＃１アドレスカウンタ２をアドレ
スとするアドレス信号Ｓ３を送り、その番地にデ
ータ信号Ｓ４の内容を書込む。次にセレクタ１で
＃２アドレスカウンタ３の方を選択し、記憶装置
に＃２アドレスカウンタ３をアドレスとするアド
レス信号Ｓ３を送り、その番地に＃１側と同様に
データ信号Ｓ４の内容を書込む。
このように、＃１アドレスカウンタ２と＃２ア
ドレスカウンタ３で示される番地にデータレジス
タ８の内容を書込む。
ドレスカウンタ３で示される番地にデータレジス
タ８の内容を書込む。
その後、＃１，＃２アドレスカウンタを各々＋
１し、＃１，＃２レングスカウンタを各々−１す
る。
１し、＃１，＃２レングスカウンタを各々−１す
る。
＃２側も＃２レングスカウンタ５が０になるま
でくり返し、＃２レングスカウンタ５が０になる
と、＃２転送Ｆ／Ｆ１６をリセツトして終了す
る。上記の動作により、記憶装置のＡ番地からＮ
個のエリアと、Ｂ番地からＭ個のエリアに同じデ
ータブロツクの一部または全部が格納されたこと
になる。
でくり返し、＃２レングスカウンタ５が０になる
と、＃２転送Ｆ／Ｆ１６をリセツトして終了す
る。上記の動作により、記憶装置のＡ番地からＮ
個のエリアと、Ｂ番地からＭ個のエリアに同じデ
ータブロツクの一部または全部が格納されたこと
になる。
本実施例は、＃１，＃２の２組の場合を説明し
たが、２組以上でも同様に実施可能である。
たが、２組以上でも同様に実施可能である。
本発明による装置は以上説明したように、アド
レスカウンタ、レジスタカウンタ、キーデータレ
ジスタを複数個持ち、格納番地とデータ格納数と
データ転送開始時期を任意にセツトできるように
構成することにより、同じデータブロツクの一部
および全部を記憶装置上の複数のエリアに格納す
ることができる。
レスカウンタ、レジスタカウンタ、キーデータレ
ジスタを複数個持ち、格納番地とデータ格納数と
データ転送開始時期を任意にセツトできるように
構成することにより、同じデータブロツクの一部
および全部を記憶装置上の複数のエリアに格納す
ることができる。
第１図は本発明によるデータ転送装置の一実施
例を示すブロツク図である。 １……セレクタ、２，３……＃１、＃２アドレ
スカウンタ、４，５……＃１、＃２レングスカウ
ンタ、６，７……＃１、＃２キーデータレジス
タ、８……データレジスタ、９，１０……＃１、
＃20検出器、１１，１２……＃１、＃２比較回
路、１３，１４……＃１，＃２サーチＦ／Ｆ、１
５，１６……＃１，＃２転送Ｆ／Ｆ、１７，１８
……アンド回路、１９……制御回路、２０……比
較制御回路、Ｓ１，Ｓ２……＃１、＃２起動信
号、Ｓ３……アドレス信号、Ｓ４，Ｓ５……デー
タ信号。
例を示すブロツク図である。 １……セレクタ、２，３……＃１、＃２アドレ
スカウンタ、４，５……＃１、＃２レングスカウ
ンタ、６，７……＃１、＃２キーデータレジス
タ、８……データレジスタ、９，１０……＃１、
＃20検出器、１１，１２……＃１、＃２比較回
路、１３，１４……＃１，＃２サーチＦ／Ｆ、１
５，１６……＃１，＃２転送Ｆ／Ｆ、１７，１８
……アンド回路、１９……制御回路、２０……比
較制御回路、Ｓ１，Ｓ２……＃１、＃２起動信
号、Ｓ３……アドレス信号、Ｓ４，Ｓ５……デー
タ信号。
Claims (1)
- １ 転送するデータの記憶装置の格納番地を保持
する複数アドレスカウンタと、各々のアドレスカ
ウンタに対応して転送するデータ数を保持する複
数のレングスカウンタと、各々のアドレスカウン
タに対応して転送データの開始位置を示す検索デ
ータを保持する複数のキーデータレジスタと、前
記の複数のキーデータレジスタの検索データと転
送データとをデータ転送ごとに比較し、一致した
キーデータレジスタに対応するアドレスカウンタ
とレングスカウンタを使用して以後のデータを一
致のとれた各アドレスカウンタに示される記憶装
置の番地に格納する比較制御回路とから構成され
たことを特徴とするデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4700579A JPS55138133A (en) | 1979-04-17 | 1979-04-17 | Data transfer unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4700579A JPS55138133A (en) | 1979-04-17 | 1979-04-17 | Data transfer unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55138133A JPS55138133A (en) | 1980-10-28 |
| JPS6155138B2 true JPS6155138B2 (ja) | 1986-11-26 |
Family
ID=12763051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4700579A Granted JPS55138133A (en) | 1979-04-17 | 1979-04-17 | Data transfer unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55138133A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6477725A (en) * | 1987-09-18 | 1989-03-23 | Diesel Kiki Co | Centrifugal governor for injection type internal combustion engine |
-
1979
- 1979-04-17 JP JP4700579A patent/JPS55138133A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6477725A (en) * | 1987-09-18 | 1989-03-23 | Diesel Kiki Co | Centrifugal governor for injection type internal combustion engine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55138133A (en) | 1980-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6155138B2 (ja) | ||
| JPS6155137B2 (ja) | ||
| JPS63288351A (ja) | メモリ・ブロックの書き込み、読み出し回路 | |
| JP2579003B2 (ja) | メモリ間データ転送装置 | |
| JPS5642860A (en) | Interruption control system for information processor | |
| JPS5533282A (en) | Buffer control system | |
| JP2553630B2 (ja) | データ処理装置 | |
| JP2567982B2 (ja) | バストレース制御方式 | |
| JPS62297954A (ja) | メモリ制御方式 | |
| JPS5886635A (ja) | デ−タ処理装置 | |
| JPS61198351A (ja) | ダイレクト・メモリ・アクセス制御回路 | |
| JPS61289448A (ja) | バツフア記憶装置 | |
| JPH05120207A (ja) | デ−タ転送方式 | |
| KR880000995B1 (ko) | 기억장치 | |
| JPH04209059A (ja) | 半導体集績回路 | |
| JPS6336021B2 (ja) | ||
| JPS5983235A (ja) | プロセツサ間のインタ−フエ−ス方式 | |
| JPH03214275A (ja) | 半導体集積回路 | |
| JPS60175143A (ja) | マイクロプログラム制御装置 | |
| JPS63220352A (ja) | Ｃｐｕ間デ−タ転送回路 | |
| JPS63198144A (ja) | マルチポ−トメモリにおけるダイレクトメモリアクセス制御方式 | |
| JPS63214806A (ja) | プログラマブル・コントロ−ラ | |
| JPS6086635A (ja) | 主記憶制御装置 | |
| JPH02236741A (ja) | 論理シミュレータ | |
| JPS6316745A (ja) | 通信制御装置 |