JPS6155694B2 - - Google Patents
Info
- Publication number
- JPS6155694B2 JPS6155694B2 JP54155993A JP15599379A JPS6155694B2 JP S6155694 B2 JPS6155694 B2 JP S6155694B2 JP 54155993 A JP54155993 A JP 54155993A JP 15599379 A JP15599379 A JP 15599379A JP S6155694 B2 JPS6155694 B2 JP S6155694B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- page
- address
- subroutine
- program counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Memory System (AREA)
Description
本発明は、メモリからデータを読みながら順次
動作が実行される装置における上記メモリの駆動
方法に関する。 サブルーチン機能は、種々の動作の中で一定の
動作が行なわれる場合に、この一定の動作を行な
わせるためデータを、メモリの特定の領域へ記入
しておき、このデータを種々の動作の実行の過程
で共通に利用することによつてメモリ容量を活用
するものである。 第１図は、かかるサブルーチン機能をもつた既
知のメモリ、アドレス指定回路の構成を示す図で
あり、以下のような動作が実行されていた。図示
するように既知のメモリ、アドレス指定回路は、
データラツチ回路１、プログラムカウンタ２なら
びにメモリ３とを具備した構成となつている。こ
のような構成のメモリ、アドレス指定回路におい
て、その動作中に、プログラムカウンタ２によつ
てサブルーチンを使用することが必要な場合に対
応するアドレスを指定すると、メモリ３はコール
サブルーチンの命令を発生する。この命令により
プログラムカウンタ２の内容がラツチ回路１へ移
り、さらにプログラムカウンタ２の内容がサブル
ーチンの開始アドレスに変化して、以後サブルー
チンの動作を実行する。プログラムカウンタ２に
よつてサブルーチンの最終アドレスが指定される
と、メモリ３はリターンサブルーチンの命令を発
生する。 この命令によつてデータラツチ回路１の内容に
１を加えた値がプログラムカウンタ２に移る。こ
ののち、コールサブルーチンの命令を発生した次
のアドレスからの動作が継続する。 サブルーチン機能をもつメモリ、アドレス回路
では、上記のような動作が実行されるところとな
り、動作の過程でサブルーチンが利用され、この
限りでは極めて有効であるが、データラツチ回路
などの極めて大きな付加回路が必要であり、これ
らを半導体集積化した場合に半導体基板面積（チ
ツプ面積）が増大すること、命令数が増加し、制
御方式が複雑化すること、さらに、機能そのもの
が必要以上のものとなることなどの問題がある。
すなわち、第１図のデータラツチ回路１はプログ
ラムカウンタ２、メモリ３を制御するため、回路
構成が極めて複雑となり、大規模なシステム等に
おいては問題とならないが、小システム動作の場
合で１チツプに半導体集積化するときは極めて不
都合となる。 第２図は、一般的なページ指定方式のメモリ、
アドレス指定回路の構成を示す図であり、図示す
るように、プログラムカウンタ４、メモリ５なら
びにページ指定用データラツチ回路６を備えた構
成となつている。また、メモリ５はページ指定用
データラツチ回路６によつて指定されるメモリ領
域５１，５２……に区分されており、しかも、通
常の場合上記のメモリ領域５１，５２……のメモ
リ数は等しく選定されている。 ところで、ページ指定方式のメモリ、アドレス
指定回路では、プログラムカウンタ４のみによつ
てはメモリ５の全て領域を指定することはでき
ず、プログラムカウンタ４はページ指定用データ
ラツチ回路６によつて指定される単独のページ、
たとえば、メモリ領域５１の中のアドレスのみを
指定することができる。したがつて、他のメモリ
領域５２，……の中のアドレスを指定するために
は、ページ指定用データラツチ回路６の内容変更
が必要であり、この内容変更によつてメモリ５の
全ての領域の指定が可能になる。 なお、かかるページ指定方式のメモリ、アドレ
ス指定回路は、サブルーチン機能そのものは具備
しておらず、この機能をページ指定で代行するこ
とは可能と思われるが、上記のように、各々のメ
モリ領域内のメモリ数が等しく選定されているた
め、メモリ容量に無駄が生じることは避けられな
かつた。 本発明は、第１図で示したサブルーチン機能を
もつたメモリ、アドレス指定回路にくらべ、はる
かに簡略化された構成の下で、サブルーチン機能
をもつたメモリ、アドレス指定を可能にする方法
を提供するものである。 本発明では、メモリ領域の中に、他の領域より
もメモリ数の少ない領域、すなわち、サブルーチ
ンページを設け、簡単な構成でサブルーチン機能
をもつメモリのアドレス指定における駆動方法を
実現するもので、ページ指定方式を有効かつ独特
な方法で用い、従来のページ指定方式では発揮さ
れないサブルーチン機能を有し、かつ簡単な構成
で半導体集積回路化にすぐれたメモリの駆動方法
を提供する。 第３図は本発明のメモリ、アドレス指定におけ
る駆動方法を可能にするメモリ、アドレス指定回
路の構成を示す図であり、プログラムカウンタ
７、メモリ８、ページ指定用データラツチ回路９
ならびにメモリ内のサブルーチンページが指定さ
れているときにプログラムカウンタ７の上位桁の
桁上げを停止させるための桁上停止回路１０によ
つて構成されている。なお、８１，８２……はペ
ージ指定用データラツチ回路９によつて指定され
るメモリ領域であり、たとえば、メモリ領域８２
がサブルーチンページであるとすると、このメモ
リ領域８２のメモリ数は、メモリ領域８１などの
他のメモリ領域のメモリ数よりも少なく選定され
ている。 以上の構成からなるメモリ、アドレス指定回路
において、たとえば、プログラムカウンタ７が４
ビツトのバイナリウカンタによつて構成され、ペ
ージ指定用データラツチ回路９が０と１の内容を
もち、この内容がメモリ領域８１とメモリ領域８
２を指定する場合につれそれぞれ対応し、さらに
メモリ領域８１と８２のメモリアドレス数が２の
４乗（24）と２の２乗（22）すなわち、16と４に対
応する。また、サブルーチンページであるメモリ
領域８２が指定されている場合に、桁上停止回路
１０の働きによつてプログラムカウンタ７はその
上位桁、すなわち上位２ビツトの内容が下位２ビ
ツトからの桁上げの有無にかかわらず、不変とさ
れ、しかも、プログラムカウンタ７の下位２ビツ
トの内容は桁上停止回路１０の影響を受けず、プ
ログラムカウンタ７によつてサブルーチンページ
であるメモリ領域８２の全てのアドレス（４アド
レス）の指定が可能である場合のメモリ、アドレ
ス指定とサブルーチン機能について次表を参照し
て説明する。なお、表には、サブルーチン機能に
関係するページ変更命令のみを記載したが、命令
の記入していない番地にはサブルーチン機能とは
無関係である他の命令が記入されているものとす
る。
動作が実行される装置における上記メモリの駆動
方法に関する。 サブルーチン機能は、種々の動作の中で一定の
動作が行なわれる場合に、この一定の動作を行な
わせるためデータを、メモリの特定の領域へ記入
しておき、このデータを種々の動作の実行の過程
で共通に利用することによつてメモリ容量を活用
するものである。 第１図は、かかるサブルーチン機能をもつた既
知のメモリ、アドレス指定回路の構成を示す図で
あり、以下のような動作が実行されていた。図示
するように既知のメモリ、アドレス指定回路は、
データラツチ回路１、プログラムカウンタ２なら
びにメモリ３とを具備した構成となつている。こ
のような構成のメモリ、アドレス指定回路におい
て、その動作中に、プログラムカウンタ２によつ
てサブルーチンを使用することが必要な場合に対
応するアドレスを指定すると、メモリ３はコール
サブルーチンの命令を発生する。この命令により
プログラムカウンタ２の内容がラツチ回路１へ移
り、さらにプログラムカウンタ２の内容がサブル
ーチンの開始アドレスに変化して、以後サブルー
チンの動作を実行する。プログラムカウンタ２に
よつてサブルーチンの最終アドレスが指定される
と、メモリ３はリターンサブルーチンの命令を発
生する。 この命令によつてデータラツチ回路１の内容に
１を加えた値がプログラムカウンタ２に移る。こ
ののち、コールサブルーチンの命令を発生した次
のアドレスからの動作が継続する。 サブルーチン機能をもつメモリ、アドレス回路
では、上記のような動作が実行されるところとな
り、動作の過程でサブルーチンが利用され、この
限りでは極めて有効であるが、データラツチ回路
などの極めて大きな付加回路が必要であり、これ
らを半導体集積化した場合に半導体基板面積（チ
ツプ面積）が増大すること、命令数が増加し、制
御方式が複雑化すること、さらに、機能そのもの
が必要以上のものとなることなどの問題がある。
すなわち、第１図のデータラツチ回路１はプログ
ラムカウンタ２、メモリ３を制御するため、回路
構成が極めて複雑となり、大規模なシステム等に
おいては問題とならないが、小システム動作の場
合で１チツプに半導体集積化するときは極めて不
都合となる。 第２図は、一般的なページ指定方式のメモリ、
アドレス指定回路の構成を示す図であり、図示す
るように、プログラムカウンタ４、メモリ５なら
びにページ指定用データラツチ回路６を備えた構
成となつている。また、メモリ５はページ指定用
データラツチ回路６によつて指定されるメモリ領
域５１，５２……に区分されており、しかも、通
常の場合上記のメモリ領域５１，５２……のメモ
リ数は等しく選定されている。 ところで、ページ指定方式のメモリ、アドレス
指定回路では、プログラムカウンタ４のみによつ
てはメモリ５の全て領域を指定することはでき
ず、プログラムカウンタ４はページ指定用データ
ラツチ回路６によつて指定される単独のページ、
たとえば、メモリ領域５１の中のアドレスのみを
指定することができる。したがつて、他のメモリ
領域５２，……の中のアドレスを指定するために
は、ページ指定用データラツチ回路６の内容変更
が必要であり、この内容変更によつてメモリ５の
全ての領域の指定が可能になる。 なお、かかるページ指定方式のメモリ、アドレ
ス指定回路は、サブルーチン機能そのものは具備
しておらず、この機能をページ指定で代行するこ
とは可能と思われるが、上記のように、各々のメ
モリ領域内のメモリ数が等しく選定されているた
め、メモリ容量に無駄が生じることは避けられな
かつた。 本発明は、第１図で示したサブルーチン機能を
もつたメモリ、アドレス指定回路にくらべ、はる
かに簡略化された構成の下で、サブルーチン機能
をもつたメモリ、アドレス指定を可能にする方法
を提供するものである。 本発明では、メモリ領域の中に、他の領域より
もメモリ数の少ない領域、すなわち、サブルーチ
ンページを設け、簡単な構成でサブルーチン機能
をもつメモリのアドレス指定における駆動方法を
実現するもので、ページ指定方式を有効かつ独特
な方法で用い、従来のページ指定方式では発揮さ
れないサブルーチン機能を有し、かつ簡単な構成
で半導体集積回路化にすぐれたメモリの駆動方法
を提供する。 第３図は本発明のメモリ、アドレス指定におけ
る駆動方法を可能にするメモリ、アドレス指定回
路の構成を示す図であり、プログラムカウンタ
７、メモリ８、ページ指定用データラツチ回路９
ならびにメモリ内のサブルーチンページが指定さ
れているときにプログラムカウンタ７の上位桁の
桁上げを停止させるための桁上停止回路１０によ
つて構成されている。なお、８１，８２……はペ
ージ指定用データラツチ回路９によつて指定され
るメモリ領域であり、たとえば、メモリ領域８２
がサブルーチンページであるとすると、このメモ
リ領域８２のメモリ数は、メモリ領域８１などの
他のメモリ領域のメモリ数よりも少なく選定され
ている。 以上の構成からなるメモリ、アドレス指定回路
において、たとえば、プログラムカウンタ７が４
ビツトのバイナリウカンタによつて構成され、ペ
ージ指定用データラツチ回路９が０と１の内容を
もち、この内容がメモリ領域８１とメモリ領域８
２を指定する場合につれそれぞれ対応し、さらに
メモリ領域８１と８２のメモリアドレス数が２の
４乗（24）と２の２乗（22）すなわち、16と４に対
応する。また、サブルーチンページであるメモリ
領域８２が指定されている場合に、桁上停止回路
１０の働きによつてプログラムカウンタ７はその
上位桁、すなわち上位２ビツトの内容が下位２ビ
ツトからの桁上げの有無にかかわらず、不変とさ
れ、しかも、プログラムカウンタ７の下位２ビツ
トの内容は桁上停止回路１０の影響を受けず、プ
ログラムカウンタ７によつてサブルーチンページ
であるメモリ領域８２の全てのアドレス（４アド
レス）の指定が可能である場合のメモリ、アドレ
ス指定とサブルーチン機能について次表を参照し
て説明する。なお、表には、サブルーチン機能に
関係するページ変更命令のみを記載したが、命令
の記入していない番地にはサブルーチン機能とは
無関係である他の命令が記入されているものとす
る。
【表】
この表の場合には、プログラムカウンタ７の値
が０、４、８およびＣのときに指定されるメモリ
領域８２のアドレスは10であり、また、１、５、
９およびＤのとき11が、２、６，ＡおよびＥのと
き12が、そして３、７、ＢおよびＦのとき13がそ
れぞれ指定される。一方、ページ指定用ラツチ回
路９によりメモリ領域８１の指定がなされた場合
には、プログラムカウンタの値０〜Ｆに対して順
次00番地から0F番地が指定される。 ところで、表中には“ページ＝１”ならびに
“ページ＝０”の２種類のページ変更命令が示さ
れているが、“ページ＝１”の命令はプログラム
カウンタ７の指定するアドレスが、この命令の記
入されているアドレスから次のアドレスに変化す
る際に、ページ指定用ラツチ回路９の内容を０か
ら１に、一方、“ページ＝０”の命令は逆にペー
ジ指定用ラツチ回路９の内容を１から０に変化さ
せるための命令である。 表で示す内容をもつ動作が00番地からはじまる
とすると、このとき順次指定されるメモリのアド
レスは以下のようになる。 先ず、00番地から01番地、02番地と順次指定さ
れ、02番地に“ページ＝０”の命令がなければ次
の番地は03番地である。しかしながら、02番地に
は“ページ＝１”の命令が記入されているため、
03番地は指定されず、13番地が指定され、この
後、10番地、11番地、12番地へとアドレスが変化
する。次の番地は12番地の“ページ＝０”の命令
により03番地となる。なお、13番地から10番地へ
とアドレスが変化するとき、プログラムカウンタ
の最下位桁より２ビツト目から３ビツト目への桁
上げ信号が発生するが、サブルーチンページが指
定されているときには、前記のように桁上停止回
路１０の働きにより、３ビツト目への影響が排除
される。この桁上停止回路１０がない場合には、
12番地の次には７番地が指定されてしまう。すな
わち、桁上停止回路１０はサブルーチン機能的な
動作を実現するにあたり重要な役割りを果してい
る。 03番地以下のアドレスの指定は、04番地、05番
地、06番地、07番地、08番地、09番地、0A番地
と続き、0A番地の“ページ＝１”の命令により
サブルーチンページの13番地となり、この後10番
地、11番地、12番地と変化し、12番地の“ページ
＝０”の命令により次の番地は0B番地となり、
さらに0C番地、0D番地、0E番地、0F番地と指定
される。かかる順序でアドレス指定がなされる間
に、13番地から12番地は２つの異つた場所でサブ
ルーチン的に利用される。 以上説明してきたところから明らかなように、
本発明のメモリの駆動方法は、簡単なメモリ、ア
ドレス指定回路の下で、サブルーチン機能を実現
でき、しかも、サブルーチンページに不要なアド
レスを持たないため、メモリ容量に無駄を発生さ
せない効果も奏する。
が０、４、８およびＣのときに指定されるメモリ
領域８２のアドレスは10であり、また、１、５、
９およびＤのとき11が、２、６，ＡおよびＥのと
き12が、そして３、７、ＢおよびＦのとき13がそ
れぞれ指定される。一方、ページ指定用ラツチ回
路９によりメモリ領域８１の指定がなされた場合
には、プログラムカウンタの値０〜Ｆに対して順
次00番地から0F番地が指定される。 ところで、表中には“ページ＝１”ならびに
“ページ＝０”の２種類のページ変更命令が示さ
れているが、“ページ＝１”の命令はプログラム
カウンタ７の指定するアドレスが、この命令の記
入されているアドレスから次のアドレスに変化す
る際に、ページ指定用ラツチ回路９の内容を０か
ら１に、一方、“ページ＝０”の命令は逆にペー
ジ指定用ラツチ回路９の内容を１から０に変化さ
せるための命令である。 表で示す内容をもつ動作が00番地からはじまる
とすると、このとき順次指定されるメモリのアド
レスは以下のようになる。 先ず、00番地から01番地、02番地と順次指定さ
れ、02番地に“ページ＝０”の命令がなければ次
の番地は03番地である。しかしながら、02番地に
は“ページ＝１”の命令が記入されているため、
03番地は指定されず、13番地が指定され、この
後、10番地、11番地、12番地へとアドレスが変化
する。次の番地は12番地の“ページ＝０”の命令
により03番地となる。なお、13番地から10番地へ
とアドレスが変化するとき、プログラムカウンタ
の最下位桁より２ビツト目から３ビツト目への桁
上げ信号が発生するが、サブルーチンページが指
定されているときには、前記のように桁上停止回
路１０の働きにより、３ビツト目への影響が排除
される。この桁上停止回路１０がない場合には、
12番地の次には７番地が指定されてしまう。すな
わち、桁上停止回路１０はサブルーチン機能的な
動作を実現するにあたり重要な役割りを果してい
る。 03番地以下のアドレスの指定は、04番地、05番
地、06番地、07番地、08番地、09番地、0A番地
と続き、0A番地の“ページ＝１”の命令により
サブルーチンページの13番地となり、この後10番
地、11番地、12番地と変化し、12番地の“ページ
＝０”の命令により次の番地は0B番地となり、
さらに0C番地、0D番地、0E番地、0F番地と指定
される。かかる順序でアドレス指定がなされる間
に、13番地から12番地は２つの異つた場所でサブ
ルーチン的に利用される。 以上説明してきたところから明らかなように、
本発明のメモリの駆動方法は、簡単なメモリ、ア
ドレス指定回路の下で、サブルーチン機能を実現
でき、しかも、サブルーチンページに不要なアド
レスを持たないため、メモリ容量に無駄を発生さ
せない効果も奏する。
第１図はサブルーチン機能をもつ既知のメモ
リ、アドレス指定回路の構成を示す図、第２図は
ページ指定方式のメモリ、アドレス指定回路を示
す図、第３図は本発明のメモリ駆動方法を可能に
するメモリ、アドレス指定回路の構成を示す図で
ある。 ７……プログラムカウンタ、８……メモリ、９
……ページ指定用データラツチ回路、１０……桁
上停止回路、８１，８２……メモリ領域。
リ、アドレス指定回路の構成を示す図、第２図は
ページ指定方式のメモリ、アドレス指定回路を示
す図、第３図は本発明のメモリ駆動方法を可能に
するメモリ、アドレス指定回路の構成を示す図で
ある。 ７……プログラムカウンタ、８……メモリ、９
……ページ指定用データラツチ回路、１０……桁
上停止回路、８１，８２……メモリ領域。
Claims (1)
- １ メモリを少くとも２つのページに分割し、分
割された１つのページを他のページよりもメモリ
数の少いサブルーチンページとなすとともに、前
記のページを指定するページ指定用データラツチ
回路、プログラムカウンタおよび同プログラムカ
ウンタのサブルーチンページのメモリ数を超える
上位桁の桁上げを、前記サブルーチンページの指
定時に停止させる桁上停止回路とを設け、ページ
変更命令に対応して前記ページ指定用データラツ
チ回路で指定されたページ内のアドレス指定を前
記プログラムカウンタで行なうことを特徴とする
メモリの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15599379A JPS5680865A (en) | 1979-11-30 | 1979-11-30 | Driving method of memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15599379A JPS5680865A (en) | 1979-11-30 | 1979-11-30 | Driving method of memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5680865A JPS5680865A (en) | 1981-07-02 |
| JPS6155694B2 true JPS6155694B2 (ja) | 1986-11-28 |
Family
ID=15617997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15599379A Granted JPS5680865A (en) | 1979-11-30 | 1979-11-30 | Driving method of memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5680865A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0387047U (ja) * | 1989-12-15 | 1991-09-04 | ||
| JP2002331355A (ja) * | 2001-05-02 | 2002-11-19 | Daido Steel Co Ltd | タンディッシュの外気侵入防止構造 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54143028A (en) * | 1978-04-28 | 1979-11-07 | Nec Corp | Data transfer unit |
-
1979
- 1979-11-30 JP JP15599379A patent/JPS5680865A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5680865A (en) | 1981-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6155694B2 (ja) | ||
| JPH0221616B2 (ja) | ||
| JPH033049A (ja) | プロセスコントローラ単一メモリチップシャドー化技術 | |
| JPS6148174B2 (ja) | ||
| JPS6330658B2 (ja) | ||
| JPS62276643A (ja) | メモリ制御方式 | |
| JPH0259560B2 (ja) | ||
| JPS6280744A (ja) | Ｒａｍの制御回路 | |
| JPH0227759B2 (ja) | ||
| JPH01216429A (ja) | マイクロコンピュータ | |
| JPS6343563Y2 (ja) | ||
| KR910006792B1 (ko) | 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로 | |
| JPS6231382B2 (ja) | ||
| JPH0739086Y2 (ja) | Ｆｄｄコントロ−ル回路 | |
| JPS62293585A (ja) | 半導体記憶装置 | |
| JPS62151955A (ja) | メモリアドレツシング方式 | |
| JPH0282326A (ja) | オンラインメモリのダンプ装置 | |
| JPS6058493B2 (ja) | 情報処理装置 | |
| JPS61222086A (ja) | 半導体記憶素子 | |
| JPH01200450A (ja) | メモリ拡張回路 | |
| JPH01102664A (ja) | 初期プログラムロード方式 | |
| JPH01226051A (ja) | メモリ制御装置 | |
| JPS6210742A (ja) | マイクロコンピユ−タ | |
| JPH01311342A (ja) | メモリシステム | |
| JPH02116077A (ja) | 論理合成機能付メモリ |