JPS6155703B2 - - Google Patents
Info
- Publication number
- JPS6155703B2 JPS6155703B2 JP6978379A JP6978379A JPS6155703B2 JP S6155703 B2 JPS6155703 B2 JP S6155703B2 JP 6978379 A JP6978379 A JP 6978379A JP 6978379 A JP6978379 A JP 6978379A JP S6155703 B2 JPS6155703 B2 JP S6155703B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- input
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は複数の入出力機器が接続されたインタ
ーフエイス回路における入出力データの従属接続
回路に関する。
ーフエイス回路における入出力データの従属接続
回路に関する。
コンピユータ等のデータ処理装置と入出力機器
との間でデータの伝送を行なう場合、各入出力機
器にそれぞれデバイスアドレスを割り当て、デー
タ処理装置から指定されたデバイスアドレスを持
つた入出力機器のみとデータのやりとりを行な
う。ここで、もし同じデバイスアドレスを持つた
複数の入出力機器が接続されている場合には入力
データは複数のデータが混在して入力されるので
データは意味不明となり、出力データは複数の機
器に同じデータが出力されることになつてしま
う。
との間でデータの伝送を行なう場合、各入出力機
器にそれぞれデバイスアドレスを割り当て、デー
タ処理装置から指定されたデバイスアドレスを持
つた入出力機器のみとデータのやりとりを行な
う。ここで、もし同じデバイスアドレスを持つた
複数の入出力機器が接続されている場合には入力
データは複数のデータが混在して入力されるので
データは意味不明となり、出力データは複数の機
器に同じデータが出力されることになつてしま
う。
従つて、従来、１つのデータの一部をある機器
から入力し他の一部を別の機器から入力するよう
な場合には、デバイスアドレスを同一にすること
ができないため、デバイスアドレスをそれぞれ別
のものとし、ソフトウエアによる処理を必要とし
ていた。また１つのデータの一部をある機器に出
力し他の一部を別の機器に出力するような場合に
は、ソフトウエアでデータを区切り、それぞれ別
のデバイスアドレスの機器に出力する必要があつ
た。このためこのような場合にはデータ伝送の処
理の上で能率的でなかつた。
から入力し他の一部を別の機器から入力するよう
な場合には、デバイスアドレスを同一にすること
ができないため、デバイスアドレスをそれぞれ別
のものとし、ソフトウエアによる処理を必要とし
ていた。また１つのデータの一部をある機器に出
力し他の一部を別の機器に出力するような場合に
は、ソフトウエアでデータを区切り、それぞれ別
のデバイスアドレスの機器に出力する必要があつ
た。このためこのような場合にはデータ伝送の処
理の上で能率的でなかつた。
本発明は上記の問題を解消するためになされた
ものであつて、同じデバイスアドレスを複数の入
力機器に持たせて、これらの複数の入力機器から
のデータを順に従属接続して連続した１つのデー
タとして入力するようにし、また同じデバイスア
ドレスを複数の出力機器に持たせて、１つのデー
タの部分、部分を従属してこれらの複数の出力機
器に出力するようにした入出力データ従属接続回
路を提供することを目的としている。
ものであつて、同じデバイスアドレスを複数の入
力機器に持たせて、これらの複数の入力機器から
のデータを順に従属接続して連続した１つのデー
タとして入力するようにし、また同じデバイスア
ドレスを複数の出力機器に持たせて、１つのデー
タの部分、部分を従属してこれらの複数の出力機
器に出力するようにした入出力データ従属接続回
路を提供することを目的としている。
以下、本発明を図面に示した実施例に基づいて
説明する。
説明する。
この実施例ではIEC規格（IEC TC66（CO）
22）又はIEEE Std.488−1975規格のプログラマ
ブル計測器用インターフエイスバスにコンバータ
を介して複数の入出力機器を接続した場合におい
て、複数の機器に同じデバイスアドレスを持たせ
てデータを従属して伝送し得るようにした場合を
例にとつて説明する。
22）又はIEEE Std.488−1975規格のプログラマ
ブル計測器用インターフエイスバスにコンバータ
を介して複数の入出力機器を接続した場合におい
て、複数の機器に同じデバイスアドレスを持たせ
てデータを従属して伝送し得るようにした場合を
例にとつて説明する。
図において１０は上記規格のプログラマブル計
測器用インターフエイスバスに接続可能なコンバ
ータ本体、２０ａ〜２０ｎはこのコンバータ本体
１０に接続するための接栓を有する接続ユニツト
であつて、このコンバータ本体１０と接続ユニツ
ト２０によつてコンバータが構成されている。
測器用インターフエイスバスに接続可能なコンバ
ータ本体、２０ａ〜２０ｎはこのコンバータ本体
１０に接続するための接栓を有する接続ユニツト
であつて、このコンバータ本体１０と接続ユニツ
ト２０によつてコンバータが構成されている。
ａ〜ｎはデータを入出力データ従属接続回路に
入力する入力機器で、各入力機器ａ〜ｎは接続ユ
ニツト２０ａ〜２０ｎにそれぞれ接続され、各入
力機器ａ〜ｎからのデータは接続ユニツト２０を
介してバス１１に乗せられる。
入力する入力機器で、各入力機器ａ〜ｎは接続ユ
ニツト２０ａ〜２０ｎにそれぞれ接続され、各入
力機器ａ〜ｎからのデータは接続ユニツト２０を
介してバス１１に乗せられる。
各接続ユニツト２０ａ〜２０ｎにはそれぞれア
ドレスを設定又は変更するアドレス設定器２１ａ
〜２１ｎが付設されている。
ドレスを設定又は変更するアドレス設定器２１ａ
〜２１ｎが付設されている。
コンバータ本体１０内には接続ユニツト２０ａ
〜２０ｎを介した入力機器ａ〜ｎからのデータ及
びアドレス設定器２１ａ〜２１ｎからのアドレス
情報が入力され、データ信号をデータ入出力順序
制御回路１５へ出力し、アドレス情報を記憶回路
１３へ出力するデータ・アドレス入力回路１２
と、データ・アドレス入力回路１２から入力され
たアドレスを記憶すると共に比較回路１４によつ
て検知された同一アドレスを記憶する記憶回路１
３と、記憶回路１３に記憶された複数のアドレス
を比較して同一アドレスを検知すると一致信号を
出力する比較回路１４と、比較回路１４からの一
致信号が入力されるとその一致したアドレスの入
力機器からのデータ信号を一定の順序で従属して
データ出力Ｄを出力するデータ出力順序制御回路
１５とが付設されている。
〜２０ｎを介した入力機器ａ〜ｎからのデータ及
びアドレス設定器２１ａ〜２１ｎからのアドレス
情報が入力され、データ信号をデータ入出力順序
制御回路１５へ出力し、アドレス情報を記憶回路
１３へ出力するデータ・アドレス入力回路１２
と、データ・アドレス入力回路１２から入力され
たアドレスを記憶すると共に比較回路１４によつ
て検知された同一アドレスを記憶する記憶回路１
３と、記憶回路１３に記憶された複数のアドレス
を比較して同一アドレスを検知すると一致信号を
出力する比較回路１４と、比較回路１４からの一
致信号が入力されるとその一致したアドレスの入
力機器からのデータ信号を一定の順序で従属して
データ出力Ｄを出力するデータ出力順序制御回路
１５とが付設されている。
このような構成において、入力機器ａ〜ｎのう
ち２個以上のものが同じデバイスアドレスを与え
られているとこの同一アドレスが比較回路１４に
よつて検知され、データ入出力順序制御回路１５
が同一アドレスを与えられた入力機器からのデー
タ信号を一定の順序で従属接続したデータが得ら
れる。従つて複数の同一アドレスの入力機器から
のデータが一定の順序で従属接続されて連続した
データとなつてデータ処理装置へと入力する。
ち２個以上のものが同じデバイスアドレスを与え
られているとこの同一アドレスが比較回路１４に
よつて検知され、データ入出力順序制御回路１５
が同一アドレスを与えられた入力機器からのデー
タ信号を一定の順序で従属接続したデータが得ら
れる。従つて複数の同一アドレスの入力機器から
のデータが一定の順序で従属接続されて連続した
データとなつてデータ処理装置へと入力する。
なお比較回路１４はアドレス設定器２１ａ〜２
１ｎによつて設定されたアドレスを順次走査して
同一アドレスを検知すると走査順にアドレスを記
憶回路１３に記憶させ、データ入出力順序制御回
路１５は比較回路１４からの一致信号を受けると
この記憶回路１３内に記憶された同一アドレスか
らのデータを前記走査の順序に従つて従属接属す
る。
１ｎによつて設定されたアドレスを順次走査して
同一アドレスを検知すると走査順にアドレスを記
憶回路１３に記憶させ、データ入出力順序制御回
路１５は比較回路１４からの一致信号を受けると
この記憶回路１３内に記憶された同一アドレスか
らのデータを前記走査の順序に従つて従属接属す
る。
なお上記の実施例では入力機器からの入力デー
タ信号の場合を例にとつて説明したが、出力機器
の場合にも同様に比較回路１４によつて同じアド
レスを検知するとその一致信号が出力され、これ
によつてデータ入出力順序制御回路１５が働き、
データ処理装置からの出力データが部分部分に区
分されて一定の順序で複数の同じアドレスを持つ
た出力機器へデータ・アドレス入力回路１２、対
応する接続ユニツト２０を介して出力される。
タ信号の場合を例にとつて説明したが、出力機器
の場合にも同様に比較回路１４によつて同じアド
レスを検知するとその一致信号が出力され、これ
によつてデータ入出力順序制御回路１５が働き、
データ処理装置からの出力データが部分部分に区
分されて一定の順序で複数の同じアドレスを持つ
た出力機器へデータ・アドレス入力回路１２、対
応する接続ユニツト２０を介して出力される。
以上説明したように、本発明によれば、同一の
デバイスアドレスを持つた複数の入力機器からの
データを所定の順序に従つて従属接続して１つの
データとして入力し、また同一のデバイスアドレ
スを持つた複数の出力機器にそれぞれ１つのデー
タの部分部分を従属して出力できるので、入出力
データの処理を能率化することができる。
デバイスアドレスを持つた複数の入力機器からの
データを所定の順序に従つて従属接続して１つの
データとして入力し、また同一のデバイスアドレ
スを持つた複数の出力機器にそれぞれ１つのデー
タの部分部分を従属して出力できるので、入出力
データの処理を能率化することができる。
添付図面は本発明の一実施例を示すブロツク構
成図である。 １０……コンバータ本体、１２……データ・ア
ドレス入力回路、１３……記憶回路、１４……比
較回路、１５……データ入出力順序制御回路、２
０ａ〜２０ｎ……接続ユニツト、２１ａ〜２１ｎ
……アドレス設定器。
成図である。 １０……コンバータ本体、１２……データ・ア
ドレス入力回路、１３……記憶回路、１４……比
較回路、１５……データ入出力順序制御回路、２
０ａ〜２０ｎ……接続ユニツト、２１ａ〜２１ｎ
……アドレス設定器。
Claims (1)
- １ 入出力機器のアドレスを設定するアドレス設
定器と；このアドレス設定器により設定されたア
ドレスを読み取つて記憶する記憶回路と；入出力
機器のアドレスを順次読み込み前記記憶回路に記
憶したアドレスと比較して同一のアドレスを検知
する比較回路と；この比較回路が同一のアドレス
を検知したときは同一のアドレスを有する各入出
力機器にデータ信号を所定の順序で従属接続して
入出力するデータ入出力順序制御回路とを具備し
たことを特徴とする入出力データ従属接続回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6978379A JPS55162131A (en) | 1979-06-04 | 1979-06-04 | Input-output-data subsidiary connecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6978379A JPS55162131A (en) | 1979-06-04 | 1979-06-04 | Input-output-data subsidiary connecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55162131A JPS55162131A (en) | 1980-12-17 |
| JPS6155703B2 true JPS6155703B2 (ja) | 1986-11-28 |
Family
ID=13412695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6978379A Granted JPS55162131A (en) | 1979-06-04 | 1979-06-04 | Input-output-data subsidiary connecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55162131A (ja) |
-
1979
- 1979-06-04 JP JP6978379A patent/JPS55162131A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55162131A (en) | 1980-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6058251A (en) | Data transmission system | |
| US5428801A (en) | Data array conversion control system for controlling conversion of data arrays being transferred between two processing systems | |
| JPS6155703B2 (ja) | ||
| US4682167A (en) | Data transfer system for numerically controlled equipment | |
| US5481753A (en) | I/O device having identification register and data register where identification register indicates output from the data register to be an identifier or normal data | |
| JPH0393098A (ja) | 集積回路 | |
| JPS63164555A (ja) | 伝送ラインモニタ装置 | |
| SU1608677A2 (ru) | Адаптер канал - канал | |
| JPS61130996A (ja) | ビデオ入出力装置 | |
| JPH0496840A (ja) | 半導体ファイルメモリ装置 | |
| JP2571090B2 (ja) | アドレス送信装置及び受信装置 | |
| JPH0778761B2 (ja) | メモリ読み出し処理時間短縮回路 | |
| US6370595B1 (en) | Method of addressing a plurality of addressable units by a single address word | |
| JPH0121383Y2 (ja) | ||
| KR940004729B1 (ko) | 8비트 및 16비트 공용의 인터페이스 장치 | |
| JP2586074B2 (ja) | データ処理装置 | |
| JP2606477Y2 (ja) | データ処理装置及び入・出力ボード | |
| JP2000132451A (ja) | メモリ制御回路 | |
| RU2018941C1 (ru) | Устройство для сопряжения процессора с памятью | |
| JPH06348378A (ja) | レジスタ未使用ビット処理回路 | |
| JPH03240150A (ja) | データ受信装置 | |
| JPH0748309B2 (ja) | 記号列照合メモリおよびそのカスケード接続方式 | |
| JPH04185116A (ja) | Ｄ／ａコンバータ回路 | |
| JPS60114954A (ja) | 超小形計算機 | |
| JPH08137789A (ja) | バス出力方法 |