JPS6156492A - ハイブリツド回路板 - Google Patents
ハイブリツド回路板Info
- Publication number
- JPS6156492A JPS6156492A JP59179705A JP17970584A JPS6156492A JP S6156492 A JPS6156492 A JP S6156492A JP 59179705 A JP59179705 A JP 59179705A JP 17970584 A JP17970584 A JP 17970584A JP S6156492 A JPS6156492 A JP S6156492A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- solder
- hybrid circuit
- conductor
- soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子装置を構成するハイブリッド回路基板に
関する改良であシ、特に表面実装部品とハイブリッド回
路板とのはんだ接合の信頼性を向上きせるものである。
関する改良であシ、特に表面実装部品とハイブリッド回
路板とのはんだ接合の信頼性を向上きせるものである。
従来例の構成とその問題点
従来、表面装着部品を回路板にはんだ付けする方法とし
て、第１図に示すように、回路板１の導体２に、部品装
着面を下側にして、部品３の端部電極４を、接着剤５で
仮り付けして、吊シ下げた形で、ディップ槽６を用いて
導体２とソルダリングする方法があった。この方法は部
品端子の側面電極４が２６０℃前後ではんだ付けされる
が、部品端子面４と印刷導体面間の界面にはんだ付けさ
れないので、有効接合面積が不足する欠点がある。
て、第１図に示すように、回路板１の導体２に、部品装
着面を下側にして、部品３の端部電極４を、接着剤５で
仮り付けして、吊シ下げた形で、ディップ槽６を用いて
導体２とソルダリングする方法があった。この方法は部
品端子の側面電極４が２６０℃前後ではんだ付けされる
が、部品端子面４と印刷導体面間の界面にはんだ付けさ
れないので、有効接合面積が不足する欠点がある。
つぎに第２図に示すように部品装着面を上側にして、つ
まり表面装着部品３を回路板３の導体電極２の面に載置
する形で、はんだペースト７を介して、熱板８の輻射熱
によってリフロウソルダリングする方法があった。リフ
ロウソルダリング法では、はんだ合金粒子と樹脂バイン
ダとから成るはんだペースト７を導体２の面に印刷した
のち部品３を載置して雰囲気又は回路板に対する上下同
時加熱により、２２０℃前後ではんだ付けされる。
まり表面装着部品３を回路板３の導体電極２の面に載置
する形で、はんだペースト７を介して、熱板８の輻射熱
によってリフロウソルダリングする方法があった。リフ
ロウソルダリング法では、はんだ合金粒子と樹脂バイン
ダとから成るはんだペースト７を導体２の面に印刷した
のち部品３を載置して雰囲気又は回路板に対する上下同
時加熱により、２２０℃前後ではんだ付けされる。
この方法は部品端子面と印刷導体面の界面全体にはんだ
付けされるので有効接合面積が充分にとれる利点がある
。しかしながらこの第２の方法では、通常接合面間に必
要とされる１００〜２００μのはんだ厚さＢをはんだ付
は後において保持できない欠点がある。何となれば、第
２の方法で用いるはんだペーストははんだ合金を体積比
にして８０〜９ｏパーセント含むがはんだ付は後体積比
にして６０〜３０パーセントに減するからである。現在
の印刷技術では通常のスクリーンマスクを用いて１５〜
２０μ、厚手のメタルステンシルマスクを用いて５０〜
１５０μが最大厚さとなっているので、はんだ接合後の
厚さは３０〜９０μとなる。
付けされるので有効接合面積が充分にとれる利点がある
。しかしながらこの第２の方法では、通常接合面間に必
要とされる１００〜２００μのはんだ厚さＢをはんだ付
は後において保持できない欠点がある。何となれば、第
２の方法で用いるはんだペーストははんだ合金を体積比
にして８０〜９ｏパーセント含むがはんだ付は後体積比
にして６０〜３０パーセントに減するからである。現在
の印刷技術では通常のスクリーンマスクを用いて１５〜
２０μ、厚手のメタルステンシルマスクを用いて５０〜
１５０μが最大厚さとなっているので、はんだ接合後の
厚さは３０〜９０μとなる。
またはんだペーストの厚さを増せ得念としても、印刷だ
れによる隣接パターンとのブリッジング傾向が大となり
、はんだ接合部の短絡を招き易い。
れによる隣接パターンとのブリッジング傾向が大となり
、はんだ接合部の短絡を招き易い。
発明の目的
本発明は、リフロウソルダリングによって形成する回路
板の導体と装着部品電極間に面接続部分として構成する
はんだ層の厚さを増すことのできるハイブリッド回路板
の実現を目的としている。
板の導体と装着部品電極間に面接続部分として構成する
はんだ層の厚さを増すことのできるハイブリッド回路板
の実現を目的としている。
発明の構成
本発明は、ハイブリッド回路板の部品装着部分の導体面
に、第１のはんだコート導体を有し、かつ、前記第１の
はんだコート導体上に第２のはんだペーストを印刷して
、装着部品を塔載可能となし次ハイブリッド回路板であ
り、これにより、十分に厚みをもったはんだ層を介して
、回路板上に部品装着ができ、しかも、はんだ層による
短絡現象も解消される。
に、第１のはんだコート導体を有し、かつ、前記第１の
はんだコート導体上に第２のはんだペーストを印刷して
、装着部品を塔載可能となし次ハイブリッド回路板であ
り、これにより、十分に厚みをもったはんだ層を介して
、回路板上に部品装着ができ、しかも、はんだ層による
短絡現象も解消される。
実施例の説明
本発明においては、第３図に示されるように、回路板上
の導体に対するはんだ層の形成と処理とを第１段階とし
、次に液状フラックス９を塗布乾燥したフラックス層を
形成する第２段階と、最後に第２のはんだペースト１ｏ
の印刷と部品載置を行なう第３段階とから成り立つ。
の導体に対するはんだ層の形成と処理とを第１段階とし
、次に液状フラックス９を塗布乾燥したフラックス層を
形成する第２段階と、最後に第２のはんだペースト１ｏ
の印刷と部品載置を行なう第３段階とから成り立つ。
第１段階は熱処理であって、はんだのディップ浴又はは
んだペースト印刷後のリフロウ処理である０ はんだのディップ浴は２６０℃〜２２０℃、はんだペー
ストの印刷後のリフロウは２４０〜２１゜℃でおこなわ
れるがこれは周知の技術である。こうバ形成ｇｎ、ｂ第
′は″″層０厚６１通常７°５ （μ最大９
０μである。
んだペースト印刷後のリフロウ処理である０ はんだのディップ浴は２６０℃〜２２０℃、はんだペー
ストの印刷後のリフロウは２４０〜２１゜℃でおこなわ
れるがこれは周知の技術である。こうバ形成ｇｎ、ｂ第
′は″″層０厚６１通常７°５ （μ最大９
０μである。
第１段階の熱処理においてはんだペースト中の樹脂及び
フラックスは空気中に飛散するが、もし残存していても
溶剤により洗浄する０ 第２段階として液状フラックスをスプレィ、印刷１発泡
塗布などのいずれかの方法で少なくともはんだ面７に対
して、塗布する液状フラックスの溶剤（水、７＃ニア−
＃、ＭＥＫ等）を７０〜８０℃３ｏ分の条件で揮発飛散
させる。このフラックスは第３段階の加熱において第１
はんだ層の表面に生成した酸化物を除去し、第３段階に
おいて適用する第２はんだ層とのぬれ性を保つために必
須である。
フラックスは空気中に飛散するが、もし残存していても
溶剤により洗浄する０ 第２段階として液状フラックスをスプレィ、印刷１発泡
塗布などのいずれかの方法で少なくともはんだ面７に対
して、塗布する液状フラックスの溶剤（水、７＃ニア−
＃、ＭＥＫ等）を７０〜８０℃３ｏ分の条件で揮発飛散
させる。このフラックスは第３段階の加熱において第１
はんだ層の表面に生成した酸化物を除去し、第３段階に
おいて適用する第２はんだ層とのぬれ性を保つために必
須である。
第３段階としてはんだペースト１０の印刷を、第１はん
だ層７の上におこない第２はんだ層を形成する。抵抗、
容量、半導体などの表面装着型部品の端子又は電極を前
記第２はんだ層に重ね合せて、ついで、回路板と装着部
品とをリフロウ加熱する。こうして第１はんだ層の厚さ
７．６〜９０μ、第２はんだ層の厚さ６０〜１６０μが
達成され、合計６７．６〜２４０μｍの厚みが得られる
。
だ層７の上におこない第２はんだ層を形成する。抵抗、
容量、半導体などの表面装着型部品の端子又は電極を前
記第２はんだ層に重ね合せて、ついで、回路板と装着部
品とをリフロウ加熱する。こうして第１はんだ層の厚さ
７．６〜９０μ、第２はんだ層の厚さ６０〜１６０μが
達成され、合計６７．６〜２４０μｍの厚みが得られる
。
発明の効果
本発明によれば、十分な厚みのはんだ層を有するハイブ
リッド回路板が製造容易に実現される。
リッド回路板が製造容易に実現される。
また、導体層上のはんだ層も、第１層のはんだ層は予め
熱処理で高密度化されており、電極パターンの変動も少
なく、装着部品のはんだ付は処理過程での短絡もほとん
ど起こらず、本発明の回路板は実用性大である。
熱処理で高密度化されており、電極パターンの変動も少
なく、装着部品のはんだ付は処理過程での短絡もほとん
ど起こらず、本発明の回路板は実用性大である。
第１図、第２図は従来のはんだ付は処理過程を示す断面
図、第３図は本発明の回路板を形成する過程を示す断面
図である。 １・・・・・・回路板、２・・・・・・導体、３・・・
・・・装着部品、４・・・・・・端子電極、６・・・・
・・接着剤、６・・・・・・はんだ溶液・、７・・・・
・・第１のはんだ層、８・・・・・・加熱体、９・・・
・・・フラックス、１ｏ・・・・・・第２のはんだ（ペ
ースト）。
図、第３図は本発明の回路板を形成する過程を示す断面
図である。 １・・・・・・回路板、２・・・・・・導体、３・・・
・・・装着部品、４・・・・・・端子電極、６・・・・
・・接着剤、６・・・・・・はんだ溶液・、７・・・・
・・第１のはんだ層、８・・・・・・加熱体、９・・・
・・・フラックス、１ｏ・・・・・・第２のはんだ（ペ
ースト）。
Claims (1)
- ハイブリッド回路板の部品装着部分の導体面に第１の
はんだコート導体を有し、かつ、第２のはんだペースト
を印刷して表面装着部品を搭載可能となしたハイブリッ
ド回路板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59179705A JPS6156492A (ja) | 1984-08-28 | 1984-08-28 | ハイブリツド回路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59179705A JPS6156492A (ja) | 1984-08-28 | 1984-08-28 | ハイブリツド回路板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6156492A true JPS6156492A (ja) | 1986-03-22 |
Family
ID=16070432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59179705A Pending JPS6156492A (ja) | 1984-08-28 | 1984-08-28 | ハイブリツド回路板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6156492A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62260392A (ja) * | 1986-05-07 | 1987-11-12 | 松下電器産業株式会社 | プリント配線板 |
| JP2012164929A (ja) * | 2011-02-09 | 2012-08-30 | Showa Aircraft Ind Co Ltd | 高伝導化プリント基板、およびその製造方法 |
-
1984
- 1984-08-28 JP JP59179705A patent/JPS6156492A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62260392A (ja) * | 1986-05-07 | 1987-11-12 | 松下電器産業株式会社 | プリント配線板 |
| JP2012164929A (ja) * | 2011-02-09 | 2012-08-30 | Showa Aircraft Ind Co Ltd | 高伝導化プリント基板、およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JPH0562003U (ja) | チップ形電子部品 | |
| JPH01290293A (ja) | 半田付け装置 | |
| JPH04336490A (ja) | リフローハンダの形成方法 | |
| JPH067275U (ja) | プリント基板 | |
| JPH0621238U (ja) | チップ部品 | |
| JPS60175480A (ja) | プリント基板への部品取付装置 | |
| JPH02178992A (ja) | 厚膜回路基板の製造方法 | |
| JP2551599Y2 (ja) | フレキシブル配線板 | |
| JP3051132B2 (ja) | 電子部品の実装方法 | |
| JPH0644500B2 (ja) | 端子装着用回路基板 | |
| JPS6254996A (ja) | 電子部品の実装方法 | |
| JPS60175488A (ja) | プリント基板への部品取付方法 | |
| JPS5941888A (ja) | 電子回路板及びその製造方法 | |
| JPS61251098A (ja) | チツプ型電子部品と回路基板との組立方法 | |
| JPS6236316Y2 (ja) | ||
| JPS59218797A (ja) | 印刷配線回路装置 | |
| JPH03233995A (ja) | チップ部品の実装方法 | |
| JPS588157B2 (ja) | 印刷配線板およびその製造法 | |
| JPH067274U (ja) | プリント基板 | |
| JPS6052092A (ja) | 電子部品の接続方法 | |
| JPS59996B2 (ja) | 印刷配線板の製造方法 | |
| JPH04123485A (ja) | プリント基板およびその製造方法 | |
| JPS6185887A (ja) | はんだ盛量過多防止機能付チツプ部品 | |
| JPS6358992A (ja) | 銅メツキプリント板のはんだコ−テイング方法 |