JPS62260392A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPS62260392A JPS62260392A JP61104105A JP10410586A JPS62260392A JP S62260392 A JPS62260392 A JP S62260392A JP 61104105 A JP61104105 A JP 61104105A JP 10410586 A JP10410586 A JP 10410586A JP S62260392 A JPS62260392 A JP S62260392A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- wiring board
- printed wiring
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子機器の回路構成に利用するプリント配線
板に関するものである。
板に関するものである。
従来の技術
従来のプリント配線板は、たとえば、第２図の断面図に
示されるように、絶縁性基板１上の所定パターン配線層
２に、はんだ層３．４を付着させたものが用いられてい
る。この場合、各部のはんだ層は、第２図に示されるよ
うに、配線層２の側端部で盛り上った構造のはんだ層３
と、配線層２の中央部で盛り上った構造のはんだ層４と
が、随所に分散している。
示されるように、絶縁性基板１上の所定パターン配線層
２に、はんだ層３．４を付着させたものが用いられてい
る。この場合、各部のはんだ層は、第２図に示されるよ
うに、配線層２の側端部で盛り上った構造のはんだ層３
と、配線層２の中央部で盛り上った構造のはんだ層４と
が、随所に分散している。
発明が解決しようとする問題点
ところが、はんだ層の形状が不揃いであると、これに電
子部品、たとえば、チップ部品をはんだ付けする場合に
、同チップ部品を仮付けするのが困難である。すなわち
、従来例構造によれば、たとえば、第３図の側面図に示
されるように、側端部で盛り上った構造のはんだ層３の
所では、チップ部品５の電極部６を正常に載置するのが
難しく、一方、中央部で盛り上った構造のはんだ層４の
所では、チップ部品５の電極部６が滑り落ちる移動性が
みられ、また、チップ部品５の両電極部６が、それぞれ
、両方の構造のはんだ層３，４の所に載置されると、同
チップ部品５は、傾斜状態のまま、はんだ付は固定され
、はんだ付けの不確実性ならびに外観的な不良を生じ易
い。
子部品、たとえば、チップ部品をはんだ付けする場合に
、同チップ部品を仮付けするのが困難である。すなわち
、従来例構造によれば、たとえば、第３図の側面図に示
されるように、側端部で盛り上った構造のはんだ層３の
所では、チップ部品５の電極部６を正常に載置するのが
難しく、一方、中央部で盛り上った構造のはんだ層４の
所では、チップ部品５の電極部６が滑り落ちる移動性が
みられ、また、チップ部品５の両電極部６が、それぞれ
、両方の構造のはんだ層３，４の所に載置されると、同
チップ部品５は、傾斜状態のまま、はんだ付は固定され
、はんだ付けの不確実性ならびに外観的な不良を生じ易
い。
本発明は、これらの問題点を解消することの可能なプリ
ント配線板を提供することを目的とするものである。
ント配線板を提供することを目的とするものである。
問題点を解決するための手段
本発明は、導体配線層の所定領域に、はんだ層とはんだ
ペースト層との二重層を選択的に設けた構造のプリント
配線板である。
ペースト層との二重層を選択的に設けた構造のプリント
配線板である。
作用
本発明によると、導体配線層上に、はんだ層とはんだペ
ースト層との二重層を設けたことによって、チップ部品
を平坦に仮付けし、さらに、加熱溶融により、同チップ
部品をはんだ付は固定する際にも、その平坦性を保った
まま、確実なはんだ付けを達成することができる。
ースト層との二重層を設けたことによって、チップ部品
を平坦に仮付けし、さらに、加熱溶融により、同チップ
部品をはんだ付は固定する際にも、その平坦性を保った
まま、確実なはんだ付けを達成することができる。
実施例
第１図は本発明実施例のプリント配線板の断面図であり
、絶縁性基板１上の導体配線層２に、はんだ層３，４と
ともに、はんだペースト層７を積層形成したものである
。絶縁性基板１は、たとえば、ガラスせんい布にエポキ
シ樹脂を含浸させたもの、いわゆる、ガラスエポキシ基
板が適当である。この基板１上に、厚さ約０．０３５＋
＋ｍ＋の銅箔を張り合わせて、この銅箔に所定パターン
形状で導体配線層２を形成し、この上に、厚さ７．５〜
１０μｍのはんだ層３，４を付設し、さらに、厚さ約５
０μｍのはんだペースト層７を積層形成する。これによ
り、はんだ層３あるいは同４とはんだペースト層７との
二重層の厚さは、両者の加算値として、およそ５７．５
〜６０μｍになり、平均的には、その厚みが均一化され
る。したがって、これらの位置にチップ部品５の各電極
６を載置すると、同チップ部品５がほぼ平坦に仮付けさ
れる。また、はんだペースト層７は、室温で適度の粘着
性があるので、チップ部品５の滑り落ちを防止すること
ができる。そして、はんだ層３，４は、加熱条件を２１
５℃、３０秒程度にすれば、確実に融解して、チップ部
品５を導体配線層２に接続、固定できる。なお、はんだ
ペースト層７の形成には、スクリーンマスクあるいはメ
タルマスクを用いた印刷塗布方法が好適である。チップ
部品５には、抵抗器、磁器コンデンサ、ＳＯパッケージ
型のＩＣなどのよ（知られたチップ部品のいずれもが利
用できる。
、絶縁性基板１上の導体配線層２に、はんだ層３，４と
ともに、はんだペースト層７を積層形成したものである
。絶縁性基板１は、たとえば、ガラスせんい布にエポキ
シ樹脂を含浸させたもの、いわゆる、ガラスエポキシ基
板が適当である。この基板１上に、厚さ約０．０３５＋
＋ｍ＋の銅箔を張り合わせて、この銅箔に所定パターン
形状で導体配線層２を形成し、この上に、厚さ７．５〜
１０μｍのはんだ層３，４を付設し、さらに、厚さ約５
０μｍのはんだペースト層７を積層形成する。これによ
り、はんだ層３あるいは同４とはんだペースト層７との
二重層の厚さは、両者の加算値として、およそ５７．５
〜６０μｍになり、平均的には、その厚みが均一化され
る。したがって、これらの位置にチップ部品５の各電極
６を載置すると、同チップ部品５がほぼ平坦に仮付けさ
れる。また、はんだペースト層７は、室温で適度の粘着
性があるので、チップ部品５の滑り落ちを防止すること
ができる。そして、はんだ層３，４は、加熱条件を２１
５℃、３０秒程度にすれば、確実に融解して、チップ部
品５を導体配線層２に接続、固定できる。なお、はんだ
ペースト層７の形成には、スクリーンマスクあるいはメ
タルマスクを用いた印刷塗布方法が好適である。チップ
部品５には、抵抗器、磁器コンデンサ、ＳＯパッケージ
型のＩＣなどのよ（知られたチップ部品のいずれもが利
用できる。
本実施例のプリント配線板を用いて、回路構成を実行し
た場合のはんだ付けの成功率は、平均的にも、９９％〜
１００％であり、従来例の場合の６４〜８０％の成功率
に（らべて、高い成功率を達成することができた。また
、本実施例のプリント配線板を使用して実現した回路構
成体は。
た場合のはんだ付けの成功率は、平均的にも、９９％〜
１００％であり、従来例の場合の６４〜８０％の成功率
に（らべて、高い成功率を達成することができた。また
、本実施例のプリント配線板を使用して実現した回路構
成体は。
−５５℃〜＋１２５℃の温度サイクルテストでも、３５
０〜１２５０サイクルの耐性を示し、従来例の場合の４
０〜７０サイクルの耐性水準を１桁以上しのぐ高水準の
耐性が確認された。
０〜１２５０サイクルの耐性を示し、従来例の場合の４
０〜７０サイクルの耐性水準を１桁以上しのぐ高水準の
耐性が確認された。
発明の効果
本発明によれば、導体配線層上に、はんだ層とはんだペ
ースト層の二重層を設けたことによって、チップ部品の
はんだ付けによる接続、固定の成功率がほとんど１００
％の高水準で達成されるようになり、このプリント配線
板を用いて回路構成体を実現すると、高い信頼性をもっ
た電子機器が得られる。
ースト層の二重層を設けたことによって、チップ部品の
はんだ付けによる接続、固定の成功率がほとんど１００
％の高水準で達成されるようになり、このプリント配線
板を用いて回路構成体を実現すると、高い信頼性をもっ
た電子機器が得られる。
第１図は本発明実施例の断面図、第２図、第３図は従来
例の断面図、側面図である。 １・・・・・・絶縁性基板、２・・・・・・導体配線層
、３，４・・・・・・はんだ層、５・・・・・・チップ
部品、６・・・・・・同チップ部品の電極、７・・・・
・・はんだペースト層。
例の断面図、側面図である。 １・・・・・・絶縁性基板、２・・・・・・導体配線層
、３，４・・・・・・はんだ層、５・・・・・・チップ
部品、６・・・・・・同チップ部品の電極、７・・・・
・・はんだペースト層。
Claims (1)
- 導体配線層の所定領域に、はんだ層とはんだペースト
層との二重層を選択的に設けたことを特徴とするプリン
ト配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61104105A JPH07107953B2 (ja) | 1986-05-07 | 1986-05-07 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61104105A JPH07107953B2 (ja) | 1986-05-07 | 1986-05-07 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62260392A true JPS62260392A (ja) | 1987-11-12 |
| JPH07107953B2 JPH07107953B2 (ja) | 1995-11-15 |
Family
ID=14371840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61104105A Expired - Fee Related JPH07107953B2 (ja) | 1986-05-07 | 1986-05-07 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07107953B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5457957A (en) * | 1977-10-18 | 1979-05-10 | Mitsubishi Electric Corp | Production of semiconductor device |
| JPS6156492A (ja) * | 1984-08-28 | 1986-03-22 | 松下電器産業株式会社 | ハイブリツド回路板 |
-
1986
- 1986-05-07 JP JP61104105A patent/JPH07107953B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5457957A (en) * | 1977-10-18 | 1979-05-10 | Mitsubishi Electric Corp | Production of semiconductor device |
| JPS6156492A (ja) * | 1984-08-28 | 1986-03-22 | 松下電器産業株式会社 | ハイブリツド回路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07107953B2 (ja) | 1995-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60260192A (ja) | 混成集積回路の製造方法 | |
| JPH05327152A (ja) | 配線基板及びその製造方法 | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JPH0312446B2 (ja) | ||
| JPS5823956B2 (ja) | インサツハイセンバン | |
| JPH07107953B2 (ja) | プリント配線板 | |
| JP2842013B2 (ja) | 混成集積回路装置 | |
| JPS5994493A (ja) | 電子部品を有する回路基板装置 | |
| JPS5999787A (ja) | 厚膜配線基板 | |
| JPS62132396A (ja) | チツプ部品の実装方法 | |
| JPH0727649Y2 (ja) | 放熱基板に取り付けられた抵抗体を備えた印刷配線板 | |
| JPS5936922Y2 (ja) | 混成集積回路装置 | |
| JPH05167214A (ja) | プリント基板 | |
| JPH033391A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JPS5920671U (ja) | プリント配線板 | |
| JPS58173887A (ja) | 基板装置 | |
| JPS62147672A (ja) | フラツトケ−ブルの接続端子構造 | |
| JPS6156492A (ja) | ハイブリツド回路板 | |
| JPS6343391A (ja) | 厚膜回路基板 | |
| JPS6211296A (ja) | 回路部品の実装方法 | |
| JPS6086890A (ja) | 電子回路の製造方法 | |
| JPH0644500B2 (ja) | 端子装着用回路基板 | |
| JPS61199693A (ja) | 混成集積回路の製造方法 | |
| JPH0373589A (ja) | 混成集積回路 | |
| JPS6181698A (ja) | 配線回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |