JPS6156519A - 乗算型ｄ／ａコンバ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明はディジタル信号をアナログ信号に変換（以下
、Ｄ／Ａ変換と云う）するＤ／Ａコンバータ、・待に非
線型ＰＣＭ信号をＤ／Ａ変換する場合等に用いて好適な
乗算型Ｄ／Ａコンバータに関する。

背景技術とその問題点 斯の種乗算型り／Ａコンバータの一例として、従来例え
ば第１図に示すようなものが提案されている。同図にお
いて、（１）はディジタル信号が供給される入力端子で
あって、この入力端子＜１）は入力されるディジタル信
号のビット数ｎに対応してｎ個の端子（１Ｇ）、　　（
１１）、　　（１２）　　・・・（ｉｎ）を有し、ｎビ
ットのパラレルの入力ディジタル信号は、最上位のビッ
ト（ＭＳＢ）が端子（ｉｎ）に、最上位の次のビットが
端子（１１）にというような態様で、以下同様にして順
次に各端子に与えられ、端子（１ｎ）には人力ディジタ
ル信号の最下位のピッｌ−（ＬＳＢ）が与えられる。

端子（１ｏ）〜（１ｎ）に同時に入力されるｎビットの
入力ディジタル信号は、データレジスタ（２）の２つの
入力端子群（３）及び（４）に所定の態様で供給される
。すなわち、入力端子群（３）及び（４）は夫々ｍ　（
ｍ＝ｎ　−１）　ｌＩｌ＋１の入力端子（３ｏ　）　〜
（３ｍ）及び（４ｏ）〜（４ｍ）を有し、端子（１ｏ）
が入力端子（３ｏ）だけに接続され、端子（１ｎ）が端
子（４ｍ）だけに接続され、更に端子（１１）が入力端
子（３１）と（４ｏ）に接続され、更にまた端子（１２
）が入力端子（３１）と（４１）に接続され、以下同様
にし゛ζ入力端子（１）の各端子と、入力端子群（３）
及び（４）の各入力端子とが接続される。

従って、データレジスタ（２）の入力端子（３ｏ）に対
して人力ディジタル信号の最上位のビットが与えられ、
また入力端子（３１）には、人力ディジタル信号の最上
位の次のビットが与えられ、以ド同様にして、人力ディ
ジタル信号の各ビットが入力端子（３２）、　　（３：
ｌ）　　・・・　（３ｍ）に順次与えられる。またデー
タレジスタ（２）の入力ｍ子（４ｏ）に対して入力ディ
ジタル信号の最上位の次のビットが与えられ、更に入力
端子（４１）には人力ディジタル信号の最上位の次の次
のピントが与えられ、以下同様にして入力ディジタル信
号の各ビットが入力端子（４２）　、　　（４３）　　
・・・（４ｍ）に順次与えられ、最後に入力端子（４ｍ
）には端子（Ｉｎ）に供給される人力ディジタル信号の
最下位のピントが与えられる。

データレジスタ（２）は、入力端子群（３）及び（４）
に与えられている入力ディジタル信号を切換えて、ｍ　
（１＆１の出力端子（５ｏ）、　　（５１）　　・・・
　（５ｍ）から成る出力端子群（５）に出力させるが、
この出力端子群（５ンに対して、２つの入力端子群（３
）及び（４）の内のどちらの群のディジタル信号が出力
されるのかは、データレジスタ（２）の制御端子（６）
に制御回路（７）より供給される切換制御信号によって
制御される。

従って、データレジスタ（２）の切換え動作に応じて、
入力端子群（３）からのディジタル信号、すなわち入力
ディジタル信号の最上位のビットから、゛最下位の１つ
上のビットまでのｍビットのディジクル信号が出力端子
群（５）に出力されたり、或いは入力端子（４）からの
ディジタル信号、すなわち人力ディジタル信号の最上位
の１つ下のビットから、最下位のビットまでのｍビット
のディジタル信号が出力端子群（５）に出力されたりす
る。

データレジスタ（２）を、その出力端子群（５１に２つ
の入力端子群（３）及び（４）に与えられているディジ
クル信号の内のどちらのものが切換え出力されるように
するかは、入力ディジタル信号の情報領域が所定の領域
を越えているか否かの識別結果によるもので、入力ディ
ジタル信号の情報領域についての情報は、入力ディジタ
ル信号の最上位ビットを含む所定の桁数のビット情報に
基づいて得ることができる。

斯る識別動作は制御回路（７）で行われ、制御回路（７
）は、入力ディジタル信号の最上位のビットを含む所定
数のビット情（！にに基づいて、人力ディジタル信号の
情報領域が所定の領域を越えているか否かを識別し、そ
れに応じた情報領域信号（切換制御信号）を発生ずる。

制御回路（７）からの信号はデータレジスタ（２）及び
後述するデータレジスタ（８）の各制御端子（６）及び
（９）に与えられ、データレジスタ（２）及び（８）は
、入力ディジタル信号における情報領域の状態に応じた
切換動作を１テい、人力ディジタル信号がフルスケール
の〃以上の情（・ｕ領域の信号の場合には、データレジ
スタ（２）がその出力端子１１’ｐ　＋５１にその人力
ａ１１１子群（３）のディジタル信号を出力し、また人
力ディジタル信号がフルスケールの〃以下の情報領域の
信号の場合には、データレジスタ（２）がその出力端子
群（５）にその入力端子群（４）のディジタル信号を出
力する。

データレジスタ（２）からの出力は、ラッチ回路（１０
１に供給され、ラッチ回路Ｑｌば端子（１１）からラッ
チ信号が印加された時点でデータレジスタ（２）からの
信号をラッチしてＤ／Ａコンバータ（１２）に与える。

Ｄ／Ａコンバータ（１２）は、外部基準入力端子（１３
）を備えた乗算型のもので、この入力端子（１３）には
、別なり／Ａコンバータ（１４）から出力された外部基
準信号が与えられるようになされている。

データレジスタ（８）はその２つの入力端子群（１５）
。

（１６）に対して固定データ発生回路（１７）から夫々
別のデータを示ずディジタル信号を与えられるようにな
されており、データレジスタ（８）の出力端子群（１８
）には、データレジスタ（８）による切換動作に応じて
固定データ発生回路（１７）の一方のデータを示すディ
ジタル信号が出力されたり、或いは固定データ発生回路
（１７）の他方のデータを示ずディジタル信号が出力さ
れたりする。

データレジスタ（８）からのディジタル信号は、ランチ
回路（１９）に端子（１１）よりラッチ信号が印加され
た時点でラッチされ、Ｄ／Δコンバータ（１４）に入力
信号として与えられる。Ｄ／Ａコンバータ（１４）は人
力されたディジタル信号をアナログ信号に変換して、そ
れをＤ／八へンバータ（１２）の入力端子（１３）へ外
部基準人力信号（外部ｙＪ準電圧）として供給する。

人力品１子（１１に与えられた人力ディジタル信号が、
フルスケールの４以上の情報領域の信号であって、デー
タレジスタ（２）がその入力端子群（３）のディジタル
信号をその出力端子群（５）に出力している時に、デー
タレジスタ（８）がその入力端子群（１５）に与えられ
ている固定データ発生回路（７）の一方のデータを示す
ディジタル信号を出力端子群（１８）に出力し、データ
レジスタ（２）がその入力端子群（４）のディジタル信
号をその出力端子群（１５）に出力している時に、デー
タレジスタ（８）がその入力端子群（１６）に与えられ
ている固定データ発生回路（１７）の他方のデータを示
すディジタル信号を出力端子群（１８）に出力するもの
とした場合には、固定データ発生回路（１７）の一方の
データは、フルスケールの４以上の情報領域の入力ディ
ジタル信号が所定のように伸長されたアナログ信号とし
てＤ／Ａコンバータ（１２）から出力端子（２０）に送
出されるために必要とされる外部基準電圧■をＤ／Ａコ
ンバータ（１４）で発生させ得るようなものとなされて
おり、また固定データ発生回路（１７）の他方のデータ
は、フルスケールのＡ以下の情報領域の入力ディジタル
信号と対応するアナログ信号がＤ／Ａコンバータ（１２
）から出力端子（２０）に送出されるために必要とされ
る外部基準電圧Ｖ／２をＤ／Ａコンバータ（１４）で発
生させるようなものとされている。

ところで、第１図の如き構成を成す回路の場合、入力デ
ィジタル信号として＋／−両極性信号をとりあつかう時
Ｄ／Ａコンバータ（１４）からの外部基準電圧を可変と
すると、この外部基準電圧の変化に伴って入力ディジタ
ル信号の０に対応するＤ／Ａコンバータ（１２）におけ
る変換後のアナログの出力電圧のＤＣオフセットが変化
し、ノイズを生ずるという不都合が生じる場合がある。

このことを第２図を参照し乍ら説明する。

いま、外部基準入力☆：１１子（１３）に印加される外
部基準電圧を成る値に固定し、人力ディジタル信号を０
を中心にして正から負の値にわたって等しく変化したと
きの出力端子（２０）に得られる変換後のアナログの出
力電圧Ｅ。１１１１は、第３図の左側部分に示すように
変化する。すなわち、矢印で示す範囲が出力電圧Ｅ　ｏ
ｔｒｒ　Ｏ；）　［！囲に相当する。そして、このとき
人力ディジタル信号のＯに対応する出力電圧ＥＯＬＩＴ
は出力電圧範囲の中心であるｘ印の所に位置することに
なる。

一方、外部基準入力端子（１３）に与える外部基準電圧
を上述の状態より例えば２倍とした場合、入力ディジタ
ル信号を０を中心にして正から負の値にわたって等しく
変化したときの出力端子（２０）に得られる変換後のア
ナログの出力電圧Ｅ。１ｉＪＴは、第２図の右側部分に
示すように変化する。すなわち、この場合も矢印で示す
範囲が出力電圧Ｅ。′、ＩＴの範囲に相当する。そして
、このとき入力ディジタル信号の０に対応する出力電圧
Ｅ。′Ｖｒは、この場合も出力電圧範囲の中心である×
印の所に位置することになる。

この第２図より外部基準電圧を２倍にすると、入力ディ
ジタル信号のＯに対応する出力電圧は、同図に破線で示
すように変化する。つまり、外部基準電圧の変化によっ
て変換後のアナログ出力電圧のＤＣオフセットが変化す
ることになる。このＤＣオフセットの変化が生じると、
結果としてノイズが発生ずる不都合を生ずる。

発明の目的 この発明は断る点に鑑み、非線型ＰＣＭ信号をＤ／Ａ変
換して上述の如きノイズを発生することのない乗算型Ｄ
／Ａコンバータを提供するものである。

発明の概要 この発明は、可変基準電源と、増幅回路と、上記可変基
準電源と上記増幅回路の間に接続され、人力ディジタル
信号によってコントロールされるスイッチ群と、少なく
とも受動素子を含み、上記スイッチ群に流れる電流を決
定する回路網とを備え、上記増幅回路の出力側に上記入
力ディジタル信号の大きさと上記可変基準電源の値との
積に比例した電圧を得ると共に、この電圧と上記可変基
準電源の値に比例した可変オフセット電圧の和を出力す
るようにしたことを特徴とする乗算型Ｄ／Ａコジバータ
である。

これによって、この発明では、例えば第３図に示すよう
に、実質的に基準電源が変化しても人力ディジタル信号
の０に対応する変１！８後のアナログ出力電圧が一定の
値に保持される。すなわち、同図において、基準電圧を
成る値に固定し、人力ディジタル信号を０を中心に正か
ら負の値にわたって等しく変化したときの変ＪｉＡ後の
アナログ出力電圧Ｅ　ｏｕｒは同図の左側部分に示すよ
うに０ポルトを中心に上下に変化するも、基準電位を上
述の状態より例えば２倍とした場合、入力ディジタル信
号を０を中心にして正から負の値にわたって等しく変換
したときの変換後のアナログ出力電圧ＥＯｉＪＴは同図
の右側部分に示すように０ボルトを中心に上下に変化し
、これより基準電位を２倍にしても入力ディジタル信号
の０に対応する出力電圧は、いずれの場合も一定値、つ
まりこの場合０ボルトに維持されたままで変化しない。

よって、ノイズを発生しない乗算型Ｄ／Ａコンバータが
得られる。

実施例 以下、この発明の諸実施例を第４図〜第７図に基づいて
詳しく説明する。

第４図はこの発明の第１実施例の回ｖｉＦ構成を示すも
ので、同図において、（２１）　、　　（２２）は可変
基準電源としての可変電流源であって、これ等の可変電
流源（２１）　、　　（２２）は互いに極性が異なり且
つその大きさが比例関係にある電流１ａｖ、ｌ１ｖｖを
発生する＊ＩＲＶとＩ　６Ｖとは の関係にある。こ＼でＮはコンバータ分解能であり、本
例では４ビツトである。従って、Ｉ　ｆｆ１ｖ　＝（２
２）の電流を可変する手段としては、例えば慣用のＤ／
Ａコンバータのアナログ電圧を電流に変換したものが使
用される（第５図、第７図参照）。

可変電流源（２１）の一端は回路網（２３）の抵抗器（
２３ａ　）〜（２３ｄ）を介して接地され、また抵抗器
（２３ｅ　）の一端に直接接続されると共に夫々抵抗器
（２３ａ　）　、　　（２３ｂ　）及び（２３ｃ）を介
して抵抗器（２３ｆ　）　、　　（２３ｇ　）及び（２
３ｈ　”）の各一端に接続される。そして、抵抗器（２
３ｅ）〜（２３ｈ）の各他端が夫々スイッチ群（２４）
の各スイッチ（２４ａ　）　〜（２４ｄ’）の共ｊｆｌ
ｌ端子Ｃに接続される。

また、可変電流源（２１）の他端は負の電源端子−Ｖｃ
に接続される。

可変電流源（２２）の一端は増幅回Ｍ８（２５）の反転
入力端子に接続され、その他端は正の電源端子＋Ｖｃに
接続される。スイッチ（２４ａ　）　〜（２４ｄ　：の
各接続端子ａは共に増幅回路（２５）の反転入力端子に
接続され、その各接続端子すは共に増幅回路（２５）の
非反転入力端子に接続されると共に接地される。

（２６）は入力ディジタル信号が供給される入力端子群
であって、入力ディジタル信号のビット数に応じて複数
個の入力端子が設けられ、こ＼では例えば４ビア）から
成る入力ディジタル信号に対応して入力端子（２６ａ　
）〜（２６ｄ　）が設げられている。そして、これ等入
力端子（２６ａ）〜（２６ｄ）からの入力ディジタル信
号によって、スイッチ（２４ａ　）〜（２４ｄ）が夫々
制御される。因みに、ご＼では入力端子（２６ａ）に人
力ディジタル信号のＭＳＢ、入力端子（２６ｂ）に２３
Ｂ、入力端子（２８ｃ　）に３５Ｂ、入力端子（２６ｄ
）にＬＳＢが供給されるものとし、これ等入力ディジク
ル信号力び１″のときはスイッチ（２４ａ）〜（２４ｄ
　）は接点ａ側に接続され（オン）、“０″のときはス
イッチ（２４ａ）〜（２４ｄ　）は接点す側に切換えら
れる（オフ）ものとする。

また増幅回路（２５）の反！ｚ；入力端子と出力端の間
に抵抗器（２７）が接続され、増幅回路（２５）の出力
端より出力８１子（２８）が取り出される。

回路ＩＱ　（２３）において、抵抗器（２３ａ　）　〜
（２３ｄ　）の抵抗値をＲとすると、抵抗器（２３ｅ）
〜（２３ｈ　）の抵抗値は２Ｒとされている。そごで、
いま、可変電流源（２１）より電流Ｉ　ＲＶが流れてい
るとすると、）氏抗器（２３ａ　）と（２３ｅ　）の接
続点では、スイッチ（２４ａ）がオンにより、抵抗器（
２３ｅ）の抵抗値２Ｒと上記接続点より右側を見たとき
の抵抗値２Ｒによって電流が半分づつに分かれ、スイ流
が流れる。以下、同様にして抵抗値がＲと２Ｒであれば
、入力端子（２６ａ　）〜（２６ｄ）に供給される入力
ディジタル信号の各ビットに対応した電流が各スイッチ
（２４ａ　）〜（２４ｄ）を流れることになる。これ等
の電流は加算されて増幅回路（２５）の反転入力端子に
供給される。

また、この増幅回路（２５）の反転入力端子には、電流
Ｉ　ＲＶと上述の如き関係にある可変電流源（２２）か
らの電流Ｉ　Ｋｖが供給される。従って増幅回路（２５
）の出力側、すなわち出力端子（２日）には、電流ＩＲ
Ｖと人力ディジクル信号に応じて変化した分Δの積と電
流ｌ１ｘｖとの差に抵抗器（２７）の抵抗値Ｒｆを乗じ
た電圧、すなわち（Ｉ　ＲＶ・Δ−Ｉｆｆｉｖ）Ｒｆの
電圧が得られる。換言すれば、人力ディジタル信号の大
きさと可変電流源（２１）の値との積に比例した電圧が
増幅回路（２５）の出力側に得られると共に、この電圧
と可変電流源（２２）の値に比例した可変オフセット電
圧の和が出力として得られることになる。

因みに入力端子群（２６）に次の第１表のＢ欄に示すよ
うなディジタル信号が入力された場合、出力端子（２８
）には第１表のＡ橿に不ずような対応するアナログ信号
が得られる。

第１表 なお、ＤＣオフセットを加えない時、すなわち可変電流
源（２２）を用いないときの出力端子（２８）に得られ
るアナログ信号は、上記第１表のＣｌｌ１ｉＩのように
なる。

ここでフルスケールとＤＣオフセットの関係はこのよう
にして可変基準電流源の大きさに比例した可変オフセッ
トを与えることにより、正極性と負極性に変化するアナ
ログ信号を得ることができ、基準電位が変化しても當に
入力ディジタル信号の０に対応するアナログ出力電圧を
一定に維持することができるので、ノイズが発生するこ
とはない。

第５図は可変電流源（２１）　、　　（２２）の具体的
な回路構成の一例を示すもので、同図において、（２９
）はディジタル信号が供給される入力端子、（３０）は
慣用のＤ／Ａコンバータ、（３１）は電圧−電流変換回
路であって、この変換回路（３１）の出力電流がトラン
ジスタ（３２）及び（３３）のペースに流れ、また、ト
ランジスタ（３３）を流れるコレクク電流がトランジス
タ（３４）のベースに流れ、もってトランジスタ（３２
）と（３４）のコレクタ側には互いに逆極性で比例関係
にある電流が得られる。

なお、第５図において、ダイオード（３５）のカソード
側の抵抗器（３６）　、　　ｌ−ランジスタ（３２）　
。

（３３）の各エミッタ側の抵抗器（３７）　、　　（３
Ｂ）及びダイオード（３９）のアノード側の抵抗器（４
０）の各抵抗値をＲ１，トランジスタ（３４）のコレク
タ側の抵抗器（４１）の抵抗値をＲ２とすると、これ等
とトランジスタ（３４）及びダイオード（３９）（ダイ
オード接続構成のトランジスタ）の各ベースーエミッタ
間ジャンクシッン面積Ｓ　ＲＥ３４．　３　ａｘ３ｓと
の関係は次のように表わされる。

Ｒ２５８１！３４　　２” ＲＩ　Ｓ■３９２”１ また、第４図において、オフセットバイナリイコードを
用いる代りに、次の９Ａ２表に示ずような２’ｓコンブ
リメントコードを用いてもよい。

第２表 すなわち、第４図において、上記第２表のＢ橿に示すよ
うなディジタル信号を入力端子（２６）に印加すると、
出力端子（２８）にはこれに対応して上記第２表のＡ欄
に示すようなアナログ信号が得られる。なお、ＤＣオフ
セットを加えない時、すなわち可変電流源（２２）を用
いないときの出力端子（２８）に得られるアナログ信号
は、上記第２表のＣ欄のようになる。つまり、出力端子
（２８）の出力側に上記第２表のＡ欄に示すようなアナ
ログ信号を得るには、可変電流源（２２）を供給して上
記第２表のＣ欄の下側の７〜０のアナログ信号に対して
−８のオフセットを与えてやるようにすればよい。

なお、このように入力ディジタル信号が２’ｓコンブリ
メントコードの場合極性符号ビット（ＭＳＢ）でコント
ロールされるスイッチ（２４ａ）は、入力ディジクル信
号が“１”のときオフ、極性符号ビット以外のビットで
コントロールされるその他のスイッチ（２４ｂ　）〜（
２４ｄ）は人力ディジタル信号が“１”のときオンとさ
れる。

第６図はこの発明の第２実施例を示ずもので、同図にお
いて、第４図と対応する部分に゛は同一符号を付し、そ
の詳８ＩＩＩ説明は省略する。

本実施例では可変基Ｖ＄源として同極性で且つ同じ大き
さの可変電流源（５１）及び（５２）を用いる。

可変電流源（５１）　、　　（５２）の各一端は共に止
の電源端子＋Ｖｃに接続し、可変電流源（５２）の他端
を増幅回路（２５）の反転入力端子に接続する。また、
可変電流源（５１）の他端は極性反転用のアンプ（５３
）の反転入力端子に接続し、このアンプ（５３）の非反
転入力端子は抵抗器（５４）を介して接地する。アンプ
（５３）の出力側にベースが共通接続された複数個のト
ランジスタ（５５）〜（５９）を設け、トランジスタ（
５５）のコレクタはアンプ（５３）の反転入力端子に接
続し、トランジスタ（５６）〜（５９）の各コレクタは
夫々スイッチ（２４ａ　）〜（２４ｄ）の共通端子Ｃに
接続する。そして、トランジスタ（５５）〜（５９）の
各エミッタは夫々抵抗器（６０）〜（６４）を介して接
地する。

抵抗ａ　（６０）　、　　（６１）　（７）！１［値ヲ
Ｒトス６ト、抵抗器（６２）の抵抗値は２Ｒ，抵抗器（
６３）の抵抗値は４Ｒ，抵抗器（６４）の抵抗値は８Ｒ
と設定され、従って抵抗ｉ　（６０）　、　　（６１）
に電流Ｉが流れるとすると、ＩＩＥ抗器（５９）には−
、抵抗器（５８）れた電流が流れる。

そして、上述同様人力ディジタル信号がオフセソトバイ
ナリイコードの場合、スイッチ（２４ａ　）〜（２４ｄ
）は入力ディジタル信号が“１″のとき対応してオン、
すなわち接点端子ａ側に接続される。また、入力ディジ
タル信号が２′ｓコンブリメントコードの場合、極性符
号ビット（ＭＳＢ）によってコントロールされるスイッ
チ（２４ａ）は入力ディジタル信号が“１”の時オフ、
オなわら接点端子す側に接続され、極性符号ビット以外
のビットでコントロールされるその他のスイッチ（２４
ｂ　）〜（２４ｄ　）は入力ディジタル信号が“１”の
ときオンとされる。

第７図は可変電流源（５１）　、　　（５２）の−例を
ボずもので、トランジスタ（６５）　、　　（６６）　
、　　（６７）が設けられ、これ等のトランジスタ（６
５）〜（６７）の各ベースには電圧−電流変換回路（３
１）の出力が供給される。なお、トランジスタ（６５）
のエミッタは自己のベースに接続され、トランジスタ（
６６）及び（６７）の各エミッタは夫々アンプ（５３）
及び増幅回路（２５）の反転入力端子に接続される。

またトランジスタ（６５）〜（６７）の各コレクタは夫
々抵抗器（６Ｂ）　、　　（６９）　、　　（７０）を
介して正の電源端子＋Ｖｃに接続される。

このようにして本実施例でも、入力ディジタル信号の大
きさと可変電流源（５１）の値との積に比例した電圧が
増幅回路（２５）の出力側に得られると共に、この電圧
と可変電流源（５２）の値に比例した可変オフセット電
圧の和が出力として得られることになる。

なお、上述において、可変基準電源の値は、２Ｎ　　（
Ｎ−１，２，３，・・・）倍に変更することができる。

発明の効果 上述の如（この発明によれば、人力ディジタル信号の大
きさと可変基準電源の値との積に比例した電圧を得ると
共に、この電圧と可変基準電源の値に比例した可変オフ
セット電圧の和を出力として得るようにしたので、非線
型ＰＣＭ信号のＤ／Ａ変換が可能となり、ノイズを発生
することもない。

【図面の簡単な説明】

第１図は従来の乗算型Ｄ／Ａコンバータの一例を示すブ
ロック図、第２図は第１図の動作説明に供するための線
図、第３図はこの発明に供するための線図、第４図はこ
の発明の一実施例を示す回路構成歯、第５図はこの発明
の要部の具体例を示す回路構成図、第６図はこの発明の
他の実施例をボず回路構成図、第７図はこの発明の要部
の他の具体例を示す回路構成図である。 （２１）　、　　（２２）　、　　（５１）　、　　（
５２）は口Ｊ変電流源、（２３）は回路網、（２４）は
スイッチ群、（２５）は増１６１回路、（２６）は入力
端子群、（５３）はアンプ、（５５）〜（５９）はトラ
ンジスタである。 第１図

Claims (1)

【特許請求の範囲】
1. 可変基準電源と、増幅回路と、上記可変基準電源と上記
   増幅回路の間に接続され、入力ディジタル信号によって
   コントロールされるスイッチ群と、少なくとも受動素子
   を含み、上記スイッチ群に流れる電流を決定する回路網
   とを備え、上記増幅回路の出力側に上記入力ディジタル
   信号の大きさと上記可変基準電源の値との積に比例した
   電圧を得ると共に、該電圧と上記可変基準電源の値に比
   例した可変オフセット電圧の和を出力するようにしたこ
   とを特徴とする乗算型Ｄ／Ａコンバータ。