JPS6158973B2 - - Google Patents
Info
- Publication number
- JPS6158973B2 JPS6158973B2 JP55066621A JP6662180A JPS6158973B2 JP S6158973 B2 JPS6158973 B2 JP S6158973B2 JP 55066621 A JP55066621 A JP 55066621A JP 6662180 A JP6662180 A JP 6662180A JP S6158973 B2 JPS6158973 B2 JP S6158973B2
- Authority
- JP
- Japan
- Prior art keywords
- arsenic
- polycrystalline silicon
- substrate
- film
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
- H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
- H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
- H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は不純物添加多結晶シリコン膜を拡散源
として使用する半導体装置の製造方法に関する。
として使用する半導体装置の製造方法に関する。
半導体集積回路では半導体基板に種々の不純物
を添加することにより、基板の導電型を変化さ
せ、それらの組合せにより回路素子を形成してい
る。この不純物を半導体基板に添加する方法には
種々の方法があるが、素子のパターン形状が縮小
し、接合深さが浅くなるにつれて固相一固相拡散
法が使用される傾向にある。この固相一固相拡散
法とは、半導体基板上に不純物を含有した物質、
つまりシリコン酸化膜や多結晶シリコン膜等を被
着したる後に、熱処理を加えて半導体基板内へ
の、不純物拡散を生ぜしめて基板内に不純物添加
領域を形成する方法である。
を添加することにより、基板の導電型を変化さ
せ、それらの組合せにより回路素子を形成してい
る。この不純物を半導体基板に添加する方法には
種々の方法があるが、素子のパターン形状が縮小
し、接合深さが浅くなるにつれて固相一固相拡散
法が使用される傾向にある。この固相一固相拡散
法とは、半導体基板上に不純物を含有した物質、
つまりシリコン酸化膜や多結晶シリコン膜等を被
着したる後に、熱処理を加えて半導体基板内へ
の、不純物拡散を生ぜしめて基板内に不純物添加
領域を形成する方法である。
特にヒ素（As）原子を不純物原子として使用
し、トランジスタのエミツタn+型領域を形成す
るときには不純物添加多結晶シリコン膜（以後、
ドーブド・ポリシリコン膜）を拡散源とした固相
間拡散が主流となりつつある。
し、トランジスタのエミツタn+型領域を形成す
るときには不純物添加多結晶シリコン膜（以後、
ドーブド・ポリシリコン膜）を拡散源とした固相
間拡散が主流となりつつある。
第１図ａ〜ｅはこのドーブド・ポリシリコン膜
を拡散源としてエミツタ拡散を行なう従来の製造
方法の主な工程を示す。先ず第１図ａにおいて１
はｎ型シリコン半導体基板であり、この基板内
に、従来より使用されている熱拡散法により、部
分的にｐ型不純物添加領域２を形成したる後に基
板表面を熱酸化させてシリコン酸化膜を形成し、
写真食刻法により該シリコン酸化膜３にシリコン
基板に達する開孔を設ける（第１図ａ）。次に基
板表面全体にCVD法（chemical vapor deposit
―ion法）を用いて不純物を高濃度に含んだ多結
晶シリコン膜（ドープド・ポリシリコン膜）を被
着する。次に写真食刻法によりパターン化して、
ドープド・ポリシリコン膜のパターン４を前記シ
リコン膜３の開孔部を含む領域に形成する（第１
図ｂ）。しかる後に、基板表面全体にCVDを用い
てシリコン酸化膜５を被着する（第１図ｃ）。次
に熱処理を加えシリコン基板内にn+型領域を形
成する（第１図ｄ）。ここで、前記シリコン酸化
膜５はドープド・ポリシリコン膜４からの不純物
の外方向拡散を防止し、シリコン基板ｐ型領域内
に安定してｎ型領域を形成する為に設けるもので
ある。したがつて、前記シリコン酸化膜５を被着
するかわりに酸化性零零囲気中で熱処理を行なつ
ても良く、この場合も熱処理後の外観は第１図ｄ
に示すようになる。その後、前記シリコン酸化膜
５に、ドーブド・ポリシリコン膜に達する開孔を
設けた後に、Al蒸着及びAlの選択エツチング工
程を経て内部配線が完了する（第１図ｅ）。
を拡散源としてエミツタ拡散を行なう従来の製造
方法の主な工程を示す。先ず第１図ａにおいて１
はｎ型シリコン半導体基板であり、この基板内
に、従来より使用されている熱拡散法により、部
分的にｐ型不純物添加領域２を形成したる後に基
板表面を熱酸化させてシリコン酸化膜を形成し、
写真食刻法により該シリコン酸化膜３にシリコン
基板に達する開孔を設ける（第１図ａ）。次に基
板表面全体にCVD法（chemical vapor deposit
―ion法）を用いて不純物を高濃度に含んだ多結
晶シリコン膜（ドープド・ポリシリコン膜）を被
着する。次に写真食刻法によりパターン化して、
ドープド・ポリシリコン膜のパターン４を前記シ
リコン膜３の開孔部を含む領域に形成する（第１
図ｂ）。しかる後に、基板表面全体にCVDを用い
てシリコン酸化膜５を被着する（第１図ｃ）。次
に熱処理を加えシリコン基板内にn+型領域を形
成する（第１図ｄ）。ここで、前記シリコン酸化
膜５はドープド・ポリシリコン膜４からの不純物
の外方向拡散を防止し、シリコン基板ｐ型領域内
に安定してｎ型領域を形成する為に設けるもので
ある。したがつて、前記シリコン酸化膜５を被着
するかわりに酸化性零零囲気中で熱処理を行なつ
ても良く、この場合も熱処理後の外観は第１図ｄ
に示すようになる。その後、前記シリコン酸化膜
５に、ドーブド・ポリシリコン膜に達する開孔を
設けた後に、Al蒸着及びAlの選択エツチング工
程を経て内部配線が完了する（第１図ｅ）。
このように従来の製造方法に従うとエミツタ
n+領域を形成する時にドープド・ポリシリコン
膜からの外方向拡散を防止する為の特別な工程が
必要となる。その上、ヒ素（As）ドープド・ポ
リシリコン膜においては、ヒ素原子が添加されて
いる事により金属とシリコンの化合物層（以後、
シリサイド層）が形成され難く、ドープド・ポリ
シリコン膜上にシリサイド層を形成して導電率を
大きくし、電極又は配線として使用することは出
来ない。したがつてドープド・ポリシリコン膜パ
ターン内に配線用コンタクト窓の開孔が必要とな
る為、形状の微細化が行ない難いという欠点を有
している。
n+領域を形成する時にドープド・ポリシリコン
膜からの外方向拡散を防止する為の特別な工程が
必要となる。その上、ヒ素（As）ドープド・ポ
リシリコン膜においては、ヒ素原子が添加されて
いる事により金属とシリコンの化合物層（以後、
シリサイド層）が形成され難く、ドープド・ポリ
シリコン膜上にシリサイド層を形成して導電率を
大きくし、電極又は配線として使用することは出
来ない。したがつてドープド・ポリシリコン膜パ
ターン内に配線用コンタクト窓の開孔が必要とな
る為、形状の微細化が行ない難いという欠点を有
している。
本発明はかかる点を改善しようするもので、ド
ープド・ポリシリコン膜形成後不純物が添加され
ていない多結晶シリコン膜（ノン・ドープド・ポ
リシリコン膜）又はきわめて低濃度の多結晶シリ
コン膜を形成することにより、外方向拡散を防止
し、また、金属とのシリサイド層の形成を容易に
するものである。次に実施例を参照しながらこれ
を詳細に説明する。
ープド・ポリシリコン膜形成後不純物が添加され
ていない多結晶シリコン膜（ノン・ドープド・ポ
リシリコン膜）又はきわめて低濃度の多結晶シリ
コン膜を形成することにより、外方向拡散を防止
し、また、金属とのシリサイド層の形成を容易に
するものである。次に実施例を参照しながらこれ
を詳細に説明する。
第２図ａは、第１図ａと同一であり、ｎ型半導
体基板１内にＰ型領域２を形成した後に、基板表
面にシリコン酸化膜３を設け、該シリコン酸化膜
にシリコン基板に達する開孔を設ける。次に基板
表面全体にヒ素（As）ドープド・ポリシリコン
膜４をCVD法を用いて5000Å形成した（第２図
ｂ）後に、同一CVD炉で連続してノン・ドープ
ド・ポリシリコン膜８を約2500Å形成する（第２
図ｃ）。
体基板１内にＰ型領域２を形成した後に、基板表
面にシリコン酸化膜３を設け、該シリコン酸化膜
にシリコン基板に達する開孔を設ける。次に基板
表面全体にヒ素（As）ドープド・ポリシリコン
膜４をCVD法を用いて5000Å形成した（第２図
ｂ）後に、同一CVD炉で連続してノン・ドープ
ド・ポリシリコン膜８を約2500Å形成する（第２
図ｃ）。
このとき、配管等の汚れから不純物がポリシリ
コン中に添加される可能性があるが、添加されて
もその添加量は1017／cm3以下であり、ドープド・
ポリシリコン膜の添加量1020〜1021／cm3と比較し
て十分に少量であり問題とならない。また同一炉
で連続して成長するため、両者間の密着性は極め
て良い。次に、フオトレジストをマスクとして、
ドープド・ポリシリコン膜４及びノン・ドープ
ド・ポリシリコン膜８を一度に、CF4ガス系を用
いたプラズマ・エツチング法又はCH2Cl2系ガス
によるスパツタ・エツチング法等により、選択的
に除去して電極及び内部配線となるパターンを形
成する。次に900℃、30分程度N2ガス中で熱処理
を行ない半導体基板内に深さ約1500Åのn+領域
６を形成する（第２図ｄ）。このときドープド・
ポリシリコン層からノン・ドープド・シリコン層
へ外方向拡散が生ずるが、その拡散深さは約1800
Åであり、表面に約700Åのノン・ドープド・ポ
リシリコン層が残る。しかる後に、全面に白金
（Pt）を蒸着法又はスパツタ法により約1000Å被
着し、温度約500℃、N2ガス雰囲気中で熱処理を
行なうと、ノン・ドープド・ポリシリコン層が白
金と反応し、白金シリサイド層９が約1500Å形成
され、その層抵抗値は約３Ω／□と極めて小さい
ものとなる。その後、王水により全面白金エツチ
ングを行なうと、白金シリサイド層はエツチング
されない為、白金のみエツチングされ、ドープ
ド・ポリシリコン膜パターンがそのまま第１層目
の電極及び配線として使用可能となる（第２図
ｅ）。
コン中に添加される可能性があるが、添加されて
もその添加量は1017／cm3以下であり、ドープド・
ポリシリコン膜の添加量1020〜1021／cm3と比較し
て十分に少量であり問題とならない。また同一炉
で連続して成長するため、両者間の密着性は極め
て良い。次に、フオトレジストをマスクとして、
ドープド・ポリシリコン膜４及びノン・ドープ
ド・ポリシリコン膜８を一度に、CF4ガス系を用
いたプラズマ・エツチング法又はCH2Cl2系ガス
によるスパツタ・エツチング法等により、選択的
に除去して電極及び内部配線となるパターンを形
成する。次に900℃、30分程度N2ガス中で熱処理
を行ない半導体基板内に深さ約1500Åのn+領域
６を形成する（第２図ｄ）。このときドープド・
ポリシリコン層からノン・ドープド・シリコン層
へ外方向拡散が生ずるが、その拡散深さは約1800
Åであり、表面に約700Åのノン・ドープド・ポ
リシリコン層が残る。しかる後に、全面に白金
（Pt）を蒸着法又はスパツタ法により約1000Å被
着し、温度約500℃、N2ガス雰囲気中で熱処理を
行なうと、ノン・ドープド・ポリシリコン層が白
金と反応し、白金シリサイド層９が約1500Å形成
され、その層抵抗値は約３Ω／□と極めて小さい
ものとなる。その後、王水により全面白金エツチ
ングを行なうと、白金シリサイド層はエツチング
されない為、白金のみエツチングされ、ドープ
ド・ポリシリコン膜パターンがそのまま第１層目
の電極及び配線として使用可能となる（第２図
ｅ）。
以上詳細に説明したように本発明によると、ド
ープド・ポリシリコン膜形成時に連続して、同一
CVD成長炉でドープド・ポリシリコン膜上にノ
ン・ドープド・ポリシリコン膜成長を行ない、そ
のノン・ドープド・ポリシリコン層を拡散時の外
方向拡散防止用マスクとして使用し、その後に残
存ノン・ドープド・ポリシリコン層を電極又は配
線用の低抵抗のシリサイド層を形成する時のシリ
コン供給源として使用する。これにより、拡散時
の外方向拡散防止が工程数を大幅に増すこと無く
可能となり、又、従来より大変に難しいと言われ
ていたヒ素（As）ドープド・ポリシリコン膜上
におけるシリサイド層の形成が容易に可能となる
利点があり、ひいては工程数の大幅な減少や、パ
ターン幅の縮小が可能となる。
ープド・ポリシリコン膜形成時に連続して、同一
CVD成長炉でドープド・ポリシリコン膜上にノ
ン・ドープド・ポリシリコン膜成長を行ない、そ
のノン・ドープド・ポリシリコン層を拡散時の外
方向拡散防止用マスクとして使用し、その後に残
存ノン・ドープド・ポリシリコン層を電極又は配
線用の低抵抗のシリサイド層を形成する時のシリ
コン供給源として使用する。これにより、拡散時
の外方向拡散防止が工程数を大幅に増すこと無く
可能となり、又、従来より大変に難しいと言われ
ていたヒ素（As）ドープド・ポリシリコン膜上
におけるシリサイド層の形成が容易に可能となる
利点があり、ひいては工程数の大幅な減少や、パ
ターン幅の縮小が可能となる。
第１図ａ〜ｅは従来の製造方法を示す断面図、
第２図ａ〜ｅは本発明による製造方法を示す断面
図である。 １……ｎ型シリコン基板、２……Ｐ型不純物拡
散領域、３……シリコン酸化膜、４……不純物添
加多結晶シリコン膜、５……CVD法によるシリ
コン酸化膜、６……n+不純物拡散領域、７……
Al配線、８……極めて低濃度に不純物添加した
多結晶シリコン膜、又は不純物添加されていない
多結晶シリコン膜、９……シリサイド膜（金属と
シリコンの化合物）。
第２図ａ〜ｅは本発明による製造方法を示す断面
図である。 １……ｎ型シリコン基板、２……Ｐ型不純物拡
散領域、３……シリコン酸化膜、４……不純物添
加多結晶シリコン膜、５……CVD法によるシリ
コン酸化膜、６……n+不純物拡散領域、７……
Al配線、８……極めて低濃度に不純物添加した
多結晶シリコン膜、又は不純物添加されていない
多結晶シリコン膜、９……シリサイド膜（金属と
シリコンの化合物）。
Claims (1)
- １ Ｐ型半導体基板を被覆する絶縁膜に該基板に
到達する開孔を設ける工程と、高濃度にヒ素を添
加した多結晶シリコンを全面に被着した後、その
上にヒ素を添加しない多結晶シリコンを被着する
工程と、該ヒ素を添加しない多結晶シリコンを外
方向拡散防止用マスクとして熱処理を行つて、、
前記高濃度にヒ素を添加した多結晶シリコン膜か
ら前記基板にヒ素を拡散してＮ型の領域を形成す
る工程と、前記両多結晶シリコン膜を電極または
配線形状にパターン化する工程と、前記パターン
化された多結晶シリコン膜表面のヒ素の添加され
ていない層を金属シリサイドに変換する工程を含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6662180A JPS56162829A (en) | 1980-05-20 | 1980-05-20 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6662180A JPS56162829A (en) | 1980-05-20 | 1980-05-20 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56162829A JPS56162829A (en) | 1981-12-15 |
| JPS6158973B2 true JPS6158973B2 (ja) | 1986-12-13 |
Family
ID=13321135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6662180A Granted JPS56162829A (en) | 1980-05-20 | 1980-05-20 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56162829A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60140847A (ja) * | 1983-12-28 | 1985-07-25 | Fujitsu Ltd | 半導体装置 |
| JP2593229Y2 (ja) * | 1993-04-27 | 1999-04-05 | 東洋電装株式会社 | スイッチ装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5221774A (en) * | 1975-08-12 | 1977-02-18 | Nippon Telegr & Teleph Corp <Ntt> | Producing system for transistor |
-
1980
- 1980-05-20 JP JP6662180A patent/JPS56162829A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56162829A (en) | 1981-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663191A (en) | Salicide process for forming low sheet resistance doped silicon junctions | |
| JPH10135475A5 (ja) | ||
| JPH0547979B2 (ja) | ||
| JP3209164B2 (ja) | 半導体装置の製造方法 | |
| JP2738333B2 (ja) | 半導体装置の製造方法 | |
| JPH01165172A (ja) | 薄膜トランジスターの製造方法 | |
| JP3131436B2 (ja) | 半導体装置の製造方法 | |
| JPS6158973B2 (ja) | ||
| JPH0523056B2 (ja) | ||
| JP3420104B2 (ja) | 抵抗素子の製造方法 | |
| JPS6226573B2 (ja) | ||
| JP2698585B2 (ja) | ポリサイド電極の形成方法 | |
| JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02172218A (ja) | 半導体装置の製造方法 | |
| JPS6220711B2 (ja) | ||
| JP2666565B2 (ja) | 半導体装置の製造方法 | |
| JPH04266031A (ja) | 半導体装置の製造方法 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| JPH04303944A (ja) | 半導体装置の製造方法 | |
| JPH02181918A (ja) | 半導体装置の製造方法 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JP2685448B2 (ja) | 半導体装置の製造方法 | |
| JPH053750B2 (ja) | ||
| JPS59105366A (ja) | Ｍｏｓ型トランジスタの製造方法 |