JPH01165172A - 薄膜トランジスターの製造方法 - Google Patents
薄膜トランジスターの製造方法Info
- Publication number
- JPH01165172A JPH01165172A JP32465987A JP32465987A JPH01165172A JP H01165172 A JPH01165172 A JP H01165172A JP 32465987 A JP32465987 A JP 32465987A JP 32465987 A JP32465987 A JP 32465987A JP H01165172 A JPH01165172 A JP H01165172A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- layer
- film
- active layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
投置分立
本発明はゲート電極とは逆伝導型のソース・ドレイン領
域の形成時にゲート電極への不純物拡散を防止するため
のブロッキング層形成工程を含む薄膜トランジスターの
製造方法に関する。
域の形成時にゲート電極への不純物拡散を防止するため
のブロッキング層形成工程を含む薄膜トランジスターの
製造方法に関する。
丈釆挟亙
従来、Ｓｉ半導体活性層中にゲート電極とは逆伝導型の
ソース・ドレイン領域を有する薄膜トランジスターを製
造する際はまずガラス板のような絶縁基板上に常法によ
りｐｏｌｙ Ｓｉ、 ａ−５ｉ（アモルファスＳｉ）
等のＳｉ半導体活性層を形成し、その表面を熱酸化して
ゲート酸化膜を形成し、その上にゲート電極用Ｓｉ半導
体膜を形成し、不純物拡散によりＳｉ半導体膜を低抵抗
化した後、全面にＳｉＯ□等のブロッキング膜（ゲート
電極への不純物拡散を防止するための膜）形成し、つい
でブロッキング膜、Ｓｉ半導体膜及びゲート酸化膜をフ
ォトリングラフイー・エツチング法により連続的にパタ
ーンニングして夫々、ブロッキング層、ゲート電極及び
ゲート酸化層を形成し、最後に常法によりＳｉＯ２層間
絶縁膜、コンタクトホール及びＡＱ電極を形成していた
。
ソース・ドレイン領域を有する薄膜トランジスターを製
造する際はまずガラス板のような絶縁基板上に常法によ
りｐｏｌｙ Ｓｉ、 ａ−５ｉ（アモルファスＳｉ）
等のＳｉ半導体活性層を形成し、その表面を熱酸化して
ゲート酸化膜を形成し、その上にゲート電極用Ｓｉ半導
体膜を形成し、不純物拡散によりＳｉ半導体膜を低抵抗
化した後、全面にＳｉＯ□等のブロッキング膜（ゲート
電極への不純物拡散を防止するための膜）形成し、つい
でブロッキング膜、Ｓｉ半導体膜及びゲート酸化膜をフ
ォトリングラフイー・エツチング法により連続的にパタ
ーンニングして夫々、ブロッキング層、ゲート電極及び
ゲート酸化層を形成し、最後に常法によりＳｉＯ２層間
絶縁膜、コンタクトホール及びＡＱ電極を形成していた
。
しかし前記連続パターンニング工程では３段階のエツチ
ングを連続的に行なうため、形成されるゲート電極の寸
法にバラツキ（細り等）が生じる結果、トランジスター
としての特性が安定せず、製品の歩留り低下の原因とな
っていた。
ングを連続的に行なうため、形成されるゲート電極の寸
法にバラツキ（細り等）が生じる結果、トランジスター
としての特性が安定せず、製品の歩留り低下の原因とな
っていた。
■−−五
本発明の目的は特性のバラツキが少なく、従って製品の
歩留りを向上した薄膜トランジスターの製造方法を提供
することである。
歩留りを向上した薄膜トランジスターの製造方法を提供
することである。
璽−一戒
本発明方法は絶縁基板上にＳｉ半導体活性層、ゲート酸
化層及びゲート電極を順次形成した後、前記活性層に塗
布拡散法又は気相拡散法によりゲート電極とは逆伝導型
のソース・ドレイン領域を形成する工程を含む薄膜トラ
ンジスターの製造方法において、ゲート電極形成後、そ
の周囲にＳｉｎ、のブロッキング層を形成し、ついでソ
ース・ドレイン領域を形成することを特徴とするもので
ある。
化層及びゲート電極を順次形成した後、前記活性層に塗
布拡散法又は気相拡散法によりゲート電極とは逆伝導型
のソース・ドレイン領域を形成する工程を含む薄膜トラ
ンジスターの製造方法において、ゲート電極形成後、そ
の周囲にＳｉｎ、のブロッキング層を形成し、ついでソ
ース・ドレイン領域を形成することを特徴とするもので
ある。
このように本発明方法はブロッキング層の形成工程をゲ
ート電極の形成後に行なうことによりゲート電極の寸法
のバラツキの低減化を計ったものである。
ート電極の形成後に行なうことによりゲート電極の寸法
のバラツキの低減化を計ったものである。
本発明方法を図面によって説明すると、第１図において
まず、ガラス板のような絶縁基板１上にｐｏｌｙ−３Ｌ
、 ａ−３Ｌ等のＳｉ半導体を減圧ＣＶＤ法（例えばＳ
ｉＨ４流量５０ｓｃｃｍ、真空度０．５ｔｏｒｒ、温度
６３０℃の条件）等で例えば厚さ２０００人程度０堆積
せしめ、得られたＳｉ半導体膜をフォトリングラフイー
・エツチング法でパターンニングしてＳｉ半導体活性層
２を形成する〔第１図（ａ）〕。
まず、ガラス板のような絶縁基板１上にｐｏｌｙ−３Ｌ
、 ａ−３Ｌ等のＳｉ半導体を減圧ＣＶＤ法（例えばＳ
ｉＨ４流量５０ｓｃｃｍ、真空度０．５ｔｏｒｒ、温度
６３０℃の条件）等で例えば厚さ２０００人程度０堆積
せしめ、得られたＳｉ半導体膜をフォトリングラフイー
・エツチング法でパターンニングしてＳｉ半導体活性層
２を形成する〔第１図（ａ）〕。
次に活性層２面を熱酸化（例えばＨ２１０，雰囲気中、
温度９５０℃）して例えば厚さ１５００人程度０ゲート
酸化膜３を形成する〔第１図（ｂ）〕。引続きその上に
Ｓｉ半導体を前述と同様、減圧ＣＶＤ法等で例えば厚さ
４０００人程度０堆積せしめてゲート電極用Ｓｉ半導体
膜４を形成した後〔第１図（Ｃ）〕、これに塗布拡散法
又は気相拡散法で不純物（例えばＰｌ）をドープして低
抵抗化する〔第１図（ｄ）〕。
温度９５０℃）して例えば厚さ１５００人程度０ゲート
酸化膜３を形成する〔第１図（ｂ）〕。引続きその上に
Ｓｉ半導体を前述と同様、減圧ＣＶＤ法等で例えば厚さ
４０００人程度０堆積せしめてゲート電極用Ｓｉ半導体
膜４を形成した後〔第１図（Ｃ）〕、これに塗布拡散法
又は気相拡散法で不純物（例えばＰｌ）をドープして低
抵抗化する〔第１図（ｄ）〕。
次にこの低抵抗膜４をパターンニングしてゲート電極４
′を形成し〔第１図（ｅ）〕、引続きレジスト５を除去
した後、ゲート酸化膜３をエツチングしてゲート酸化層
３′を形成する〔第１図（ｆ）〕。その後、本発明の特
徴であるブロッキング層を次のようにして形成した後、
Ｓｉ半導体活性層２への不純物拡散を行なってソース・
ドレイン領域を形成するのであるが、まずブロッキング
層の形成は熱酸化・エツチングによって行なうことで好
ましい。例えばＨ，１０，雰囲気中、温度８５０℃で熱
酸化を行なうと、ゲート電極４′上には厚さ１５００人
程度０ゲｉｎ２６が成長し、また活性層２の露出部分に
は厚さ３００人程０のＳｉＯ２６が成長するから〔第１
図（ｇ）〕、次に活性層２上のＳ ｉ ０２層６は全て
除去されるが、ゲート電極４′上のＳｉＯ□層６は例え
ば５００Å以上残るように全面エツチング（例えばＨＦ
の２％水溶液では１２０秒エツチング）を行なう。この
工程によりゲート電極４′の周囲にＳｕｎ、のブロッキ
ン層６′が形成される〔第１図（ｈ））、その後、常法
に従って塗布拡散法又は気相拡散法によりゲート電極４
′とは逆伝導型の不純物（例えばＢ”）を行なって活性
層２にソース・ドレイン領域７を形成し〔第１図（ｉ）
） 、５ｕｎ２の層間絶縁膜８を形成し〔第１図（ｊ
））、コンタクトホールを形成後、更にＡｆｌのような
金属電極９を形成すれば本発明の薄膜トランジスターが
得られる。
′を形成し〔第１図（ｅ）〕、引続きレジスト５を除去
した後、ゲート酸化膜３をエツチングしてゲート酸化層
３′を形成する〔第１図（ｆ）〕。その後、本発明の特
徴であるブロッキング層を次のようにして形成した後、
Ｓｉ半導体活性層２への不純物拡散を行なってソース・
ドレイン領域を形成するのであるが、まずブロッキング
層の形成は熱酸化・エツチングによって行なうことで好
ましい。例えばＨ，１０，雰囲気中、温度８５０℃で熱
酸化を行なうと、ゲート電極４′上には厚さ１５００人
程度０ゲｉｎ２６が成長し、また活性層２の露出部分に
は厚さ３００人程０のＳｉＯ２６が成長するから〔第１
図（ｇ）〕、次に活性層２上のＳ ｉ ０２層６は全て
除去されるが、ゲート電極４′上のＳｉＯ□層６は例え
ば５００Å以上残るように全面エツチング（例えばＨＦ
の２％水溶液では１２０秒エツチング）を行なう。この
工程によりゲート電極４′の周囲にＳｕｎ、のブロッキ
ン層６′が形成される〔第１図（ｈ））、その後、常法
に従って塗布拡散法又は気相拡散法によりゲート電極４
′とは逆伝導型の不純物（例えばＢ”）を行なって活性
層２にソース・ドレイン領域７を形成し〔第１図（ｉ）
） 、５ｕｎ２の層間絶縁膜８を形成し〔第１図（ｊ
））、コンタクトホールを形成後、更にＡｆｌのような
金属電極９を形成すれば本発明の薄膜トランジスターが
得られる。
夏−一来
本発明方法によればゲート電極への不純物拡散を阻止す
るブロッキング層をゲート電極形成後に行なうことによ
り、ゲート電極寸法のバラツキが低減し、こうして歩留
り良く、特性の安定した薄膜トランジスタを製造するこ
とができる。
るブロッキング層をゲート電極形成後に行なうことによ
り、ゲート電極寸法のバラツキが低減し、こうして歩留
り良く、特性の安定した薄膜トランジスタを製造するこ
とができる。
【図面の簡単な説明】
第１図は本発明の薄膜トランジスターの一例の製造工程
図である。 １・・・絶縁基板 ２・・・Ｓｉ半導体活性層３
・・・ゲート酸化膜 ４・・・Ｓｉ半導体股４′・・
・ゲート電極 ５・・・レジスト６・・・Ｓｉｎ２層
６′・・・ブロッキング層７・・・ソース・ドレ
イン領域 ８・・・層間絶縁膜 ９・・・金属電極帛１ 図
図である。 １・・・絶縁基板 ２・・・Ｓｉ半導体活性層３
・・・ゲート酸化膜 ４・・・Ｓｉ半導体股４′・・
・ゲート電極 ５・・・レジスト６・・・Ｓｉｎ２層
６′・・・ブロッキング層７・・・ソース・ドレ
イン領域 ８・・・層間絶縁膜 ９・・・金属電極帛１ 図
Claims (1)
- １、絶縁基板上にＳｉ半導体活性層、ゲート酸化層及び
ゲート電極を順次形成した後、前記活性層に塗布拡散法
又は気相拡散法によりゲート電極とは逆伝導型のソース
・ドレイン領域を形成する工程を含む薄膜トランジスタ
ーの製造方法において、ゲート電極形成後、その周囲に
ＳｉＯ＿２のブロッキング層を形成し、ついでソース・
ドレイン領域を形成することを特徴とする薄膜トランジ
スターの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32465987A JPH01165172A (ja) | 1987-12-22 | 1987-12-22 | 薄膜トランジスターの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32465987A JPH01165172A (ja) | 1987-12-22 | 1987-12-22 | 薄膜トランジスターの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01165172A true JPH01165172A (ja) | 1989-06-29 |
Family
ID=18168294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32465987A Pending JPH01165172A (ja) | 1987-12-22 | 1987-12-22 | 薄膜トランジスターの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01165172A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0627484A (ja) * | 1991-03-15 | 1994-02-04 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| JPH07318973A (ja) * | 1991-03-26 | 1995-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置および電気光学装置の作製方法 |
| US5956105A (en) * | 1991-06-14 | 1999-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6693301B2 (en) | 1991-10-16 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving and manufacturing the same |
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| US6778231B1 (en) | 1991-06-14 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical display device |
| US6975296B1 (en) | 1991-06-14 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US7071910B1 (en) | 1991-10-16 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of driving and manufacturing the same |
| US7116302B2 (en) | 1991-10-16 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Process of operating active matrix display device having thin film transistors |
| US7253440B1 (en) | 1991-10-16 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least first and second thin film transistors |
-
1987
- 1987-12-22 JP JP32465987A patent/JPH01165172A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| JPH0627484A (ja) * | 1991-03-15 | 1994-02-04 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| JPH07318973A (ja) * | 1991-03-26 | 1995-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置および電気光学装置の作製方法 |
| US5933205A (en) * | 1991-03-26 | 1999-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for driving the same |
| US5963278A (en) * | 1991-03-26 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for driving the same |
| US7489367B1 (en) | 1991-03-26 | 2009-02-10 | Semiconductor Energy Laboratory, Co., Ltd. | Electro-optical device and method for driving the same |
| US5956105A (en) * | 1991-06-14 | 1999-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6778231B1 (en) | 1991-06-14 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical display device |
| US6975296B1 (en) | 1991-06-14 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6759680B1 (en) | 1991-10-16 | 2004-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device having thin film transistors |
| US7071910B1 (en) | 1991-10-16 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of driving and manufacturing the same |
| US7116302B2 (en) | 1991-10-16 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Process of operating active matrix display device having thin film transistors |
| US7253440B1 (en) | 1991-10-16 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least first and second thin film transistors |
| US6693301B2 (en) | 1991-10-16 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving and manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02230739A (ja) | 耐火金属の付着方法 | |
| JPH0367334B2 (ja) | ||
| US5700699A (en) | Method for fabricating a polycrystal silicon thin film transistor | |
| JPH01165172A (ja) | 薄膜トランジスターの製造方法 | |
| JPS6228591B2 (ja) | ||
| JP3127866B2 (ja) | 半導体素子の製造方法 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JP3644977B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH04303944A (ja) | 半導体装置の製造方法 | |
| RU867224C (ru) | Способ изготовлени ВЧ транзисторных структур | |
| JPH01310574A (ja) | 薄膜トランジスターの製造方法 | |
| JPS6123363A (ja) | 半導体装置およびその製造方法 | |
| JPS62206873A (ja) | 半導体装置の製造方法 | |
| JPS592191B2 (ja) | 半導体装置用電極の製造方法 | |
| JPH035656B2 (ja) | ||
| JPH02181918A (ja) | 半導体装置の製造方法 | |
| JPH01171274A (ja) | 薄膜トランジスターの製造方法 | |
| JPS6158973B2 (ja) | ||
| JPH01251658A (ja) | 半導体装置の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH03133129A (ja) | 半導体装置の製造方法 | |
| JPS61295660A (ja) | 半導体装置の製造方法 | |
| JPS61147575A (ja) | 半導体装置の製造方法 | |
| JPH0348652B2 (ja) |