JPH04370775A - Ｌｓｉ試験システム - Google Patents
Ｌｓｉ試験システムInfo
- Publication number
- JPH04370775A JPH04370775A JP3174650A JP17465091A JPH04370775A JP H04370775 A JPH04370775 A JP H04370775A JP 3174650 A JP3174650 A JP 3174650A JP 17465091 A JP17465091 A JP 17465091A JP H04370775 A JPH04370775 A JP H04370775A
- Authority
- JP
- Japan
- Prior art keywords
- module
- lsi
- output
- signal
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 30
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000012795 verification Methods 0.000 abstract description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【技術分野】本発明はＬＳＩ試験システムに関し、特に
数１０〜１００ ゲート以上の大規模なＬＳＩの試験用
信号によるＬＳＩ機能の試験システムに関する。
数１０〜１００ ゲート以上の大規模なＬＳＩの試験用
信号によるＬＳＩ機能の試験システムに関する。
【０００２】
【従来技術】従来、ＬＳＩの試験方法としては、ＬＳＩ
入力端子より試験信号を入力させ、出力端子より出力さ
れた信号と予想していた出力信号（期待値）との一致・
不一致を確認することにより行うものがあった。
入力端子より試験信号を入力させ、出力端子より出力さ
れた信号と予想していた出力信号（期待値）との一致・
不一致を確認することにより行うものがあった。
【０００３】しかし、上述した従来の試験方法では、試
験信号がＬＳＩの機能をすべて満足しないと正しい信号
が出力されないため、ＬＳＩが大規模，多機能になるに
つれ試験信号作成及びＬＳＩ設計上の誤り検出の手間が
膨大になるという欠点がある。
験信号がＬＳＩの機能をすべて満足しないと正しい信号
が出力されないため、ＬＳＩが大規模，多機能になるに
つれ試験信号作成及びＬＳＩ設計上の誤り検出の手間が
膨大になるという欠点がある。
【０００４】
【発明の目的】本発明は上述した従来の欠点を解決する
ためになされたものであり、その目的はＬＳＩ設計上の
誤りを容易に検出することのできるＬＳＩ試験システム
を提供することである。
ためになされたものであり、その目的はＬＳＩ設計上の
誤りを容易に検出することのできるＬＳＩ試験システム
を提供することである。
【０００５】
【発明の構成】本発明によるＬＳＩ試験システムは、互
いに縦続接続された複数のモジュールを含んで構成され
るＬＳＩについての試験システムであって、前記複数の
モジュールの各々の間に設けられ、前段モジュールの出
力と試験用信号とを択一的に後段モジュールへ入力せし
める選択回路と、前記試験用信号入力時における前記モ
ジュールの各出力と該出力の期待値とを比較する手段と
を有することを特徴とする。
いに縦続接続された複数のモジュールを含んで構成され
るＬＳＩについての試験システムであって、前記複数の
モジュールの各々の間に設けられ、前段モジュールの出
力と試験用信号とを択一的に後段モジュールへ入力せし
める選択回路と、前記試験用信号入力時における前記モ
ジュールの各出力と該出力の期待値とを比較する手段と
を有することを特徴とする。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明によるＬＳＩ試験システムの一実施例
の主要部の構成を示すブロック図である。図においては
、本実施例のシステムにおけるＬＳＩの内部構成が示さ
れている。図に示されているＬＳＩは、各機能毎に分割
したｎ個のモジュール１１〜１ｎを含んで構成されてい
る。各モジュールは、前段モジュールの出力を後段モジ
ュールへの入力とするよう縦続的に接続されている。 なお、最前段であるモジュール１１は、入力端子１０１
への印加信号を入力とする。
る。図１は本発明によるＬＳＩ試験システムの一実施例
の主要部の構成を示すブロック図である。図においては
、本実施例のシステムにおけるＬＳＩの内部構成が示さ
れている。図に示されているＬＳＩは、各機能毎に分割
したｎ個のモジュール１１〜１ｎを含んで構成されてい
る。各モジュールは、前段モジュールの出力を後段モジ
ュールへの入力とするよう縦続的に接続されている。 なお、最前段であるモジュール１１は、入力端子１０１
への印加信号を入力とする。
【０００７】また、各モジュールの各々の間には、ｎ−
１個の選択回路１〜ｎ−１が設けられている。各選択回
路１〜ｎ−１は、前段モジュールの出力信号と入力端子
１０１の印加信号とを択一的に後段モジュールへ入力せ
しめる機能を有する。ここで、試験時においては、入力
端子１０１ には試験用信号が印加されるため、結局各
選択回路１〜ｎ−１は前段モジュールの出力信号と試験
用信号とを択一的に送出するものとなる。
１個の選択回路１〜ｎ−１が設けられている。各選択回
路１〜ｎ−１は、前段モジュールの出力信号と入力端子
１０１の印加信号とを択一的に後段モジュールへ入力せ
しめる機能を有する。ここで、試験時においては、入力
端子１０１ には試験用信号が印加されるため、結局各
選択回路１〜ｎ−１は前段モジュールの出力信号と試験
用信号とを択一的に送出するものとなる。
【０００８】さらにまた、各モジュールの出力を外部に
出力するために選択回路２０が設けられており、所望の
モジュールの出力信号２０１ 〜２０ｎ を出力端子１
０２ から観測できるように構成されている。
出力するために選択回路２０が設けられており、所望の
モジュールの出力信号２０１ 〜２０ｎ を出力端子１
０２ から観測できるように構成されている。
【０００９】かかる構成において、ＬＳＩ入力端子１０
１ より入力された試験用信号は、モジュール１１及び
選択回路１〜ｎ−１に入力される。モジュール１１では
入力された試験用信号を処理した後、出力信号２０１
を選択回路１及び選択回路２０に出力する。ここで、選
択回路２０によりモジュール１１の出力信号２０１ を
選択してＬＳＩ出力端子１０２ に出力させ、期待値と
比較することによりモジュール１１の機能を検証するこ
とができる。
１ より入力された試験用信号は、モジュール１１及び
選択回路１〜ｎ−１に入力される。モジュール１１では
入力された試験用信号を処理した後、出力信号２０１
を選択回路１及び選択回路２０に出力する。ここで、選
択回路２０によりモジュール１１の出力信号２０１ を
選択してＬＳＩ出力端子１０２ に出力させ、期待値と
比較することによりモジュール１１の機能を検証するこ
とができる。
【００１０】同様に、選択回路１によってＬＳＩ入力端
子１０１ より入力された試験用信号を選択し、選択回
路２０ではモジュール１２の出力信号２０２ を選択す
ることによりモジュール１２の機能を検証することがで
きる。
子１０１ より入力された試験用信号を選択し、選択回
路２０ではモジュール１２の出力信号２０２ を選択す
ることによりモジュール１２の機能を検証することがで
きる。
【００１１】以下、同様にして選択回路１〜ｎ−１及び
選択回路２０を操作することによって各モジュール単体
での機能を検証することができるのである。
選択回路２０を操作することによって各モジュール単体
での機能を検証することができるのである。
【００１２】なお、各選択回路の選択制御信号は、外部
から入力せしめれば良い。また、機能の検証については
、外部に比較回路等を設けておき、各モジュール毎の期
待値と比較すれば、その一致をもって、そのモジュール
が正常であることが確認できる。さらにまた、試験用信
号入力時以外の時には各選択回路で前段出力、すなわち
、本来の出力を選択せしめれば、本来のＬＳＩとして動
作できる。
から入力せしめれば良い。また、機能の検証については
、外部に比較回路等を設けておき、各モジュール毎の期
待値と比較すれば、その一致をもって、そのモジュール
が正常であることが確認できる。さらにまた、試験用信
号入力時以外の時には各選択回路で前段出力、すなわち
、本来の出力を選択せしめれば、本来のＬＳＩとして動
作できる。
【００１３】
【発明の効果】以上説明したように本発明は、ＬＳＩ内
の各機能単位に独立に試験が可能な構成とすることによ
り、複雑かつ長大な試験用信号を作成せずに済み、誤り
を容易に検出できるという効果がある。
の各機能単位に独立に試験が可能な構成とすることによ
り、複雑かつ長大な試験用信号を作成せずに済み、誤り
を容易に検出できるという効果がある。
【図１】本発明の実施例によるＬＳＩ試験システムの主
要部の構成を示すブロック図である。
要部の構成を示すブロック図である。
１〜ｎ−１，２０ 選択回路
１１〜１ｎ モジュール
Claims (1)
- 【請求項１】 互いに縦続接続された複数のモジュー
ルを含んで構成されるＬＳＩについての試験システムで
あって、前記複数のモジュールの各々の間に設けられ、
前段モジュールの出力と試験用信号とを択一的に後段モ
ジュールへ入力せしめる選択回路と、前記試験用信号入
力時における前記モジュールの各出力と該出力の期待値
とを比較する手段とを有することを特徴とするＬＳＩ試
験システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174650A JPH04370775A (ja) | 1991-06-19 | 1991-06-19 | Ｌｓｉ試験システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174650A JPH04370775A (ja) | 1991-06-19 | 1991-06-19 | Ｌｓｉ試験システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04370775A true JPH04370775A (ja) | 1992-12-24 |
Family
ID=15982306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3174650A Pending JPH04370775A (ja) | 1991-06-19 | 1991-06-19 | Ｌｓｉ試験システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04370775A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6370663B1 (en) | 1998-01-05 | 2002-04-09 | Nec Corporation | Semiconductor integrated circuit |
-
1991
- 1991-06-19 JP JP3174650A patent/JPH04370775A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6370663B1 (en) | 1998-01-05 | 2002-04-09 | Nec Corporation | Semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100962858B1 (ko) | 디지털 시스템, 피검사 모듈에서의 에러 탐지 방법 및 패리티 함수를 조합의 설계 프로세스로 구현하는 방법 | |
| CN112865781A (zh) | 信号宽度修复电路、方法及电子设备 | |
| JP2985056B2 (ja) | Ｉｃ試験装置 | |
| CN114826241B (zh) | 信号宽度修复电路、方法及电子设备 | |
| JP2899375B2 (ja) | Ｌｓｉの同時スイッチング検出装置 | |
| JPH08255184A (ja) | 論理回路分割方法 | |
| JP3061972B2 (ja) | タイミング検証モデル | |
| JPH0926986A (ja) | テストパタン生成方法及び遅延検証方法 | |
| JPH07294604A (ja) | Ｌｓｉテスト回路 | |
| JPH0455774A (ja) | 同期型ｆｆ間のオーバディレイテスト方式 | |
| JPH02118475A (ja) | 論理集積回路 | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| JP3135357B2 (ja) | 遅延シミュレーション装置 | |
| JPH0599987A (ja) | テスト回路 | |
| JPH0376314A (ja) | カウンタテスト方法 | |
| JPH0683905A (ja) | 等価信号検出方式 | |
| JPH06331676A (ja) | 接続情報検出回路及び接続情報検出方法 | |
| JPS63186167A (ja) | 半導体集積回路 | |
| JPH03292573A (ja) | 論理設計検証システム | |
| JPH04153776A (ja) | 論理回路検証方式 | |
| JPH11326453A (ja) | スキャンパステスト方法およびスキャンパステスト回路、ならびにスキャン回路自動生成方法およびスキャン回路自動生成装置 | |
| JPH05134006A (ja) | 論理集積回路 | |
| JPH09127203A (ja) | 論理集積回路の故障テスト方法及び論理集積回路 | |
| JPS59120870A (ja) | 論理回路の試験方法 | |
| JPH0433170A (ja) | Ｌｓｉレイアウト設計の配線検証方法 |