JPH0157374B2 - - Google Patents

Info

Publication number
JPH0157374B2
JPH0157374B2 JP60048711A JP4871185A JPH0157374B2 JP H0157374 B2 JPH0157374 B2 JP H0157374B2 JP 60048711 A JP60048711 A JP 60048711A JP 4871185 A JP4871185 A JP 4871185A JP H0157374 B2 JPH0157374 B2 JP H0157374B2
Authority
JP
Japan
Prior art keywords
storage area
area
maintenance
address
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP60048711A
Other languages
English (en)
Other versions
JPS61221835A (ja
Inventor
Yoshio Tokutake
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60048711A priority Critical patent/JPS61221835A/ja
Publication of JPS61221835A publication Critical patent/JPS61221835A/ja
Publication of JPH0157374B2 publication Critical patent/JPH0157374B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔概要〕 情報処理装置の保守用作業領域を設定するため
の制御方式であり、記憶装置を制御記憶と主記憶
の領域に分割して使用する装置で、保守状態にお
いては、制御記憶領域も主記憶領域としてアクセ
スするように切り換えることにより、該制御記憶
領域を、外部装置と保守データ等を授受するため
の、保守用作業領域に使い、且つ保守用作業領域
と外部装置とのデータ転送を、通常のチヤネル機
能等のデータ転送機構で行うことを可能にする。
〔産業上の利用分野〕
本発明は、記憶装置を制御記憶と主記憶領域に
分割して使用する情報処理装置において、保守用
作業領域を確保する等のための、記憶装置の制御
方式に関する。
情報処理装置のハードウエアの保守又はプログ
ラムのデバツグ等のために、一般に、情報処理装
置にいわゆる保守状態を設け、保守用コンソール
等から指定して、情報処理装置を通常の走行状態
から保守状態に設定することができる。
保守状態において、情報処理装置は通常の走行
を停止し、情報処理装置内部のレジスタその他の
内容を、保守用コンソールの表示装置に表示する
等の機能を設ける。
そのためには、通常の走行状態で使用している
各部の内容を、停止時の状態に保持しながら、表
示のための画面を構成するための、作業用記憶領
域を持つ必要があるが、このような領域を持つこ
とは、比較的記憶容量の小さい小型の情報処理装
置では、必ずしも容易でない場合がある。
〔従来の技術と発明が解決しようとする問題点〕
第2図は、情報処理システムの一構成例を示す
ブロツク図である。
情報処理装置1には、オペレータのコンソール
2を接続しており、コンソール2は入力用のキー
ボード3及びデイスプレイ装置4を有する。
このシステムの保守オペレータが、情報処理装
置1を保守状態にして、情報処理装置1の状態を
チエツクする場合には、キーボード3から所定の
キー入力によつて、情報処理装置1に保守状態へ
の移行を指令する。
情報処理装置1の、例えば内部制御機構を実現
するマイクロプログラムが、キーボード3からの
指令を検出すると、通常の走行状態における動
作、即ちユーザプログラムの実行等、を停止し
て、保守用マイクロプログラムを起動することに
より、保守状態に入る。
もし、コンソール2が、通常のオペレーシヨン
用のコンソールと共用の場合には、保守用マイク
ロプログラムは、保守状態の最初において、デイ
スプレイ装置4の表示画面データを、適当な記憶
領域に退避して保存する。
その後、例えばキーボード3からの指令入力を
待ち、指令に従つて、指定のハードウエア部分の
状態や、記憶装置の内容等を、デイスプレイ装置
4に表示する等の制御を行う。
第3図は、情報処理装置1内の記憶装置5の一
構成例を示し、記憶装置5は主記憶領域(以下に
おいてMSという)6と制御記憶領域7に分割さ
れる。
MS6は、公知のいわゆる主記憶装置とみなさ
れ、通常のプログラム、及び該プログラムのオペ
ランドとなるデータ等を記憶する領域である。
制御記憶領域7は、更に、マイクロプログラム
の記憶域及びそのための作業域である制御プログ
ラム領域(以下においてCSという)8とアドレ
ス変換バツフア(以下においてTLBという)9
に分割される。
CS8に置かれるマイクロプログラムは、MS6
上のプログラムの実行等を制御するマイクロプロ
グラムの他、TLB9を使つてアドレス変換を行
うアドレス変換マイクロプログラム、及び保守用
マイクロプログラム等からなる。
TLB9は、主記憶アクセスに仮想記憶方式を
使用する場合に、仮想アドレスを主記憶アドレス
に変換する処理を高速化するための公知の方法と
して設けられる、仮想/主記憶アドレス対を記憶
するバツフアである。
記憶装置5上の記憶語には、例えば図の上から
下へ、0から始まる一連のアドレス(以下におい
て、このアドレスを実アドレスという)が付与さ
れ、記憶装置5へのアクセスには、実アドレスを
記憶装置5に入力しなければならない。
CS8のマイクロプログラムは、例ば、この実
アドレスによつて、記憶装置5にアクセスするよ
うに構成される。
しかし、MS6については、主記憶領域の大き
さや構成による、主記憶制御への影響を除く等の
考慮から、MS6へのアクセスは、MS6の先頭
を0とする主記憶アドレスによつてアクセスでき
るようにされる。
このために、例えば主記憶領域ベースレジスタ
20を設け、これにMS6の先頭の実アドレスを
保持し、主記憶アドレスにおいては、主記憶領域
ベースレジスタ20の内容を主記憶アドレスに加
算して実アドレスを求める。
このような構成において、前記の保守状態にな
り、コンソール2のデイスプレイ装置4に表示す
る画面を編集するバツフアは、従来はMS6の例
えば最高アドレス領域に、この目的専用の領域を
設けているが、この領域は保守時に内容を破壊さ
れることになるので、一般の処理には使用でき
ず、通常の走行状態では全く余分の領域となり、
装置の経済性を損なう一要因となるという問題が
あつた。
〔問題点を解決するための手段〕
第1図は、本発明の記憶装置制御方式の原理ブ
ロツク図である。
記憶装置10は制御記憶領域11と主記憶領域
12に分割される。
主記憶領域12と外部装置との間のデータ入出
力を制御するために、データ転送機構13を有す
る。
14は保守コンソール等から保守状態を指定す
る信号であり、15はマイクロプログラム制御部
であつて、該信号を検出して、アドレス切換部1
6を制御する手段を構成する。
〔作用〕
例えばマイクロプログラム制御部15は、記憶
装置10に実アドレスを供給して、アクセスし、
制御記憶領域11にあるマイクロプログラムを実
行する。
データ転送機構13は、別に指定される主記憶
アドレスによつて、主記憶領域12にアクセスし
て、外部装置とのデータ授受を行うために、アド
レス切換部16に主記憶アドレスを入力する。
アドレス切換部16は、例ば主記憶領域ベース
レジスタを持ち、入力された主記憶アドレスに、
主記憶領域ベースレジスタの内容を加算して、実
アドレスを構成し、記憶装置10へ入力する。
このために、通常の走行状態で、主記憶領域ベ
ースレジスタには、主記憶領域12の先頭の実ア
ドレスがセツトされている。
マイクロプログラム制御部15は、通常の走行
状態において、アドレス切換部16の主記憶領域
ベースレジスタに主記憶領域12の先頭の実アド
レスをセツトしておく。
信号14になる、保守状態指定をマイクロプロ
グラム制御部15が検出すると、主記憶領域ベー
スレジスタ主記憶領域ベースレジスタの内容を、
制御記憶領域11の適当な領域に退避した後、例
ば0を再設定する。
従つて、この状態では、データ転送機構13は
記憶装置10の制御記憶領域11も、主記憶領域
としてアクセスできるようになり、この領域に画
面データの退避領域、保守用表示画面のバツフア
等、外部とのデータ転送を要するデータを置く領
域を設け、データ転送機構の通常の機能によつ
て、外部装置との保守用データの転送を処理する
ことが可能になる。
例えば、前記のように、制御記憶領域11に
TLBを含む場合には、保守状態においては、通
常のプログラムの走行はなく、従つてアドレス変
換も必要無いこと、TLBの内容は、公知のよう
に主記憶上にあるアドレス変換テーブルの一部の
写であるので、TLBの内容そのものを保存する
必要が無いことから、都合よく、TLBを表示画
面バツフア等の保守用作業域に転用することがで
きる。
このようにした場合に、保守状態からの通常の
走行状態に復する場合には、TLBは全項目を無
効表示にセツトし、又主記憶領域ベースレジスタ
から退避した内容を復旧すればよいすればよい。
以上により、保守状態において必要な表示画面
バツフア等の記憶領域を、専用に設ける必要が無
く、又この領域の保守用データを外部装置との間
で転送するために特別の機能を設ける必要も無く
なる。
〔実施例〕 第4図は本発明の一実施例における、保守用マ
イクロプログラムの処理の流れ図である。
処理のステツプ30で信号14の保守状態指定
を検出したことにより、保守用マイクロプログラ
ムが起動されると、ステツプ31で主記憶領域ベ
ースレジスタ20の内容を、CS8の作業域に保
存する。
ステツプ32で、主記憶領域ベースレジスタ2
0にアドレス“0”をセツトする。
以上により、TLB9も主記憶領域としてアク
セス可能になり、データ転送機構13の転送対象
バツフア領域として、主記憶アドレスを使つて指
定することが可能になる。
そこで、ステツプ33において、データ転送機
構13を実行させて、まずデイスプレイ装置4の
画面データ(通常の走行状態で表示していた最後
の画面データ等)をTLB9の適当な領域に読み
込んで保存する。
次にステツプ34で、TLB9の領域を作業域
に使つて、保守用表示画面データを作成、編集
し、ステツプ35において、データ転送機構13
の実行により、デイスプレイ装置4に、この画面
データを転送して表示する。
通常の走行状態に復旧する場合には、ステツプ
36で、さきにステツプ33でセーブした画面デ
ータを、データ転送機構13によりデイスプレイ
装置4に送つて、画面を復旧する。
ステツプ37で、TLB9がTLBとして機能す
る場合の、各項に設けられる制御ビツトを、すべ
て無効状態にセツトし、それによつてTLB9が、
以後のアドレス変換処理で正常に制御され得るよ
うな、初期状態に設定する。
ステツプ38で、作業域に保存したアドレス値
を主記憶領域ベースレジスタ20にロードするこ
とにより、主記憶領域6の先頭実アドレスが設定
されて、復旧を終了し、走行状態に戻る。
〔発明の効果〕
以上の説明から明らかなように、本発明によれ
ば、情報処理装置において、保守用画面表示のた
めのバツフアとして、通常の走行状態で使用でき
ないような、専用の記憶領域を設ける必要が無く
なり、又保守用作業領域と外部装置との間で保守
用データを転送するために、通常の走行状態のデ
ータ転送機構を使用できるので、情報処理装置の
経済性を改善するという著しい工業的効果があ
る。
【図面の簡単な説明】
第1図は本発明の原理ブロツク図、第2図は情
報処理システムの一構成例ブロツク図、第3図は
記憶装置の構成例説明図、第4図は本発明一実施
例の処理の流れ図である。 図において、1は情報処理装置、2はコンソー
ル、3はキーボード、4はデイスプレイ装置、
5,10は記憶装置、6,12は主記憶領域、
7,11は制御記憶領域、8はCS、9はTLB、
13はデータ転送機構、14は保守状態指定信
号、15はマイクロプログラム制御部、6はアド
レス切換部、30〜38は処理のステツプを示
す。

Claims (1)

  1. 【特許請求の範囲】 1 アドレス切換部16の主記憶領域ベースレジ
    スタに設定したアドレスによつて、 記憶装置10を制御記憶領域11と主記憶領域
    12に分割し、 外部装置はデータ転送機構13を経て該主記憶
    領域のみとデータ転送を行うようにした情報処理
    装置において、 保守状態を指定する所定の信号14を検出し
    て、 該主記憶領域ベースレジスタに設定されている
    アドレスを退避し、 主記憶領域を該制御記憶領域11の範囲まで拡
    張するように該主記憶領域ベースレジスタを再設
    定する手段15,16を有することを特徴とする
    記憶装置制御方式。
JP60048711A 1985-03-12 1985-03-12 記憶装置制御方式 Granted JPS61221835A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60048711A JPS61221835A (ja) 1985-03-12 1985-03-12 記憶装置制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60048711A JPS61221835A (ja) 1985-03-12 1985-03-12 記憶装置制御方式

Publications (2)

Publication Number Publication Date
JPS61221835A JPS61221835A (ja) 1986-10-02
JPH0157374B2 true JPH0157374B2 (ja) 1989-12-05

Family

ID=12810892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60048711A Granted JPS61221835A (ja) 1985-03-12 1985-03-12 記憶装置制御方式

Country Status (1)

Country Link
JP (1) JPS61221835A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2954214B2 (ja) * 1987-04-06 1999-09-27 株式会社日立製作所 金めっき導体の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5624659A (en) * 1979-08-06 1981-03-09 Toshiba Corp Memory control system

Also Published As

Publication number Publication date
JPS61221835A (ja) 1986-10-02

Similar Documents

Publication Publication Date Title
US4347565A (en) Address control system for software simulation
EP0239359B1 (en) Address translation circuit
US5018064A (en) Virtual computer system
JPS581451B2 (ja) デ−タ転送方式
JPS6339933B2 (ja)
JPS61221835A (ja) 記憶装置制御方式
JPS61184643A (ja) 仮想計算機の起動制御方式
US5434979A (en) Disk drive controller
JPH0567973B2 (ja)
JPS6252334B2 (ja)
JPS6220034A (ja) プログラム状態語切換制御方式
JPS5931148B2 (ja) デ−タ処理装置
JPH0113142B2 (ja)
JPS60193046A (ja) 命令例外検出方式
JPS63180171A (ja) 情報処理装置
JPH06309283A (ja) 電子計算機
JPH02226447A (ja) コンピユータ・システムおよびその記憶装置アクセス方法
JPS63155254A (ja) 情報処理装置
JPS6212555B2 (ja)
JPH0330029A (ja) 計算機の入出力シミュレーション装置
JPS58114257A (ja) 情報処理装置におけるプログラムメモリアクセス方式
JPS5958548A (ja) マイクロプログラムの診断処理方式
JPH0193831A (ja) 仮想計算機のオペランドアクセス制御方式
JPH06222998A (ja) 仮想計算機システムの実行方法
JPS63156263A (ja) アダプタのメインテナンス方式