JPH0652010A - テスト回路 - Google Patents
テスト回路Info
- Publication number
- JPH0652010A JPH0652010A JP4201663A JP20166392A JPH0652010A JP H0652010 A JPH0652010 A JP H0652010A JP 4201663 A JP4201663 A JP 4201663A JP 20166392 A JP20166392 A JP 20166392A JP H0652010 A JPH0652010 A JP H0652010A
- Authority
- JP
- Japan
- Prior art keywords
- test
- circuit
- ram
- rom
- user
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【構成】テストモード時、任意の命令データをポートか
ら、書き込む事ができるＲＡＭ５を設け、このＲＡＭ５
のデータをユーザＲＯＭのデータのかわりに選択し命令
デコーダ回路７に出力する選択回路８を設け、テストモ
ード時の制御を行うテストモード設定回路６を、シング
ルチップマイコンのユーザＲＯＭ以外の命令による動作
確認を行うテスト回路に設ける。これにより、同一のサ
ンプルで容量の制限を気にせず、何回も異った項目のテ
ストが行える。 【効果】シングルチップマイコンのテストＲＯＭを、マ
スクＲＯＭからＲＡＭにする事により、命令データの変
更が容易にでき、容量によるテスト項目の制限がなくな
る。
ら、書き込む事ができるＲＡＭ５を設け、このＲＡＭ５
のデータをユーザＲＯＭのデータのかわりに選択し命令
デコーダ回路７に出力する選択回路８を設け、テストモ
ード時の制御を行うテストモード設定回路６を、シング
ルチップマイコンのユーザＲＯＭ以外の命令による動作
確認を行うテスト回路に設ける。これにより、同一のサ
ンプルで容量の制限を気にせず、何回も異った項目のテ
ストが行える。 【効果】シングルチップマイコンのテストＲＯＭを、マ
スクＲＯＭからＲＡＭにする事により、命令データの変
更が容易にでき、容量によるテスト項目の制限がなくな
る。
Description
【０００１】
【産業上の利用分野】本発明はテスト回路に関し、特に
ユーザＲＯＭにより動作するシングルチップ・マイクロ
コンピュータ（マイコン）のテスト・モード時、ユーザ
ＲＯＭ以外の任意の命令により動作確認を行う事ができ
るテスト回路に関する。
ユーザＲＯＭにより動作するシングルチップ・マイクロ
コンピュータ（マイコン）のテスト・モード時、ユーザ
ＲＯＭ以外の任意の命令により動作確認を行う事ができ
るテスト回路に関する。
【０００２】ここで、ユーザＲＯＭとは、ユーザの命令
データを格納したリード・オンリ・メモリをいう。ＲＡ
Ｍとは、モード１時にポートからの任意のデータを書き
込む事が可能なランダム・アクセス・メモリをいう。
データを格納したリード・オンリ・メモリをいう。ＲＡ
Ｍとは、モード１時にポートからの任意のデータを書き
込む事が可能なランダム・アクセス・メモリをいう。
【０００３】
【従来の技術】従来、ユーザＲＯＭ以外の任意の命令に
より動作確認を行う為のシングルチップマイコンのテス
ト回路では、図３に示す様に、ユーザの命令データを格
納したユーザＲＯＭ２１と、このユーザＲＯＭ２１のア
ドレスを示すユーザＲＯＭアドレス設定回路２０と、テ
ストモード時にシングルチップマイコンの動作を確認す
る為、任意の命令データを格納したテストＲＯＭ２２
と、このテストＲＯＭ２２のアドレスを示すテストＲＯ
Ｍアドレス設定回路２３と、通常時はユーザＲＯＭ２１
の出力信号を選択し、テストモード時テストＲＯＭ２１
の出力信号を選択する選択回路２５と、この選択回路２
５からの出力信号をデコードしてシングルチップマイコ
ンの動作をさせる為の命令信号を出力する命令デコーダ
回路２４と、通常時とテストモードとを切り換えるテス
トモード設定回路２６とを有していた。
より動作確認を行う為のシングルチップマイコンのテス
ト回路では、図３に示す様に、ユーザの命令データを格
納したユーザＲＯＭ２１と、このユーザＲＯＭ２１のア
ドレスを示すユーザＲＯＭアドレス設定回路２０と、テ
ストモード時にシングルチップマイコンの動作を確認す
る為、任意の命令データを格納したテストＲＯＭ２２
と、このテストＲＯＭ２２のアドレスを示すテストＲＯ
Ｍアドレス設定回路２３と、通常時はユーザＲＯＭ２１
の出力信号を選択し、テストモード時テストＲＯＭ２１
の出力信号を選択する選択回路２５と、この選択回路２
５からの出力信号をデコードしてシングルチップマイコ
ンの動作をさせる為の命令信号を出力する命令デコーダ
回路２４と、通常時とテストモードとを切り換えるテス
トモード設定回路２６とを有していた。
【０００４】
【発明が解決しようとする課題】このような従来のテス
ト回路では、ユーザＲＯＭ以外の任意の命令により、シ
ングルチップマイコンの動作確認を行う為の命令データ
がＲＯＭにより構成されていた為、テストＲＯＭのデー
タの変更ができなかった。又、ＲＯＭには命令ステップ
数の制限がある為、動作確認のテスト項目も容量を考慮
して設計しなければならなかった。
ト回路では、ユーザＲＯＭ以外の任意の命令により、シ
ングルチップマイコンの動作確認を行う為の命令データ
がＲＯＭにより構成されていた為、テストＲＯＭのデー
タの変更ができなかった。又、ＲＯＭには命令ステップ
数の制限がある為、動作確認のテスト項目も容量を考慮
して設計しなければならなかった。
【０００５】本発明の目的は、前記問題点を解決して、
命令データの変更が容易に行えるようにしたテスト回路
を提供することにある。
命令データの変更が容易に行えるようにしたテスト回路
を提供することにある。
【０００６】
【課題を解決するための手段】本発明のテスト回路の構
成は、ユーザの命令データを格納したユーザＲＯＭと、
前記ユーザＲＯＭのアドレスを示すユーザＲＯＭアドレ
ス設定回路と、テストモード時ポートからのデータを書
き込む事が可能なＲＡＭと、前記ＲＡＭのアドレスを示
すＲＡＭアドレス設定回路と、通常モード時は前記ユー
ザＲＯＭの出力信号を選択し、前記テストモード時は前
記ＲＡＭの出力信号を選択して出力する選択回路と、前
記選択回路からの信号をデコードしてシングルチップマ
イクロコンピュータを動作させる為の命令信号を出力す
る命令デコード回路と、前記テストモードと前記通常モ
ードとを切り換えるテストモード設定回路とを備えてい
ることを特徴とする。
成は、ユーザの命令データを格納したユーザＲＯＭと、
前記ユーザＲＯＭのアドレスを示すユーザＲＯＭアドレ
ス設定回路と、テストモード時ポートからのデータを書
き込む事が可能なＲＡＭと、前記ＲＡＭのアドレスを示
すＲＡＭアドレス設定回路と、通常モード時は前記ユー
ザＲＯＭの出力信号を選択し、前記テストモード時は前
記ＲＡＭの出力信号を選択して出力する選択回路と、前
記選択回路からの信号をデコードしてシングルチップマ
イクロコンピュータを動作させる為の命令信号を出力す
る命令デコード回路と、前記テストモードと前記通常モ
ードとを切り換えるテストモード設定回路とを備えてい
ることを特徴とする。
【０００７】
【実施例】図１は本発明の一実施例のテスト回路を示す
ブロック図である。図１において、本実施例は、ＲＡＭ
５，ＲＡＭアドレス設定回路４が用いられ、テストモー
ド設定回路６からの書き込みイネーブル信号９がＲＡＭ
５に印加されている点が、図３と異なり、その他の部分
は図３と同様である。
ブロック図である。図１において、本実施例は、ＲＡＭ
５，ＲＡＭアドレス設定回路４が用いられ、テストモー
ド設定回路６からの書き込みイネーブル信号９がＲＡＭ
５に印加されている点が、図３と異なり、その他の部分
は図３と同様である。
【０００８】通常モード時、ユーザＲＯＭ２のアドレス
は、ユーザＲＯＭアドレス設定回路１により示され、ユ
ーザＲＯＭ２はアドレスに対応した命令データを選択回
路８に出力する。この選択回路８は、ユーザＲＯＭ２か
らの信号を命令デコーダ回路７に出力し、この命令デコ
ーダ回路７より出力された命令信号により、シングルチ
ップマイコンは動作する。
は、ユーザＲＯＭアドレス設定回路１により示され、ユ
ーザＲＯＭ２はアドレスに対応した命令データを選択回
路８に出力する。この選択回路８は、ユーザＲＯＭ２か
らの信号を命令デコーダ回路７に出力し、この命令デコ
ーダ回路７より出力された命令信号により、シングルチ
ップマイコンは動作する。
【０００９】テストモード時においては、テストモード
設定回路６より、ＲＡＭ書き込みイネーブル信号９が出
力され、ＲＡＭ５がＲＡＭアドレス設定回路４により示
されたアドレスにポート３から任意の命令データを書き
込む。必要な命令データを書き込んだ後、テストモード
設定回路６は、テスト信号１０を出力し、選択回路８は
ＲＡＭ５からの信号を命令デコーダ回路に出力し、命令
デコーダ回路７より出力された命令信号により、シング
ルチップマイコンは動作する。
設定回路６より、ＲＡＭ書き込みイネーブル信号９が出
力され、ＲＡＭ５がＲＡＭアドレス設定回路４により示
されたアドレスにポート３から任意の命令データを書き
込む。必要な命令データを書き込んだ後、テストモード
設定回路６は、テスト信号１０を出力し、選択回路８は
ＲＡＭ５からの信号を命令デコーダ回路に出力し、命令
デコーダ回路７より出力された命令信号により、シング
ルチップマイコンは動作する。
【００１０】尚、テスト信号１０が出力されているテス
トモード時、ポート３は通常時と同じ動作をする。
トモード時、ポート３は通常時と同じ動作をする。
【００１１】次に図２は本発明の他の実施例のテスト回
路を示すブロック図である。図２において、本実施例の
ユーザＲＯＭ兼ＲＡＭアドレス設定回路１１は、前記一
実施例のユーザＲＯＭアドレス設定回路１をＲＡＭアド
レス設定回路４と兼用させたものである。よって、ユー
ザＲＯＭ１２とＲＡＭ１５とは、ともにユーザＲＯＭ兼
ＲＡＭアドレス設定回路１１によりアドレスが示され
る。この他の動作は、前記一実施例と同一の動作をする
ので省略する。
路を示すブロック図である。図２において、本実施例の
ユーザＲＯＭ兼ＲＡＭアドレス設定回路１１は、前記一
実施例のユーザＲＯＭアドレス設定回路１をＲＡＭアド
レス設定回路４と兼用させたものである。よって、ユー
ザＲＯＭ１２とＲＡＭ１５とは、ともにユーザＲＯＭ兼
ＲＡＭアドレス設定回路１１によりアドレスが示され
る。この他の動作は、前記一実施例と同一の動作をする
ので省略する。
【００１２】
【発明の効果】以上説明した様に、本発明は、ユーザＲ
ＯＭ以外の任意の命令による特にシングルチップマイコ
ンの動作確認を行う為の命令データの格納をＲＡＭにし
たので、命令データの変更が容易に行え、また特に同一
のシングルチップマイコンでＲＡＭのデータを書き換え
る事により、複数のテスト項目が行えるという効果を有
する。
ＯＭ以外の任意の命令による特にシングルチップマイコ
ンの動作確認を行う為の命令データの格納をＲＡＭにし
たので、命令データの変更が容易に行え、また特に同一
のシングルチップマイコンでＲＡＭのデータを書き換え
る事により、複数のテスト項目が行えるという効果を有
する。
【図１】本発明の一実施例のテスト回路を示すブロック
図である。
図である。
【図２】本発明の他の実施例のテスト回路を示すブロッ
ク図である。
ク図である。
【図３】従来のテスト回路を示すブロック図である。
１，２０ ユーザＲＯＭアドレス設定回路 ２，１２，２１ ユーザＲＯＭ ３，１３ ポート ４ ＲＡＭアドレス設定回路 ５，１５，２２ ＲＡＭ ６，１６，２６ テストモード設定回路 ７，１７，２４ 命令デコーダ回路 ８，１８，２５ 選択回路 ９，１９ ＲＡＭ書き込みイネーブル信号 １０，１４，２７ テスト信号 １１ ユーザＲＯＭ兼ＲＡＭアドレス設定回路 ２３ テストＲＯＭアドレス設定回路
Claims (2)
- 【請求項１】 ユーザの命令データを格納したユーザ
ＲＯＭと、前記ユーザＲＯＭのアドレスを示すユーザＲ
ＯＭアドレス設定回路と、テストモード時ポートからの
データを書き込む事が可能なＲＡＭと、前記ＲＡＭのア
ドレスを示すＲＡＭアドレス設定回路と、通常モード時
は前記ユーザＲＯＭの出力信号を選択し、前記テストモ
ード時は前記ＲＡＭの出力信号を選択して出力する選択
回路と、前記選択回路からの信号をデコードしてシング
ルチップマイクロコンピュータを動作させる為の命令信
号を出力する命令デコード回路と、前記テストモードと
前記通常モードとを切り換えるテストモード設定回路と
を備えていることを特徴とするテスト回路。 - 【請求項２】 ユーザＲＯＭ及びＲＡＭは、ユーザＲＯ
Ｍアドレス設定回路とＲＡＭアドレス設定回路との兼用
回路から、アドレスを受けるようにした請求項１に記載
のテスト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201663A JPH0652010A (ja) | 1992-07-29 | 1992-07-29 | テスト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201663A JPH0652010A (ja) | 1992-07-29 | 1992-07-29 | テスト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0652010A true JPH0652010A (ja) | 1994-02-25 |
Family
ID=16444839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4201663A Withdrawn JPH0652010A (ja) | 1992-07-29 | 1992-07-29 | テスト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652010A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010007000A (ko) * | 1999-04-23 | 2001-01-26 | 마찌다 가쯔히꼬 | 비휘발성 메모리 내장 마이크로컴퓨터 및 그 검사 시스템,그리고 비휘발성 메모리 내장 마이크로컴퓨터를 탑재한ｉｃ 카드 및 그 검사 시스템 |
-
1992
- 1992-07-29 JP JP4201663A patent/JPH0652010A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010007000A (ko) * | 1999-04-23 | 2001-01-26 | 마찌다 가쯔히꼬 | 비휘발성 메모리 내장 마이크로컴퓨터 및 그 검사 시스템,그리고 비휘발성 메모리 내장 마이크로컴퓨터를 탑재한ｉｃ 카드 및 그 검사 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6252807B1 (en) | Memory device with reduced power consumption when byte-unit accessed | |
| JPS621047A (ja) | メモリ回路を有する半導体装置 | |
| JPH0652010A (ja) | テスト回路 | |
| JPS6330658B2 (ja) | ||
| US6772271B2 (en) | Reduction of bank switching instructions in main memory of data processing apparatus having main memory and plural memory | |
| KR940020221A (ko) | 프로그래머블 로직 콘트롤러의 어드레스변경장치 | |
| JPS586970B2 (ja) | Ｒｏｍアドレスのシ−ケンス制御方式 | |
| JP3251265B2 (ja) | メモリ出力制御回路 | |
| JPH0573404A (ja) | シングルチツプマイクロコンピユータ | |
| JP3131918B2 (ja) | メモリ装置 | |
| JPH03147164A (ja) | 情報処理装置 | |
| JPH01283635A (ja) | バッファ制御回路 | |
| JPH03116498A (ja) | 記憶装置 | |
| JPH097389A (ja) | 多重アクセスポートを備えたメモリの共用的冗長プログラミング | |
| JPH0865497A (ja) | 画像処理システム | |
| JPH04342294A (ja) | ダブルバッファ制御方式 | |
| JPH02155056A (ja) | キャッシュメモリコントローラ | |
| JPH06131882A (ja) | 半導体記憶装置 | |
| JPH05342092A (ja) | 増設メモリパッケージ実装状態認識方式 | |
| JPH0449456A (ja) | マイクロコンピュータ・システム | |
| JPH0728743A (ja) | データ処理装置 | |
| JPH02177095A (ja) | 半導体不揮発性メモリ | |
| JPH04333145A (ja) | モード切替回路 | |
| JPH05181705A (ja) | プログラム動作確認方式 | |
| JPH0863392A (ja) | メモリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |