JPH0289407A - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JPH0289407A JPH0289407A JP63241303A JP24130388A JPH0289407A JP H0289407 A JPH0289407 A JP H0289407A JP 63241303 A JP63241303 A JP 63241303A JP 24130388 A JP24130388 A JP 24130388A JP H0289407 A JPH0289407 A JP H0289407A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current mirror
- collector
- mirror circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、カレントミラー回路に関するものである。
従来の技術
従来から、バイポーラトランジスタを使用する回路は電
流駆動であり、各回路に正常な動作を実行させるための
電流を供給する回路としてカレントミラー回路が多用さ
れている。第５図はＰＮＰトランジスタ構成のカレント
ミラー回路であり、ＰＮＰトランジスタｌと２のエミッ
タを共通接続して電源（Ｖｃｃ）端子６へ接続し、ベー
ス共通接続点ＡとＰＮＰ トランジスタ１のコレクタを
第２端子７へ接続し、この第２端子７と接地端子１３と
の間に定電流源を接続した構成となっている。
流駆動であり、各回路に正常な動作を実行させるための
電流を供給する回路としてカレントミラー回路が多用さ
れている。第５図はＰＮＰトランジスタ構成のカレント
ミラー回路であり、ＰＮＰトランジスタｌと２のエミッ
タを共通接続して電源（Ｖｃｃ）端子６へ接続し、ベー
ス共通接続点ＡとＰＮＰ トランジスタ１のコレクタを
第２端子７へ接続し、この第２端子７と接地端子１３と
の間に定電流源を接続した構成となっている。
なお、ＰＮＰ トランジスタ２のコレクタが接続された
第３端子８と接地端子１３との間に他回路１０が接続さ
れる。
第３端子８と接地端子１３との間に他回路１０が接続さ
れる。
第６図は、ＮＰＮ構成のカレントミラー回路であり、Ｎ
ＰＮトランジスタ２１と２２のエミ、ツタを共通接続し
て接地端子２６へ接続し、一方第２端子２７と電源端子
３３との間に定電流源２９を接続した構成とされ、第３
端子２８と電源端子３３との間に他回路３０が接続され
ている。
ＰＮトランジスタ２１と２２のエミ、ツタを共通接続し
て接地端子２６へ接続し、一方第２端子２７と電源端子
３３との間に定電流源２９を接続した構成とされ、第３
端子２８と電源端子３３との間に他回路３０が接続され
ている。
発明が解決しようきする課題
しかしながら、第５図で示す従来のカレントミラー回路
では、第５図ＰＮＰ ）ランジスタ２のコレクタにつな
がる他回路１０の電圧とＰＮＰ ）ランジスタ２のエミ
ッタ電圧との電圧差が大きい場合、ＰＮＰ トランジス
タ２のコレクタ、エミッタ間電圧が太き（なり、アーリ
ー効果によって、カレントミラーにより伝達される電流
値がずれてくるという問題点があった。
では、第５図ＰＮＰ ）ランジスタ２のコレクタにつな
がる他回路１０の電圧とＰＮＰ ）ランジスタ２のエミ
ッタ電圧との電圧差が大きい場合、ＰＮＰ トランジス
タ２のコレクタ、エミッタ間電圧が太き（なり、アーリ
ー効果によって、カレントミラーにより伝達される電流
値がずれてくるという問題点があった。
第５図で示すカレントミラーの回路において、ＰＮＰ
トランジスタ２のコレクタ電流をＩｃ２、ペースエミッ
タ間電圧をＶＢＥ２ 、コレクタエミッタ間電圧をＶＣ
Ｅ２ 、アーリー電圧をＶＡ２とすると、なお、ｒｓ２
はＰＮＰ トランジスタ２の飽和電流、ｋはボルツマン
定数、Ｔは絶対温度、ｑは電荷量である。
トランジスタ２のコレクタ電流をＩｃ２、ペースエミッ
タ間電圧をＶＢＥ２ 、コレクタエミッタ間電圧をＶＣ
Ｅ２ 、アーリー電圧をＶＡ２とすると、なお、ｒｓ２
はＰＮＰ トランジスタ２の飽和電流、ｋはボルツマン
定数、Ｔは絶対温度、ｑは電荷量である。
ところで、コレクタエミッタ間電圧ＶＣＥ２が、アーリ
ー電圧ＶＡ２に比べて無視できない大きさである場合、
第１式で表わされるＰＮＰ ）ランジスタ２のコレクタ
電流ｒｃ２は、コレクタ、ベースが短絡されているＰＮ
Ｐ トランジスタ１のコレクタ電流に比べて大きくなり
、ベースエミッタ間電圧が同しであるから、はぼ同じ電
流が流れるＰＮＰトランジスタ１と２のコレクタ電流の
値が異ってくる。
ー電圧ＶＡ２に比べて無視できない大きさである場合、
第１式で表わされるＰＮＰ ）ランジスタ２のコレクタ
電流ｒｃ２は、コレクタ、ベースが短絡されているＰＮ
Ｐ トランジスタ１のコレクタ電流に比べて大きくなり
、ベースエミッタ間電圧が同しであるから、はぼ同じ電
流が流れるＰＮＰトランジスタ１と２のコレクタ電流の
値が異ってくる。
また、第６図に示したＮＰＮトランジスタ構成のカレン
トミラー回路でも、ＰＮＰ トランジスタ構成のカレン
トミラー回路と同じように、アーリー効果による電流の
ずれが起こるという問題点があった。
トミラー回路でも、ＰＮＰ トランジスタ構成のカレン
トミラー回路と同じように、アーリー効果による電流の
ずれが起こるという問題点があった。
課題を解決するための手段
上記問題点を解決するために、本発明のカレントミラー
回路は、ベース、コレクタを短絡し、−第１のトランジ
スタとベースが共通接続される第２のトランジスタのコ
レクタ回路に電圧供給手段の一端を接続し、この電圧供
給手段の他端を他回路に接続する構成となっている。
回路は、ベース、コレクタを短絡し、−第１のトランジ
スタとベースが共通接続される第２のトランジスタのコ
レクタ回路に電圧供給手段の一端を接続し、この電圧供
給手段の他端を他回路に接続する構成となっている。
作用
上記の構成をとることにより、第２のトランジスタのコ
レクタの電圧を、アーリー効果の影響が十分小さ（なる
ように設定することができ、アーリー効果の影響をうけ
ないカレントミラー回路を形成することができる。
レクタの電圧を、アーリー効果の影響が十分小さ（なる
ように設定することができ、アーリー効果の影響をうけ
ないカレントミラー回路を形成することができる。
実施例
以下本発明の一実施例について図面を参照しながら説明
する。
する。
第１図は、本発明のカレントミラー回路の一実施例でＰ
ＮＰ トランジスタ１とＰＮＰトランジスタ２とでカレ
ントミラーを形成している。このＰＮＰ トランジスタ
２のコレクタに電圧供給手段３を構成するＰＮＰ ）ラ
ンジスタ４のエミッタを接続する。なお、ＰＮＰ トラ
ンジスタ４のベースには定電圧Ｖｅを与える定電圧源５
を接続し、コレクタは、他回路につながる第３端子８に
接続する。このような回路構成とすることによって、Ｐ
ＮＰ トランジスタ２のコレクタ電位ＶＣ２は、ＰＮＰ
トランジスタ４のベース電位ＶａＸＰ Ｎ Ｐ トラ
ンジスタ４のベース、エミッタ間電圧Ｖ ＢＨ３によっ
て規定され、次式のようになる。
ＮＰ トランジスタ１とＰＮＰトランジスタ２とでカレ
ントミラーを形成している。このＰＮＰ トランジスタ
２のコレクタに電圧供給手段３を構成するＰＮＰ ）ラ
ンジスタ４のエミッタを接続する。なお、ＰＮＰ トラ
ンジスタ４のベースには定電圧Ｖｅを与える定電圧源５
を接続し、コレクタは、他回路につながる第３端子８に
接続する。このような回路構成とすることによって、Ｐ
ＮＰ トランジスタ２のコレクタ電位ＶＣ２は、ＰＮＰ
トランジスタ４のベース電位ＶａＸＰ Ｎ Ｐ トラ
ンジスタ４のベース、エミッタ間電圧Ｖ ＢＨ３によっ
て規定され、次式のようになる。
ＶＣ２＝ＶＢ ＋ＶＢＥ４ −−（２）第
２式において、トランジスタがシリコントランジスタで
あるためＶ ＢＨ３は、はぼ０．７Ｖであり、ＰＮＰ
ｔ−ランシスタ４のベース電圧ＶＢを設定すると、ＰＮ
Ｐ トランジスタ２のコレクタ電圧を設定することがで
きる。ここで、ＰＮＰ トランジスタ４のベース電圧Ｖ
ａは、外部電源から供給してもよいが、本発明のカレン
トミラー回路を半導体集積回路内に集積化する場合には
、内部で作られた電源を使用してもよい。ところで、Ｐ
ＮＰトランジスタ２のコレクタ電流ＩＣ２は、ＰＮＰ
トランジスタ４のエミッタに流れ込む。したがってＰＮ
Ｐ トランジスタ４の電流増幅率をｈ ＦＥ４とすると
、ＰＮＰ トランジスタ４のコレクタからの電流が、第
３端子８を経て他回路１０に流れる。この時、ＦＮｒｐ
＜＞１の関係を成立させておくならば、ＰＮＰ トラン
ジスタ４のコレクタからは、ＩＣ２とほぼ同じ電流が流
れ出る。他回路に電流を伝達するカレントミラー回路で
は、電流の減少のない方が望ましい。そのためには、上
述したように、電圧供給手段３を構成するＰＮＰ トラ
ンジスタ４の電流増幅率ｈ ＦＥ４はできるだけ大きい
方がよい。
２式において、トランジスタがシリコントランジスタで
あるためＶ ＢＨ３は、はぼ０．７Ｖであり、ＰＮＰ
ｔ−ランシスタ４のベース電圧ＶＢを設定すると、ＰＮ
Ｐ トランジスタ２のコレクタ電圧を設定することがで
きる。ここで、ＰＮＰ トランジスタ４のベース電圧Ｖ
ａは、外部電源から供給してもよいが、本発明のカレン
トミラー回路を半導体集積回路内に集積化する場合には
、内部で作られた電源を使用してもよい。ところで、Ｐ
ＮＰトランジスタ２のコレクタ電流ＩＣ２は、ＰＮＰ
トランジスタ４のエミッタに流れ込む。したがってＰＮ
Ｐ トランジスタ４の電流増幅率をｈ ＦＥ４とすると
、ＰＮＰ トランジスタ４のコレクタからの電流が、第
３端子８を経て他回路１０に流れる。この時、ＦＮｒｐ
＜＞１の関係を成立させておくならば、ＰＮＰ トラン
ジスタ４のコレクタからは、ＩＣ２とほぼ同じ電流が流
れ出る。他回路に電流を伝達するカレントミラー回路で
は、電流の減少のない方が望ましい。そのためには、上
述したように、電圧供給手段３を構成するＰＮＰ トラ
ンジスタ４の電流増幅率ｈ ＦＥ４はできるだけ大きい
方がよい。
このことを実現するためには、例えば第２図のように、
電圧供給手段３をダーリントン接続したＰＮＰ トラン
ジスタ１１と１２で構成すればよい。この構成によれば
、電流増幅率は両トランジスタの電流増幅率の積となり
、極めて大きくなるため、他回路に流れる電流の減少分
が小さくなる。
電圧供給手段３をダーリントン接続したＰＮＰ トラン
ジスタ１１と１２で構成すればよい。この構成によれば
、電流増幅率は両トランジスタの電流増幅率の積となり
、極めて大きくなるため、他回路に流れる電流の減少分
が小さくなる。
以上は、ＰＮＰトランジスタを用いたカレントミラー回
路の実施例であるが、このＰＮＰ トランジスタをＮＰ
Ｎ Ｉ−ランジスタに置きかえてもよい。第３図はＮＰ
Ｎ トランジスタ構成のカレントミラー回路であり、ま
た第４図は、この変更に合わせたダーリントン構成の電
圧供給手段を示す図である。これらの回路の基本動作は
第１図、第２図の構成と全（同じである。
路の実施例であるが、このＰＮＰ トランジスタをＮＰ
Ｎ Ｉ−ランジスタに置きかえてもよい。第３図はＮＰ
Ｎ トランジスタ構成のカレントミラー回路であり、ま
た第４図は、この変更に合わせたダーリントン構成の電
圧供給手段を示す図である。これらの回路の基本動作は
第１図、第２図の構成と全（同じである。
ところで、半導体集積回路化されるカレントミラー回路
として、ＰＮＰトランジスタ構成としたときには、ＰＮ
Ｐ トランジスタのアーリー電圧がＮＰＮトランジスタ
のアーリー電圧よりも小さく、このアーリー効果がカレ
ントミラー回路に及ぼす影響が大きくなる。しかしなが
ら、本発明の構成によれば、カレントミラー回路の構成
主体である第２のＰＮＰ ）ランジスタのコレクタ電圧
ＶＣ２を規定することができるため、アーリー効果によ
るカレントミラー回路の電流のずれを防止することがで
きる。
として、ＰＮＰトランジスタ構成としたときには、ＰＮ
Ｐ トランジスタのアーリー電圧がＮＰＮトランジスタ
のアーリー電圧よりも小さく、このアーリー効果がカレ
ントミラー回路に及ぼす影響が大きくなる。しかしなが
ら、本発明の構成によれば、カレントミラー回路の構成
主体である第２のＰＮＰ ）ランジスタのコレクタ電圧
ＶＣ２を規定することができるため、アーリー効果によ
るカレントミラー回路の電流のずれを防止することがで
きる。
また、使用するトランジスタのコレクタ、エミッタ間耐
圧が低い場合でも、本発明の構成によれば、トランジス
タのコレクタに任意の電圧を供給できるので、そのトラ
ンジスタのコレクタ、エミッタ間電圧を規定して、トラ
ンジスタを破壊から守ることもできるのである。
圧が低い場合でも、本発明の構成によれば、トランジス
タのコレクタに任意の電圧を供給できるので、そのトラ
ンジスタのコレクタ、エミッタ間電圧を規定して、トラ
ンジスタを破壊から守ることもできるのである。
発明の効果
以上のように、本発明によれば、アーリー効果の影響を
受けないカレントミラー回路が形成できることに加えて
、コレクタ、エミッタ間破壊電工が低いトランジスタで
カレントミラー回路を構成したとき、電圧供給回路を付
加したことによって、カレントミラー回路を構成するト
ランジスタのコレクタ、エミッタ間電圧を規定して、破
壊からこのトランジスタを保護する効果も奏される。
受けないカレントミラー回路が形成できることに加えて
、コレクタ、エミッタ間破壊電工が低いトランジスタで
カレントミラー回路を構成したとき、電圧供給回路を付
加したことによって、カレントミラー回路を構成するト
ランジスタのコレクタ、エミッタ間電圧を規定して、破
壊からこのトランジスタを保護する効果も奏される。
１．２．４．１１．１２・・・・・・ＰＮＰ トランジ
スタ、３，２３・・・・・・電圧供給手段、５，２５・
・・・・・定電圧源、６，３３・・・・・・Ｖｃｃ端子
、７，２７・旧・・第２端子、８，２８・・・・・・第
３端子、９，２９・・・用定電流源、１０．３０・旧・
・他回路。 代理人の氏名 弁理士 粟野重孝 はが１名イ、２４゜
−７胞Ｐトラクじスタ ３−Ａし玉伏玲ゲ役 ５− 定・を王源 ｃ−Ｖｃ←棉ト 定ｆ：ｉ堺 １１、＋２ ｐ、ダＰ卜うノジスタ 第 第 ２７゜ ２１〜 ２１２２．２４−−〜ｐＮトラシジスタ２３−大丘供船
）ｇ
スタ、３，２３・・・・・・電圧供給手段、５，２５・
・・・・・定電圧源、６，３３・・・・・・Ｖｃｃ端子
、７，２７・旧・・第２端子、８，２８・・・・・・第
３端子、９，２９・・・用定電流源、１０．３０・旧・
・他回路。 代理人の氏名 弁理士 粟野重孝 はが１名イ、２４゜
−７胞Ｐトラクじスタ ３−Ａし玉伏玲ゲ役 ５− 定・を王源 ｃ−Ｖｃ←棉ト 定ｆ：ｉ堺 １１、＋２ ｐ、ダＰ卜うノジスタ 第 第 ２７゜ ２１〜 ２１２２．２４−−〜ｐＮトラシジスタ２３−大丘供船
）ｇ
Claims (5)
- （１）同極性の第１および第２のトランジスタのエミッ
タを共通接続して、電源端子のいずれかにつながる第１
端子に接続し、前記第１のトランジスタのベース、コレ
クタおよび第２のトランジスタのベースを共通接続して
電流供給源につながる第２端子に接続し、前記第２のト
ランジスタのコレクタに電圧供給手段の一端を接続する
とともに、同電圧供給手段の他端を他回路につながる第
３端子に接続したカレントミラー回路。 - （２）第１および第２のトランジスタがＰＮＰトランジ
スタ、第１端子がＶｃｃ端子、電圧供給手段がベースに
定電圧源が接続され、エミッタが第２トランジスタのコ
レクタに接続され、さらにコレクタが第３端子に接続さ
れた第３のＰＮＰトランジスタであることを特徴とする
特許請求の範囲第１項に記載のカレントミラー回路。 - （３）第３のＰＮＰトランジスタがダーリントン接続ト
ランジスタであることを特徴とする特許請求の範囲第１
項または第２項に記載のカレントミラー回路。 - （４）第１および第２のトランジスタがＮＰＮトランジ
スタ、第１端子が接地端子、電圧供給手段が、ベースに
定電圧源が接続され、エミッタが第２のＮＰＮトランジ
スタのコレクタに接続され、コレクタが第３端子に接続
された第３のＮＰＮトランジスタであることを特徴とす
る特許請求の範囲第１項に記載のカレントミラー回路。 - （５）第３のトランジスタがダーリントン接続トランジ
スタであることを特徴とする特許請求の範囲第１項また
は第４項に記載のカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241303A JPH0289407A (ja) | 1988-09-27 | 1988-09-27 | カレントミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241303A JPH0289407A (ja) | 1988-09-27 | 1988-09-27 | カレントミラー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0289407A true JPH0289407A (ja) | 1990-03-29 |
Family
ID=17072276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63241303A Pending JPH0289407A (ja) | 1988-09-27 | 1988-09-27 | カレントミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0289407A (ja) |
-
1988
- 1988-09-27 JP JP63241303A patent/JPH0289407A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5847723B2 (ja) | アンテイカデンゲンカイロ | |
| US3651346A (en) | Electrical circuit providing multiple v bias voltages | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| US6465998B2 (en) | Current source with low supply voltage and with low voltage sensitivity | |
| JPH065493B2 (ja) | 定電流供給回路 | |
| JPH0321927B2 (ja) | ||
| JPS6252486B2 (ja) | ||
| JPH10200339A (ja) | 電界効果トランジスタ用バイアス回路 | |
| JPS616717A (ja) | 基準出力回路 | |
| JPS58141012A (ja) | バイアス回路 | |
| JPS62254218A (ja) | 定電流回路 | |
| JPS63236403A (ja) | 電流源回路 | |
| JPH0513064Y2 (ja) | ||
| JPH0153931B2 (ja) | ||
| JPH0580005B2 (ja) | ||
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPS60160710A (ja) | 双方向電流制御増幅器 | |
| JPS5983408A (ja) | 増幅回路 | |
| JPS63117620A (ja) | 電流制限機能付き出力回路 | |
| JPS62293326A (ja) | 定電流源回路 | |
| JPS616715A (ja) | 定電流回路 | |
| JPS62137904A (ja) | 出力回路 | |
| JPH0519844B2 (ja) | ||
| JPS59210704A (ja) | 半導体集積回路装置 | |
| JPS60246419A (ja) | 定電流源回路 |