JPS6167320A - ジヨセフソンａｄ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ジョセフソン接合素子を用いてｄへ成された
ジョセフソンＡＤ変換回路に関する。

従来の技術 ジョセフソン接合素子を用いて構成されたジョセフソン
ＡＤ変換回路として、従来、第１図を伴なって次に述べ
る構成を有するものが提案されている。

すなわち、バイアス電流線１と、制御電流線２及び３と
を有し、且つ１ｉｌＪ　Ｉｌｌ電流線２に供給される制
御電流Ｉ。の値と、バイアス電流線１に供給されるバイ
アス電流Ｉ、の値とに応じて、出力端４及び４′間で、
零電圧状態または有電圧状態をとり、その零電圧状態ま
たは有電圧状態をとる閾値特性に、制ｍ＋電流線２に供
給される制′ｇｆＪ電流ＩＣの値に対する互に異なる周
期の周期性を有する、ジョセフソン接合素子を用いて構
成された複数ｎ１ｌｉｉＩの制御線付２端子ジヨセフン
ンゲ一ト回路Ｍ１、Ｍ２・・・・・・・・・Ｍｎを有す
る。

この場合、制御線イ・」ジョセフソンゲート回路Ｍ、Ｍ
２・・・・・・・・・Ｍ、は、上述したように、制御 御電流線２に供給される制ｔｉ電流ｒ。の値と、バイア
ス電流￥Ａ１に供給されるバイアス電流ｌｂの舶どに応
じて、出力端４及び４′間で、制（Ｉｌ電流または何電
圧状態をとり、その零電圧状態または右電圧状態をとる
閾値特性に、制御電流線２に供給される制御電流■。の
１直に対する互に異なる周期の周期性を有するが、いま
、制ｍ線付ジョ廿フンンゲート回路Ｍ、（ｉ＝１゜２・
・・・・・・・・ｎ）の上述した閾値特性の周期を１・
蔭 とするとぎ、その周期［、は、第２図に示ずように、２
（ｉ−１）　×、１の周期を有している。

また、制御線ｆ＝ｊジョセフソンゲート回路Ｍ１の閾値
特性の上）ホした周期Ｉ・　（＝２（ｉ−１）×１、）
を有する周期性は、制御ｌ］電流線３に、後述りるよう
に、バイアス電流線Ｂ・から制ｉ１］電流１［が、値Ｉ
「′で供給されることによって、第２図に示すように、
制御電流１ｃのｌ（（が零である場合、バイアス電流Ｉ
　が値■　′を有しｂ ている、という位相を有している。

このような制御線付ジョセフソンゲート回路Ｍ　は、−
例として、第３図を伴なって次に述■ べる構成を有する。

ずなわら１、バイアス電流線５にジョセフソン接合素子
６が介挿され、それに、制ｔａ電流線７及び８が磁気結
合している構成を有する３つの制御線付きジョセフソン
ゲート回路Ｆ　　、Ｆ２及びＦ３を有する。

しかして、それらジョセフソンゲート回路Ｆ１〜Ｆ３の
バイアス電流線５が並列に接続され、その並列回路が上
述したバイアス電流線１に介挿されている。

また、ジョセフソンゲート回路Ｆ　　−Ｆ３の制御２１
Ｉ電流線７が直列に接続されて上述した制御電流線２に
介挿されている。

さらに、ジ」セフソンゲート回路Ｆ１〜「３の制御電流
線８が直列に接続されて上述した制りＩｌ電流線３に介
挿されている。

なおさらに、ジョセフソンゲート回路Ｆ１〜Ｆ３のバイ
アス電流ａ５の並列回路の両端から、上述した出力端４
及び４′が導出されている。

以上が制御線付ジョセフソンゲート回路Ｍ。

の−例構成ぐある。

このような構成を有する制御線付ジョセフソンゲート回
路Ｍ１〜Ｍｎのバイアス電流線１は、第１図に示ずよう
に、直列に接続されて、バイアス電流線１１に介挿され
ている。

また、制御線付ジョセフソンゲート回路Ｍ１〜Ｍ、の制
器電流！！２２が、直列に接続されて、入力電流線１２
に介挿されている。

さらに、制御７１Ｉ線付ジヨセフソンゲ一ト回路１（１
１の制御電流Ｐ；Ａ３が、制御電流線Ｂ１に介挿されて
いる。

また、制御線付ジョセフソンゲート回路Ｍの両端４及び
４′間に、負荷し、が接続されている。

以上が従来提案されているジョセフソンＡＤ変換回路の
（ｊり成である。

このような構成を有するジョヒフソンＡＤ変換回路によ
れば、バイアス電流線１１に、バイアス電流Ｉ、を供給
すれば、制御線付ジョセフソンゲート回路Ｍ、のバイア
ス電流線１に、バイアスミ流Ｉ、が、その値で供給され
る。

また、入力電流線１２にアナログ入力電流Ｉ、を供給す
れば、制御線付ジョセフソンゲート回路Ｍ・の制御電流
線２に、アナログ入力電流■ ■　が、その値で制御ｌｌ原流、として供給される。

さらに、＃Ａ御電流線Ｂｉに制御電流１「を供給すれば
、制御２１１１ａ付ジヨセフソンゲ一ト回路Ｍｉの制１
２Ｉｌ電流線３に、制御ＩＩ電流Ｉ「が、その値で供給
される。

このため、バイアス電流線１１に供給するバイアス電流
Ｉ　を上述した値Ｉ　′に選定し、ｂ　　　　　　　　
ｂ また、制御電流線Ｂ・に供給する制御電流ｌ。

を上述した値１　′に選定して置くことによつて、制御
線付ジョセフソンゲート回路Ｍ、の上述した閾値特性が
、入力電流線１２に供給されるアナログ入力電流ｌＳに
対して、第２図で上述したと同じ周期外を右する。

寸なわら、第２図の制御電流ＩＣの軸をアナログ入力電
流Ｉ、の軸にしＩｃ周周期を有りる。

従って、いま、上述した周期１１の１／２の値をＩ　と
し、また、アナログ入力電流［８の値を１　との関係で
、次の値ＩＩＩ ｇ−ｓｌ′ｓ２”　Ｓ３ ・・・・・・・・・Ｉ　　とする。

２ｎ Ｏ≦ｒ　ｓｌ〈［。

■　　≦［，２＜２Ｘ［。

２Ｘ［≦［３３＜３ＸＩｑ ３×１　　≦Ｉ、４＜４ＸＩ。

４Ｘ　Ｉ　　≧）ｓ５＜５ｘ　Ｉｇ （２−１）　ｘ　Ｉ　　≦［＜２ＸＩｇｇ　　　ｓ２” しかるときは、制御線付ジョセフソンゲート回路Ｍ１は
、その出力端４及び４′間で、アナログ入力電流（Ｓが
、値１　ｓｌ、　　ｒ　ｓ３．　　Ｉ　ｓ５・・・・・
・・・”　ｓ（２ｎ−１）を有している場合、零電圧状
態をとるが、値ＩＩ　　・・・・・・・・・Ｉ　　を有
してｓ２゛ｓ４　　　　　ｓ２ｎ いる場合、第２図Ａ中Ｘ印で示すように、有電圧状態を
とる。

また、制ｇｆＪｉ付ジョセフソンゲート回路Ｍ２は、そ
の出力端４及び４′間で、アナログ入力電流Ｉ　が、値
Ｉ　及びＩＩ　　及び■、６゜Ｓ　　　　　　　５１　
　　　３２１　　Ｓ５”’　”・””　ｓ（２ｎ−３）
及びｌ５（２ｎ−２）を有している場合、零電圧状態を
とるが、値’ｓ３及びＩ３４”３７及び１　°”　”’
　”°”’　””　ｓ（２ロー１）及びＩ　　を有して
いる場合、第２図Ｂ中Ｘ印で示３２゜ すように、有電圧状態をとる。

さらに、制御線付ジョセフソンゲート回路Ｍ３は、その
出力端４及び４′間で、アナログ入力電流Ｉ　が、値’
ｓｉ〜弓４”３９〜１，１２・・・”’　”’　Ｉ　ｓ
（２ｎづ）　　　ｓ（２ｎ−４）を有している〜　■ 場合、零電圧状態をとるが、Ｉｓ５〜Ｉｓ８．Ｉｓｌ〜
Ｉ　　・・・・・・・・・ｌ３（２０−３）〜ｒ　　を
とる３　　　　　ｓｌ６　　　　　　　　　　　　　　
　　　　　　ｓ２ｎ場合、第２図Ｃ中Ｘ印で示すように
、有゛市圧状態をとる。

このように、制御線付ジョセフソングー（−回路Ｍ、は
、その出力端４及び４′間で、アナログ入力電流Ｉ、が
、 ’３１〜１ｓ２＋＋−目 〜ｌ ｌ５（２ｘ２　”　”　＋１）　　　５（３ｘ２　”　
−”　　）〜Ｉ ’　５（４ｘ２　　ローロ＋ＩＪ　　　　５（５ｘ２　
　”　−レ　）の値を有している場合、零電圧状態をと
る。

また、制御粉付ジ三ルフソングー１〜回路Ｍは、その出
力端４及び４′間で、アナログ入力電流■、が、 〜　Ｉ ’ｓ（２１＋　−目＋ｉ）　　　　５（２ｘ２　　”　
−”　　）’　５（３ｘ２　　”　”　＋１）　　　　
５（４ｘ２　　”　−口　）〜　Ｉ ■５（５ｘ２レ−ＩＩ　、Ｂ　　５（６ｘ２　＋　ｌ　
−１１）〜　Ｉ の値を有している場合、イｊ電圧状態をどる。

従って、いま、制御線付ジョセフソンゲート回路Ｍ１〜
〜１ｏが零電圧状態をとるときにそれらの出力端４及び
４′間で得られる電圧（零電圧）を２直表示の「０」と
し、また、有電圧状態をとるときに出力端４及び４′間
で１ｑられる電圧（有電圧）を２値表示のＮＪとりれば
、アナログ入力電流■　が、ＩＩＩ　　・・・５Ｓ１１
Ｓ２′Ｓ３ 、■　　の（１１′ｉを有している場 ”’　””　ｓ（２ｎ−１）　　　ｓ２’合、制御線付
ジョセフソンゲート回路Ｍ１の出力端４及び４′間に、
第４図に示すように、ｒＯＪ、ｒｌＪ、ｒＯＪ・・・・
・・・・・ｒＯＪ、ｒｌＪのデジタル出力が得られる。

また、制御線付ジョセフソングー１〜回路Ｍ２の出力端
４及び４′間に、ｒｏｂ、ｒｏｂ。

ＮＪ、ｒｌＪ、ｒＯＪ、ｒＯＪ・・・・・・・・・「Ｏ
Ｊ。

ｒｏｊ、Ｍｌ、ＮＪのデジタル出力が得られる。

さらに、制御線付ジョセフソンゲート回路Ｍ３の出力端
４及び４′間に、ｒｏｂ、　　「ＱＪ。

ｒＯＪ、ｒｏｂ、ｒｌＪ、ｒｌＪ、ｒｌＪ。

ｒＩＪ、　　ｒＯＪ、　　ｒｏｂ、　　ｒｏｌ、　　ｒ
ｌ　・・・・・・・・・　［ＯＪ、　　ｒｏ’Ｊ、　　
ｒＯＪ、　　ｒＯＪ、　　ｒｌＪ。

ＭＪ、ｒｌＪ、ｒｌＪのデジタル８１力が（７られる。

このように、制（２ＩＩ線付ジヨセフソンゲ一ト回路Ｍ
１の出力端４及び４′間に、アナログ入力電流■８が、 ’ｓ１〜’ｓ２・・　１゜ ’　５（２ｘ　２”　”　＋１）　　５（３ｘ　２レ−
１″）〜　■ ’５（４ｘ　２”　”　＋＋）　　　５（５ｘ　２”　
−日）〜　Ｉ の値を有している場合、「０」のデジタル出力が１ｑら
れる。

また、制御線付ジョセフソンゲート回路Ｍの出力端４及
び４′間に、アナログ入力電流Ｉ３が・ ’ｓ（２Ｉ　ｉ　−＋＋　＋＋）　　　５（２ｘ２　１
　ｉ　−ＩＩ　）〜Ｉ ！５（３ｘ２　＋　＋　−＋＋　＋１）　〜ｌ５（４ｘ
２　、　、−、、　）’　５（５Ｘ２日−目＋１）　　
５（６ｘ２日−目）〜　Ｉ の値を有している場合、「１」のデジタル出力が１ｑら
れる。

従って、ｎ個の負荷り、Ｌ２・・・・・・ｌ−ｏから、
アナログ入力電流Ｉ　が’ｓｌの値を有している場合、
（ｒｏｂ、ｒＯＪ・・・・・・・・・［ＯＪ）のｎピッ
１−のデジタル出力が得られる。

また、アナログ入力電流Ｉ、がＩｓ２の値を有している
場合、（ｒｌＪ、ｒ○」、「○」・・・・・・・・・「
Ｏ」）のｎビットのデジタル出力か（！７られる。

さらに、アナログ入力電流Ｉ　が１，３の１直を在して
いる場合、（ｒＯＪ、ｒｌＪ、ｒＯＪｒＯＪ・・・・・
・・・・「Ｏ」）のｎビットのデジタル出力がｊｑられ
る。

このように、負荷し１〜Ｌ　、から、アナログ入力電流
ｉｓの値を表わしているｎビットのデジタル出力を得る
ことができる。

また、従来、第５図を伴なって次に述べる構成を有する
ものも提案されている。

すなわち、バイアス電流線１及び１′と、制御電流線２
．３及び９とを有し、且つ制御電流線９に制御電流１ｒ
を供給している状態で、制御電流線２に供給されるＨ、
ＩＩ　１２ＩＩ電流１゜の値と、バイアス電流ｔＡ１及
び１′に供給されるバイアス電流■。の値とに応じて、
出力端４及び４′間で、零電圧状態または有電圧状態を
とり、その零電圧状態また（ま右電圧状態をとる閥圃ド
ｆ性に、制御電流線２に供給される制御電流Ｉ　の１直
に対する互に同じ周期の周期性を有する、ジョセフソン
接合素子を用いて構成されたｎ個のｉ！ｉ’ｌ　ｉＩＩ
線寸ジョセフソンゲート回路Ｍ１〜Ｍ、を有する。

この場合、制御線付ジョセフソングー１〜回路Ｍ、は、
上；ホしたように、Ｈｉｌｌ　ｉｆｌ＋電流線９に制（
財）電流Ｉ、を供給している状態で、制御電流線２に供
給される制御２＋１電流ＩＣの値と、バイアス電流線１
及び１′に供給されるバイアス電流Ｉｂの値とに応じて
、出力端４及び４′間で零電圧状態または有電圧状態を
とり、その零電圧状Ｃｍまたは有電圧状態をとる閾値特
性に、制御電流線２に供給される制御電流ＩＣに対する
Ｈに同じ周期の周期性を有づるが、いま、制御線付ジョ
セフソンゲート回路Ｍ　の上述した閾値特性の周期をｒ
　とするとき、制御１ｌＩＦＡ付ジヨセフソ■ ンゲート回路Ｍ　の閾値特性の周期Ｉｉ　は、第■ ６図に示すように、第１図の場合で前述した周期１１を
有している。

従って、制御線付ジョセフソンゲート回路Ｍ１〜Ｍ　の
閾値特性の周期性の周期が互に同じ周期１１を有してい
る。

また、制御ｌ１ＦＡ付ジヨセフソンゲ一ト回路Ｍ。

の閾値特性の周期性は、制御電流線３に、後述するよう
に、バイアス電流線Ｂ２から制御電流１［が供給される
ことによって、第６図に示すように、制御２Ｉｌ電流Ｉ
。の値が零である場合、バイアス電流１ｂが、第１図の
場合で前述した値Ｉｂ′を（ｉしている、という位１（
１を有している。

このような制御１１Ａ　（’Ｊジョセフソンゲート回路
Ｍ・は、−例として、第７図を伴なって次に述べる構成
を右する。

Ｊ゛なわら、バイアス電流線３１と、制御電流線３２及
び３３とを有する制御線付ジョセフソンゲート回路２１
を有する。

この制御線（・１ジヨはフソンゲ−１へ回路２１は、第
３図で−に述した制り０線付ジヨはフラング−１−回路
Ｍ・にＪ３いて、そのバイアス電流線１をバイアスミ流
線３１と読み替え、また、制御電流線２及び３をそれぞ
れバイアス電流線３２及び３３と読み替えたことを除い
て、第２図で上述した制御線ｆ」ジョセフソングー１−
回路Ｍ１と同＋ｔｉの構成をｆ工する。

従って、制御線（Ｊジョセフソング−１・回路２１は、
第１図で上述した制御線付ジョセフソンゲート回路Ｍ１
の閾値特性の説明にｄ３いて、バイアス電流線１．制（
２Ｉｌ電流線２及び３をそれぞれバイアス電流線３１．
制御電流！２３２及び３３と読み替えたことを除いて、
第１図で上述した制御線付ジョセフソンゲート回路Ｍ１
と同様に説明される閾値特性を有する。また、バイアス
電流線３１と制御電流線３２とを有する他の制御線付ジ
ョセフソンゲート回路２２．２３及び２４を有する。

これら制！Ｉｌ線付ジョセフソンゲート回路２２゜２３
及び２４のそれぞれは、第３図で上述した制御線付ジョ
セフソンゲート回路Ｍ１において、その制御１１電流線
３が省略され、従って、制御Ｉ線（」ジョセフソンゲー
ト回路Ｆ１〜Ｆ３の制御電流線７が省略され、また、バ
イアス電流線１及び制御電流線２がそれぞれバイアス°
電流線３１及び制０Ｄ電流線３２と読み替えたことを除
いて、第３図で上）ホした制御線付ジョセフソンゲート
回路Ｍ１と同様の構成を有する。

ただし、制御線イ」ジョセフソンゲート回路２２．２３
及び２４のそれぞれは、その制御２１１電流線３２に制
御電流が予定の賄で供給されている状態で、バイアス電
流線３１に供給されるバイアス電流が予定のｌ＋ＴＩＪ
以下であれぼ零電圧状態をとり、予定の値以上であれば
有電圧状態をとる、というＩＪｌｉＯ特性を有している
。

しかして、制御線付ジョセフソングー１〜回路２１のバ
イアス電流線３１と、制御２１Ｉ線付ジヨセフソンゲ一
ト回路２４の制御電流線３２とが、直列に接続され、そ
して抵抗２５及び２６をそれらの順に通じて、上述した
バイアス電流線１に介挿されている。

また、制御ｌｌＩ線付ジョセフソンゲート回路２２のハ
イ１ス電流１’１１３１と、１．制御線ｆζ１ジョレフ
ソンゲー１−回路２３の制御電流線３２とが、直列に接
続され、そして抵抗２７及び２８をそれらの順に通じて
、上述したバイアス電流線１′に介挿されている。なお
、バイアス電流￥Ａ１及び１′の一端は、共通端（接地
）に接続されている。

さらに、制御線（＝Ｊジョセフソングー１へ回路２３の
パイｊ′ス電流線３１の一端が、抵抗２つを通じて、上
述した抵抗２５及び２Ｇの接地中煎に接続され、他端が
バイアス電流線１及び１′の共通端（接地）に接続され
ている。

なおさらに、制陣線付ジョセフソンゲート回路２４のバ
イアス電流線３１の一端が、抵抗３０を通じて、上述し
た抵抗２７及び２８の接続中点に接続され、曲端がバイ
アス電流線１及び１の共通端に接続されている。

また、抵抗３４の両端が制御線付ジョセフソンゲート回
路２３のバイアス電流線３１の両端に接続され、また、
抵抗３５の両端が制御線付ジョセフソンゲート回路２４
のバイアス電流線３１の両端に接続されている。

ざらに、制御線付ジョセフソンゲート回路２１の制御電
流線３２が、上述した制御電流線２に介挿され、また、
制御３０線付ジヨセフソンゲ一ト回路２１の制ｔｌｌ電
流線３３が、上述した制御電流線３に介挿されている。

なおざらに、制御線１寸ジョセフソンゲート回路２２の
制御ＩＴｉ流線３２が、上述した制御電流線９に介挿さ
れている。

また、抵抗３４の両端から、上述した出力端４及び４′
が尋出されている。

以上が、制御線付ジョセフソングー１〜回路〜１１の一
例構成である。

このよ）な構成を有する制御線付ジョセフソングー１−
回路Ｍ、、Ｍ２・・・・・・・・・Ｍ３のそれぞれは、
イのバイアス電流１及び１′を、第５図に示づ“ように
、バイアス電流線１１及び１１′にそれぞれ介挿されて
いる。

一方、入力電流ＦＪ１２に、抵抗Ｒ，Ｒ１゜Ｒ、・・・
・・・・・・Ｒｏが、直列に接続されて介挿され、そし
て、この場合、入力電流線１２の一端が接地されている
ものとして、制御線付ジョセフソンゲート回路Ｍ、の制
御電流！Ｑ２の一端が、抵抗Ｒ′を介して抵抗Ｒ−及び
Ｒ１の接ｌ　　　　　　　　　　　　　　　（ｉ　　１
）続中点に接続され、他端が接地されている。

さらに、制御線付ジョセフソンゲート回路１′Ｖ１１の
イリ御電流線３及び９が、それぞれ制ＯＩｌ電流線Ｂｉ
及びＧ、に介挿されている。

さらに、制御線付ジョセフソンゲート回路Ｍ、の出力端
４及び４′間に負荷し・が接続されでいる。

以上が、従来のジョセフソンＡＤ変換回路の他の例であ
る。

このような＋Ｍ成を有するジョセフソンＡＤ変換回路に
よれば、制御線付ジョセフソンゲート回路Ｍ　に対する
バイアス電流線１１及び１１′に、バイアス電流■ｂを
供給すれば、その制御線付ジョセフソンゲート回路Ｍ、
のバイアス電流線１及び１′に、バイアス電流１ｂが、
その値で供給される。

また、制（２１Ｉ電流線Ｂ１に、制御電流１．を供給す
れば、制御線付ジョセフソンゲート回路Ｍｉの制（ｆｌ
Ｉ電流線３に、制御電流Ｉ［が、その値で供給される。

また、入力電流線１２に、アナログ入力電流■　を供給
すれば、制御線付ジョセフソングート回路Ｍ・２Ｍ２・
・・・・・・・・Ｍ、の制御電流線２に、アナログ入力
電流Ｉ３が、その値とは異なる艙（Ｉｓ−１）、　　（
ｌ５−２＞−−・−−−−−−（Ｉｓ　　−ｎ）の値で
それぞれ制御電流ＩＣとして供給される。

この場合、アナｌコグ入力電流■、の伯は、［（１８−
１）＋（（ｓ−２）＋・・−・−・−（１゜−口）１を
有するが、抵抗Ｒ、Ｒ，、Ｒ２・・・・・・・・・Ｒの
値、抵抗Ｒ’、Ｒ’　・・・・・・・・・Ｒｌｎ　　　
　　　　　　　　　１　　　　　　２′の値を適当に選
ぶことによって、値（１−１）、（［−２）、（［、−
３）・・・・・・・・・（Ｉｓ ８−ｎ）は、次の関係を有する。

（１−２）＝（ｒ、−１）ｘｉ／２ （１，−３）　−（１３−１）Ｘ１／４（１−４）−（
１，−１）Ｘ１／８ （［−ｎ）＝（１−１）ｘ１／２（０”Ｓ 従って、制御線付ジョセフソンゲート回路Ｍｉの制！２
１１電流線２に、アブログ入力電流１８が、Ｎ　　−１
）Ｘｌ／２”’のｆｉｎで供給される。

このため、いま、上述した周期１１の１／２の値を、第
１図の場合と同様に、１ｇとし、また、制御線付ジョセ
フソンゲート回路Ｍ１の制御１］電流線２にアナログ入
力電流Ｉ　が値（［。

−１）で供給される、そのアナログ入力電流Ｉ、の値（
１，−１）をＩ、との関係で、第１図で上述したのに準
じて、次の４１　（１１）　１゜（［−１）　　・・・
・・・・・・（１−１）　　ｎとする。

Ｓ　　　　　　　２　　　　　　　　　　ｓ　　　　　
　　２０≦（１−１＞１＜１゜ １　　　　≦　ｌ［−７ン　２　〈　２　×　Ｉ　。

Ｓ ２×１　≦（１−１＞３＜３Ｘｆ。

３ＸＩ　　≦（１−１＞４＜４ｘｌ。

Ｓ （２−１）ＸＩ　　≦（１−１）、、。

Ｓ ＜２　　ＸＩり しかるときは、制御線付ジョセフソンゲート回路Ｍ１は
、その出力端４及び４′間で、アナログ入力電流Ｉ　が
値（１−１）　　、　　■、−３　　　　　　　　　Ｓ
　　　　　　　１１）　　、（１−１）５・・・・旧・
・（■３−１）（２ｎ−１）を有している場合、零電圧
状態をとるが、１直　（１−１）　　　　、（ｒ　　　
　−１＞　　　　、（Ｉ　　　　−’Ｓ　　　　　　２
　　　　　　Ｓ　　　　　　４　　　　　　ｓｌ）　・
・・・・・・・・（１−１）　　、、を右している揚６
　　　　　　　　　　ｓ　　　　　　２合、第６図Ａ中
Ｘ印で示ずように、有電圧状態をとる。

また、制御線付ジョセフソンゲート回路Ｍ２の制御電流
線２にアノ−ログ入力電流■　が値（１，−２）で供給
される、イのアナログ入力電流Ｉ、の＃Ｊ（１，−２）
を、Ｉｇとの関係で、次の値（ｆ　　−２＞　　、　　
（１−２＞　　、　　（１ｓ　　　　　　　１　　　　
　　　ｓ　　　　　　　２３−２）　・・・・・・・・
・（１−２）　　、、とする。

３　　　　　　　　　　Ｓ　　　　　　　２０≦（１，
−２）１＜１／２ＸＩ。

１　、／　２　Ｘ　Ｉ　　≦（１−２＞２＜ＩｇＱ　　
　　　　　　Ｓ １　≦（ｒ　　−２）３＜３／２ｘｒ。

Ｓ ３／２Ｘ　Ｉ　　≦（１２）　４　＜　２　ＸＩ　ｑＳ （２，−１＞／２ｘ　［ｇ≦ （［−２）　　。＜２　　ｘ■。

しかるときは、制御２Ｉｌ線付ジヨごフソンゲーｔ〜回
路Ｍ２は、その出力端４及び４′間で、アナログ入力電
流Ｉ　が、値（１−２）１及びＳ （１−２）　　、（１−２＞５及び（■、−ｓ　　　　
　　　２　　　　　　　ｓ ２）　・・・・・・・・・＜１　−２）　　ｎ　　及び
（Ｉ３６　　　　　　　　　ｓ　　　　　　（２−３）
−２）　ｎ　　を有している場合、零電圧状態をとるが
、値（１−２＞３及び（ＩＳ−２）４、（１−２）　　
及び（１−２＞８・・・・・・・・・ｓ　　　　　　　
７　　　　　　　　　Ｓ（１２）　　ｎ−及び（１２＞
ｚｎを ｓ　　　　　　（２１）　　　　　　　　ｓ有している
場合、第６図Ｂ中で示すように、有電圧状態をとる。

さらに、制御線付ジョセフソンゲート回路Ｍ３の制御１
］電流線２にアナログ人力゛心流１８が値（１，−３）
で供給される、そのアナログ入力電流Ｉ　の値四　−３
）を、Ｉ、との関係で、Ｓ　　　　　　　　　　　Ｓ 次の値（ｒ　　−３）　　、Ｎ　　−３）２・・・・・
・・・・Ｓ　　　　　　　１　　　　　　５ （＋　　−３）　　ｎとする。

０≦（Ｉ　　−３）１＜１／４ＸＩｇ １／４ＸＩ　　≦（１−３）２＜１／２ｘｌ。

Ｓ １／２ＸＩ　　≦（１−３）３　＜３／４ｘ１ｇＳ ３／４ｘ　［＋　　≦　（Ｉｓ−３）４　　＜ＩＱ■　
≦（１−３＞５＜　　５／４ｘ１ｇＳ （２−１）／４≦＜１　−３）２゜ ＜２　　／４Ｘ［９ しかるどきは、制御線付ジョセフソンゲート回路Ｍ３は
、その出力端４及び４′間Ｃ゛、アナログ入力電流Ｉ　
が、値Ｎ　　−３）１〜（ＩＳ、　　　　　　　　５ Ｓ−３）　　、（１−３）９〜（１，−３＞１□Ｓ −・＝＝（１３）　　ｎ−〜（１３）（２ｓ　　　　　
（２７）　　　　　ｓ 。−４）を有している場合、零電圧状態をとるが、（１
−３）　　〜（１−３）　　、（ＩＳ−３）Ｓ　　　　
　　　５　　　　　　　Ｓ　　　　　　　８１３”””
（１３）１ｅ””・・・・’（１，３）（２ｎ−３）〜
（１−３）　　。をとる場合、第６図Ｃ「１１ＸＩで示
すように、有電圧状態をとる。

このように、制御線付ジョセフソンゲート回路Ｍ・の制
御電流線２にアナログ入力電流Ｉ。

が値（Ｉ５−１）で供給される、アナログ入力電流Ｉ’
ｓのｆｉｉ′１（Ｉｓ−ｉ）を、Ｉｇとの関係で、次の
Ｉ的（ｌ　　　ｉ）　　、（Ｉ　　　１）２・・・・・
・・・・ｓ　　　　　　　１　　　　　　　ｓ （１＋）　　ｎとする、。

（−１）・Ｉ９ ０≦（１−１）１＜１／２ ２Ｘ１／２”’　ｘｌ　　≦２Ｘ（［−１）１Ｓ ｎ　　　　　　　　　　　　（ｉ−１）（２−１）　Ｘ
　１／２　　　　ｘ　１ｇ≦（＋　　＝＞２゜ ｎ　　　　　　　　（ｉ−１） ＜　２　　Ｘ　１　／　２　　　　×Ｉ　Ｏしかるとき
（ま、制＠線付ジョセフソング〜ト回路Ｍ　は、その出
力端４及び４′間で、アナ口グ入力電流Ｉ、が、 ■　−１）　〜（Ｉ　　　　ｉ）２　＋：　−目ｓ　　
　　　　　１　　　　　　　ｓ （Ｉ　　　　１）（２×２＋・−日＋１）〜（１’）（
３Ｘ２”　−口　） （１！　　）　（４ｘ２’　　ｔ　　−＋＋　　＋　１
）′（ｌ　　　１）（５ｘ２＋１−＋＋　）のｌ（ｉ庖
（１しＣいる場合、看電斤状ｒ爪をとる。

また、ル１１υ１１線イ・１ジョセフソングー１−回路
Ｎ・１゜が、その出力端１及び４′間（、アナ１」グ入
力端子■　が、 （１！　）（２＋　ｔ　−ＩＩ　Ｎ） 〜（１り（２×２＋・−１■ （１ｉ　）（３×２＋　：　−＋＋　＋１）〜（Ｉ　−
・）（４Ｘ２・・−・・　）（１：　）　（５Ｘ２＋　
＋−＋（＋１）〜（Ｉ　　ｌ　）　（６ｘ２１ｒ　−＋
＋　）の値を有している場合、右電圧状態をどる。

従って、いま、制御線付ジョヒフソンゲー１−回路Ｍ１
〜Ｍ、が零電圧状態をとるどきにそれらの出力端４及び
４′間で得られる電圧（答電示のｒＯＪとし、また、右
電圧状態をとるときに出力端４及び４′間で１ｑられる
電圧（有電圧）を２値表示の「１」とすれば、アナログ
入力電流Ｉ　が、制御線イ」ジョセフソンゲート回路Ｍ
の制１２ＩＩ電流ＰＩＩ２に、制御絵付ジョセフソンゲ
−ト回路Ｍ１の制御電流線２に供給される賄（ｉ−１） （１〜１）の２　　　の１直を有する（ＩＳ−））の値
で供給されるので、アナログ入力電流■　が、Ｌｌｌ　
！２′Ｉｌ線付ジョセフソンゲート回路Ｍ１の制御電流
線２に供給される値でみて、それが、（［−１）　、叫
−１）２・・・・・・・・・（１３Ｓ　　　１　　３ −１）２ｎの値を有している場合、ａ、ＩＩ　ｆｉｌ線
付ジョはフソンゲ−１・回路Ｍ、の出力端４及び４′間
に、第４図に示すように、第１図で上述したと同様のデ
ジタル出力が得られる。

従って、負荷Ｌ１〜Ｌ、から、アナログ入力電流■、の
値を表しているｎビットのデジタル出力を得ることがで
きる。

Ｒ，Ｉｌｌが解決しようとづる問題点 （２かしながら、第１図及び第５図に承す−１ｉｉ１れ
の従来のジーＪ１．？フソンΔＤ変換回路の場合ら、制
御線付ジョレフソングー１−回路Ｍ　の上述しま た周期性を有する閾値特性は、その第１、第２・・・・
・・・・・番目の周期でとるバイアス電流）ｂの最大性
１□が、その周１ｖＩの番数が犬になるに応じてを減少
る、という閾値特色を丘１リ−る。

このため、ａｉｌｌ　ｔｆｌｌ線（＝ｊジョセフソング
ー１−回路Ｍ・の制１ｌｌＩ電流線２に供給される１１
す御電流ＩＣがある値以上の値をとるとき、制御線（ｑ
ジョセフソンゲ−１〜回路Ｍ・がイ１電圧状態をとるべ
き■ であるにもかかわらず、有電圧状態をとらイｚい。

という誤動作を生じる。

従って、制御線付ジョレフソンゲート回路、″Ｖ１の制
御電流線２に供給づる制御２１Ｉ電流ｌ。の最大竹、従
って、アナログ入力電流Ｉ、の最大ｉ１／＋に制限を受
け、また、アナログ入力電流（３の最大値までの範囲値
をＭ子１ヒする数、すなわらｎ個のＭｌに制限を受ける
。

よって、第′１図及び第５図に承り従来のジョセフソン
八［つ変換回路のｆｉＪれの場合し、アナ口グ入力電流
Ｉ、を、広いａｕ　ｌ７ＩＩ　艙に亘って、ピッ［−教
の大なるデジタル出力に変換することができない、とい
う欠点を有していた。

問題を解決するための手段 よって、本発明は、上述したアナログ入力電流を、従来
のジョセフソンＡＤ変換回路の場合に比し広い範囲値に
亘って、ビット数の大なるデジタル信号に変換すること
のできる、新規なジョセフソンＡＤ変換回路を促案ゼん
とするものである。

本発明によるジョセフソンＡＤ変換回路は次に述べる構
成を有する。

すなわち、バイアス電流線と、制（ＩＩ電流線とを有し
、且つその制御２１Ｉ電流線に供給される制御電流の値
と上記バイアス電流線に供給されるバイアス電流の値と
に応じて、対の出力端間で、零電圧状態または有電圧状
態をとり、その零電圧状態または有電圧状態をとる閾値
特性に、上記制御電流線に供給される制御電流の値に対
するＨいに異なるまたは同じ周期の周期性を有する、ジ
ョセフソン接合素子を用いて（１１Ｘ成されたｎ−ｍ貼
ｌ（ｎ≧２１ｍ≧２〉の制囲線イ・１ジニ］レフソング
−１・回路ｆｖｌ　１ｉ−ｆｖｌ　１ｍ　；　ｌｖｌ　
２１〜〜１２ｍニー・・・・・・・・Ｍｎ１〜Ｍｎｍを
有する。

また、バイアス電流線と、ｍ周の制御電流わ：ｊＨ１〜
Ｉ−１　ｍとを有し、制御電流線Ｈ１〜ト１１Ｉ、中の
偶数ν、１の制御２１Ｉ電流線にシリ御電流が２饋表示
で「１ｊ　（または「Ｏ」）で（Ｊ！、給されるか、ｆ
ｆｉ’ｌ　ｔ２′１１電流線ト１１〜ト１ｍ中の奇数個
の制御電流線に制御２１１電流が２　ｆ１ｆｆ表示で１
０」　（または「１」）て供給されるかに応じて、対の
出力端間で、右電圧状態または右電圧状態をとる、ジョ
セフソン接合素子を用いて（１４成されたｎ個の１ｉ（
Ｉ御線付ジョはフソンゲー１〜回路０１〜Ｑ、を有する
。

しかして、制御線付ジョセフソンゲート回路Ｑ１のｉｉ
ｌ制御制御電流線トコ（ｊ　＝　１　、　２−・−・・
−ｍ　＞の両端が、制御線付ジョセフソンゲート回路〜
１・（ｉ＝１．２・・・・・・・・・ｎ）の対の出力端
に接続Ｊ されている。

作　　用 このような本発明によるジョセフソンＡＤ変換回路によ
れば、制御線付ジョセフソンゲート回路Ｍ１１〜Ｍ１ｍ
；Ｍ２１〜Ｍ２ｍ　’　”’　”’　”’　Ｍｎ１〜Ｍ
。□の制御電流線に、アナログ入力電流を、互に同じま
たは異なる値で供給することによって、制御線付ジョセ
フソンゲート回路０１〜Ｑｏの対の出力端から、アナロ
グ入力電流の賄を表しているｎビットのデジタル出力が
出力される。

この場合、制御線間ジョセフソンゲート回路Ｍ　の周期
性を有する閾値特性は、第１図及びＪ 第５図で上述した従来の制御線付ジョセフソンゲート回
路Ｍ　の場合と同様に、その第１、第２・・・・・・・
・・番目の周期でとるバイアス電流の最大（直が、その
周期の番数が大になるに応じて減少する、という閾値特
性を呈する。

このため、制御絵付ジョセフソンゲート回路（の制御電
流線に供給される制御電流がある］Ｊ 値以上の値をとるとき、第１図及び第５図で上）ボした
従来の制御線付ジョセフソングー１へ回路Ｍｉの場合と
同様に、制御Ｉｌ線付ジ３Ｉ？フソンゲート回路Ｍ１．
が右電圧状態をとるべきであるにもかかわらず、釘電圧
状態をとらない、という誤動作が生ずる。

このため、制御線付ジョセフソンゲート回路Ｍ１ｊのｆ
ｆ１ｌＪ御電流線に供給する制１２Ｉｌ電流の最大１ｉ
Ｄ、従って、アナログ入力電流の最大箱に、第１図及び
第５図の場合と同様に制限を受け、また、アナログ入力
電流の最大値までの範囲を吊子化ザる数、寸なわらｎの
１１ｔｉに制限を受ける。

しかしながら、本発明によるジョセフソンＡＤ変換回路
の場合、制御線付ジョセフソンゲート回路ＭＩＪの閥１
直特ｆ１における周１σ１の数を、同じ制御電流の範囲
内において、第１図及び第５図で上述したＬｔ来のジ：
３Ｉ？フソンＡＤ変１条回路に；Ｊ５（）る制陣線イ・
」ジョセフソンゲート回路Ｍの場合の１／ｍにすること
ができる。

このため、制御線付ジョセフソンゲート回路ＭＩＪの制
御電流線に供給するａｉｌ　Ｏ１ｌ電流の最大ｆｉ＋Ｔ
、従って、アナログ入力電流の最大箱を、第１図及び第
５図で上述した従来のジョセフソンノ△１つ変換回路の
場合のｍ倍にすることができる。

本発明の効果 よって、本発明によるジョセフソンＡＤ変換回路によれ
ば、アナログ入力電流を、第１図及び第５図で上述した
従来のジョセフソンＡＤ変換回路の場合に比しｍ倍とい
う広い範囲値に亘って、ビット数の大なるデジタル出力
に変換Ｊることができる、という特徴を有する。

実施例１ 第８図は、本発明によるジョセフソンＡＤ変換回路の第
１の実施例を示し、ｎ−ｍ個（ｎ≧２、ｍ≧２）の制御
線付ジョセフソンゲート回路Ｍ１１１Ｍ１２．・・・・
・・・・・ＭｌｌＩｌ；Ｍ２１２Ｍ２２・・・・・・・
・・Ｍ２１Ｉｌ；・・・・・・・・・”ｎ１２Ｍｎ２・
・・・・・・・・Ｍｏｌ１ｌを有する。

この場合、制御線付ジョセフソンゲート回路Ｍ（１〜Ｍ
１□は、第１図及び第３図で上述した制仰線付ジョセフ
ソンゲート回路Ｍｉの場合と同様の構成を有する。

従って、制御線付ジョセフソンゲート回路Ｍ１１〜ｌＶ
ｌｉｍにおいて、第１図との対応・部分には同一符号４
ｆζ］して訂１１説明を省略ザる。

また、制御線イ」ジョセフソンゲート回路Ｍ１１〜Ｍ１
−間舶１・ｊＩ性の周期を［、とするとき、その周期１
１は、第９図に示すように、第１図で上述した制御線イ
４ジョレフソンゲート回路〜１（ｉ−１１ の場合と同様に、２　　　×１１の周期を有している。

ただし、この場合、制御線付ジョセフソンゲート回路Ｍ
１１〜Ｍ１□の閾１直特性の周期１１ｔ、ｔ、第１図で
上述した従来のジョセフソンＡＤ変換回路にＪｊける制
御線付ジョセフソンゲート回路Ｍ１の閾値特性の周１９
］１１のｍｊｇの値を有している。

また、バイアス電流線１と、ｍ個の制御１１電流！！１
１＋−１，ト１２．・・・・・・・・・Ｈ□と、制御ｆ
Ｉｌ電流線３とを右し、ｍ個の制御ｆｔ１電流線Ｈ１〜
Ｈ□中の偶数個の制御電流線に制＠電流が２値表示で「
１」（または「Ｏ」）で供給されるか、ｍ個の制御電流
線ト１１〜ＦＩＩＩｌ中の奇数個の制御電流線に制御ｌ
′ｒｒｉ流１ｆｉ２値表示テ「Ｉ　Ｊ　　（ｔタハｒＯ
Ｊ　）　テ供給されるかに応じて、出力端４及び４′間
でみて零電圧状態または有電圧状態をとる、ジョセフソ
ン接合素子を用いて構成された複数ｎ個の制御線付ジョ
セフソンゲート回路Ｑ１．Ｑ２・・・・・・・・・Ｑｏ
とを有する。

この制御線付ジョセフソンゲート回路Ｑ。

（ｉ＝１．２・・・・・・・・・ｎ）は、それ自体は公
知の種々の構成を有するものを゛用い得るが、第１０図
に示すように、第３図で上述した制御線付ジョセフソン
ゲート回路Ｍ、の構成において、その制御電流線２がｍ
本の制御電流線Ｈ１〜ＨＩ１１に替えられ、これに応じ
てジョセフソンゲート回路Ｆ１〜Ｆ３の制御電流線７カ
（１木であるのに代えて、ｍ本有し１、そしてジョセフ
ソンゲート回路Ｆ１〜Ｆ３の第ｊ番目（ｊ＝１．２・・
・・・・・・・ｍ）の制御電流線７が直列に接続されて
制御電流線（」　に介挿されていることを除いて、第３
図で上述した制御線付ジョセフソンゲート回路Ｍ１と同
様の構成を右する。

しかして、制御線付ジョセフソンゲート回路Ｍ１１〜Ｍ
１ｍ１Ｍ２１〜”　２ｍ、”・”・”・Ｍｎｌ〜Ｍ、−
バイアス電流線１が、直列に接続されて、バイアス電流
線１１に介挿されている。

また、制御線付ジョセフソンゲート回路Ｍ１１〜Ｍ１１
Ｉｌ１Ｍ２１〜Ｍ２ｍ、・・・・・・・・・〜’ｎｌ〜
Ｍ、１．Ｉｌのａ、＋＋　ｌ２ｉｌ電流線２が、直列に
接続されて、入力電流線１２に介挿されている。

さらに、制御線付ジョセフソンゲート回路〜１１、の制
御電流線３が、制御Ｉｌ電流線Ｂ　に介拝さＪ れている。

また、制御線付ジョセフソンゲート回路Ｑ１〜Ｑｏのバ
イアス電流線１が、直列に接続されで、バー（／’ス電
流線４１に介挿されている。

さらに、制御線付ジョセフソンゲート回路Ｑｉの制御電
流線Ｈｊの両端が、抵抗Ｒ１，を介して、制御Ｉｌ線付
ジコセフソンゲート回路Ｍ　の出Ｊ 内端４及び４′に接続されている。

さらに、制闘線付ジョセフソンゲート回路Ｑｉの出力端
４及び４′間に負荷Ｌ　が１ａ続され！ でいる。

以−にが、本発明にｊこるジコレノソンΔ丁〕：芝撲回
路の第１の実施例の構成である。

このような構成を有するジョセフソンＡＤ変換回路によ
れば、バイアス電流線１１に、バイアス電流Ｉｂを供給
すれば、制御線付ジョセフソンゲート回路Ｍ・、のバイ
アス電流線１に、バＪ イアスミ流Ｉｂが、その値で供給される。

また、入力電流線１２にアナログ入力電流Ｉ８を供給す
れば、制御線付ジョセフソンゲート回路Ｍ　の制ｍ電流
線２に、アナログ入力電流Ｊ Ｉ　が、その値で制御電流■。とじて供給される。

さらに、制御電流線Ｂｉｊに制御電流１．を供給すれば
、制（２１Ｉ線付ジヨセフソンゲ一ト回路ＭｉＪの制御
電流線３に、制御Ｉ雷電流ｆが、その値で供給される。

このため、バイアス電流線１１に供給するバイアス電流
Ｉ、を、第１図で上述した値１ｂ′に選定し、また、制
ｉ電流線Ｂｉｊに供給する制御ａ電流Ｉｆを、適当な値
に選定して置くことによって、制御線付ジョセフソンゲ
ート回路Ｍ、。

１．１ の上述した閾値特性が、入力端子線１２に供給されるア
ナログ入力電流Ｉ、に対して、第９図で上述したと同じ
周期性を右する。

Ｊなわち、第９図のｆｌｉｌ制御電流ＩＣの軸をアナロ
グ入力電流１．の軸にした周期性を右する。

ただし、この場合、制ａｌｌ電流線Ｂ１１．Ｂ１２・・
・・・・・・・Ｂ１１Ｒに供給する制ａｌｌ電流ｌ「の
埴、従って、制御線例ジ：１１１？フソンゲート回路Ｍ
１４５Ｍ１２・・・・・・・・・Ｍ１３の制御電流線３
に供給Ｊる制御電流１ｆの値を、互に異ならしめること
によって、制御線付ジョセフソンゲート回路Ｍ１１９Ｍ
１２・・・・・・・・・Ｍ１□の聞直特性の位相が、制
御線付ジョセフソンゲート回路Ｍ１１の閾値特性の位相
に対して、順次互に異る。

例えば、制御線付ジョセフソンゲート回路Ｍ１１の閾値
特性が、制御［Ｉ電流１ｃが零である場合、バイアス電
流ｌｂが零である位相を有するとき、制御線付ジョセフ
ソンゲート回路Ｍ１２の間１ｎ持性り位相が、制御絵付
ジョセフソンゲート回路Ｍ　の閾値特性の位相に対して
、１／４×１１分位相差を有する。

このように、制御電流ＦＡＭｉＬ　”ｉ２・・・・・・
・・・Ｍ従って、制御線付ジョセフソンゲート回路ｍ１ Ｍｌｉ　”　ｉ２’・・・・・・・・・Ｍｉｍの制御電
流線３に供給する制御電流Ｉ、の値を、互に異ならしめ
ることによって、制御線付ジョセフソンゲート回路Ｍｉ
１．”ｉ２・・・・・・・・・Ｍｉｌｌｌの閾値特性の
位相が、制御Ｉｌ線付ジョセフソンゲート回路Ｍ１１の
閾値特性の位相に対して、順次互に異なる。

例えば、制御線イ」ジョセフソンゲート回路Ｍ１１の閾
値特性が制御電流ＩＣが零である場合、バイアス電流Ｉ
ｂｈ＜零である位相を有するとき、制御２Ｄ線付ジヨセ
フソンゲ一ト回路Ｍ１２の閾値特性の位相が、制御線付
ジョセフソンゲート回路Ｍ１１の閾値特性の位相に対し
て（１／４ｘ１１）×ｉ分位相差を有する。

従って、いま、上述した周期１１の１／２の値を１　と
し、また、アナログ入力端ＩＲＩ　、の値をＩＱとの関
係で、次の値［ｓｌ、　　Ｉ　Ｂ２．　　ｌ　Ｂ３・・
・・・・・・・■　　ど１）る。

ｓ２’嘲 Ｏ≦Ｉｓ、、＜１／２ＸＩ。

１／２ＸＩ　　　≦１　　　＜１ ｓ２ｇ Ｉ　≦Ｉ、３〈３／２Ｘ１ｇ ３／２Ｘ　　Ｉ　　　≦　１．＜２Ｘ　　夏　。

２ＸＩ　　　≧Ｉ８５＜５／２ＸＩ。

（２−１）／２ｘｌ　　≦ｌ５２ｎ ＜２　　／２Ｘ［ｇ しかるどきは、制−線付ジ９セフソンゲート回路Ｍ１１
は、その出力端４及び４′間で、アナログ入力端流Ｉ　
が、ｆｆ１Ｉ　　及びＩＩ　　及ｓ　　　　　　　　　
ｓｌ　　　　　　Ｂ２゛　　　Ｂ５び’　Ｂ６”’　”
・””　ｓ（２ｎ−３）及び’　ｓ（２ｎ−２）を有し
ている場合、零電圧状態をとるが、値’ｓ３及び’ｓ４
．’ｓ７及び１，８・・・・・・・・・１．（２゜−１
）及び１　　を有している場合、第９図Ａ中×印て３２
゜ 示すように、右電圧状態をとる。

また、制役Ｉ線付ジョセフソングー１へ回路Ｍ１２は、
その出力端４及び４′間で、アナログ入力電流ｌ　が、
値■　及びＩＩ　　及び’ｓ７・・・ｓ　　　　　　　
　ｓ２　　　　　　ｓ３゛　　　ｓ６”’　””　ｓ（
２ｎ−２）及びｌ５（２ｎ−１）を有している場合、零
電圧状態をどるが、値’ｓｌ、Ｉｓ４及びＩｓ５°”　
”’　””　ｓ（２’−４）及び’　ｓ（２’　−３）
　Ｉ　　をを有している場合、第９図Ｂ中Ｘ印でＳ２゜ 示すように、有電圧状態をとる。

さらに、制御線付ジョセフソンゲート回路Ｍ２１は、そ
の出力端４及び４′間で、アナログ入力電流■　が、鎮
’ｓ１〜’ｓ４．Ｉｓ９〜Ｉ、１２・・・”’　””　
ｓ（２ｎ−７）　　　ｓ（２’−４）を有している〜　
Ｉ 場合、零電圧状態をとるが、値■ｓ５〜ＩＳ８．■５１
２３１５〜ｒヲ 〜　”　　　”’　　”’　　””　　Ｓ（２ロ　　−
３）　　　　　　　　Ｓ２０有する場合、第９図Ｃ中Ｘ
印で示すように、有電圧状態をとる。

また、制ｉＩｌ線付ジョセフソンゲート回路Ｍ２２は、
その出力端４及び４′間で、アナログ入力電流■　が、
値■　及びＩ　　［〜Ｉ ｓ　　　　　ｓ３　　　　ｓ６・　ｓｌｌ　　　Ｓ１３
・・・・・・・・・を有している場合、零電圧状態をと
るが、値１ｓｌ及ヒ■Ｓ２．ＩＳ１〜［Ｓ１１・・・・
・・・・・・・・ｒＳ（２ｎ−１）及び［を右している
場合、第９図Ｄｓ２” 中Ｘ印で示づように、右電圧状Ｑ（：をとる。

さ−らに、制御線付ジョセフソンゲート回路（ν１３１
は、その出力鰯；４及び４′間で、アナログ入力電流Ｉ
　が、値’　ｓ１〜’　ｓ８．ｒｓ１７〜’　ｓ２４・
・・・・・・・・を右している場合、右電圧状態をどる
が、ｒ−ｒ　　　、ｒ　　　〜１　　・・・・・・・・
をどる楊ｓ９　　　Ｓ１６　　　Ｓ２５　　　Ｓ３２合
、第９図Ｅ中Ｘ印で示すように、右電圧状＜ｇをとる。

また、ｌｌ１１ｊ谷Ｉｌ線ｆ＝Ｊジヨセノソング一ト回
路〜１３２は、その出力端４及び４Ｍ、’；ｌで、アナ
ログ入ツノＴｉ’ｌＬＩカ、ＩｆｆＪＩ　　〜１　　．
１　　−１ｓ　　　　　ｓ５　　　Ｓ１２　　　Ｓ２１
　　　Ｓ２８・・・・・・・・・を有するＪＡ合、零電
圧状態をとるが、１１ｒ１’ｓｌ〜Ｉ３４”Ｓ１３〜ｒ
　　・・・・・・・・・を有する場合、第９図Ｆ中ｘ印
で示プ“ように、有電圧状態をとる。

このように、ｍｌ＋　１２１Ｉ線付ジヨセフソンゲ一ト
回路Ｍｉｊは、その出力端４及び４’１２Ｓ＋で、アナ
ログ入力電流Ｉ、の１直に応じて、零電圧状態５したは
右電圧状態をとる。

従って、いま、制御線付ジョセフソンゲート回路”１１
〜Ｍ１ｏ０Ｍ２１〜Ｍ２ｒ　”’”・”’”ｎｌ−”、
ｍが零電圧状態をとるときにそれらの出力端４及び４′
間で得られる電圧（零・電圧）を２’１ｉＴｉ表示の「
０」とし、また、有電圧状態をとるときに出力端４及び
４′間で得られる電圧（有電圧）を２１直表示の「１」
とすれば、アナログ入力電流■　が、Ｉ　　　Ｉ　　　
Ｉ　　−−−Ｉ　、（２ｎ　−１ｓ　　　　ｓｌｏ　ｓ
２゛ｓ３ 、Ｉ　　の値を有している場合、制御線付ジ）　　　ｓ
２゜ ヨセフソンゲート回路Ｍ・の出力端４及び４′Ｊ 間に、ｎ＝３．ｍ＝２の場合、第１１図に示すように、
デジタル出力が得られる。

また、ｎ＝３．ｍ＝３の場合、制御線付ジョセフソンゲ
ート回路Ｍ　、の出力端４及び４′間Ｊ に、第１２図に示すように、デジタル出力が１ｑられる
。

このため、制御線付ジョセフソンゲート回路Ｑ１〜Ｑｏ
から、ｎ＝３．ｍ＝２の場合、第１１図に示すようにデ
ジタル出力が１９られる。

また、ｎ＝３．ｍ＝３の場合、第１２図に示ずようにデ
ジタル出力が１４られる。

従って、負荷し１〜Ｌ　、で、アナログ入力電流Ｉ、の
値を表わしているｎヒツトのデジタル出力を得ることが
できる。

そして、この場合のようなデジタル出力が１、制御線付
ジョセフソンゲート回路Ｍ１１〜〜１１１．Ｉｌの間幀
特ＶｌにＪ３りる周期の数を、同じ制御７Ｉ′ｌ電流の
範囲値内において、第１図及び第５図で上述した従来の
ジョセフソンＡＤ変換回路の制御線（＝ｉジョセフソン
ゲー１−回路Ｍの場合の１／ｌ）にづることによって１
ｑることかでさる。

従って、第８図に示り一本発明によるジョセフソンＡＤ
変換回路の場合、第１図及び第１５図で上述した従来の
ジョセフソンＡＤ変換回路に比し、ｍ１８という広い範
囲１直１こ亘って、ビットらグの大なるデジタル出力に
変換することができる、という特徴を有する。

実施例２ 第１３図は、木琵明によるジョセフソンＡＤ変換回路の
第２実施例を承り。

第１３図に、ｈいて、第８図との対応部分には同一符号
をイ」シて詳細説明を省略する。

第１３図に示す本発明によるジョセフソンＡＤ変換回路
の第２の実施例は、次の事項を除いて、第８図で上述し
た本発明によるジョセフソンＡＤ変換回路の構成と同様
の構成を有する。

ずなわら、制御線付ジョセフソングー１へ回路Ｍ、　−
Ｍ　　の閾値特性の周期Ｉ　が、２（ｉ−１１１１ｍ１ ｘｌｌを有しているに代え、制御線付ジョセフソンゲー
ト回路Ｍ１１〜Ｍ１ｍ；Ｍ２１〜Ｍ２ｍ　’　”・”’
・・・Ｍ２ｎ〜Ｍｎ□の閾値特性の周期が、ｒｌを有し
ている。

また、制御線付ジョセフソンゲート回路の制御電流線２
に、入力電流線１２に供給されるアナログ入力電流Ｉ、
をそれと同じ値で供給するに代え、制御線付ジョセフソ
ンゲート回路Ｍ１１〜Ｍ１１１１：Ｍ２１〜Ｍ２ｍ　’
・・・・・・”’　Ｍ２ｎ”　Ｍｎｍのの１１１１１２
ｉｌ電流線２に、第５図で上述した従来のジョセフソン
ＡＤ変換回路において、その制御線付ジョセフソンゲー
ト回路Ｍｌ　、Ｍ２・・・・・・・・・Ｍｎにアブ１］
グ入力端子Ｉ、をＨに５＋、＋なる（直（ＩＳ−１＞、
（１−２）・・・・・・・・・（１−ｎ）で供給Ｓ　　
　　　　　　　　　　　　　　　　　　　Ｓするのど同
様に、５′１：なる１１百（［Ｓ−１＞、（ＩＳ−２）
・・・・・・・・・（［、−ｎ）で供給するようになさ
れている。

このため、第５図で上述したと同様に、入力電流線１２
に、抵抗Ｒ、Ｒ、Ｒ２，・・・・・・・・Ｒｏが、直列
に接続されて介挿され、そして、この場合、入力電流線
１２の一端か接地されているものとして、制御線付ジョ
セフソンゲート回路Ｍ・〜Ｍ、□の制御電流線２が直列
に接続されて、その一端が、抵抗Ｒ，ｌ　を介して抵抗
Ｒ（ｉ−１）及びＲ，の接続中点に接続され、他端が接
地されている。

以上が、本弁明によるジョセフソンＡＤ変換回路に第２
の実施例の構成である。

このような構成を有する本発明によるジョセフソンＡＤ
変換回路によれば、それが、上述した事項を除いて、第
８図で上ｊホしたと同様の（（′４成を有している。

一方制御線付ジョセフソンゲート回路Ｍ１１〜Ｍ１１ｎ
が、第５図で上述した従来のジョセフソンＡＤ変換回路
の制御線付ジョセフソング−１・回路Ｍ、の閾値特性に
対応している閾値特性を有し、また、その制御線付ジョ
セフソンゲート回路Ｍ１１〜Ｍｉｍの制御Ｉ電流線２に
、アナログ入力電流Ｉ　が、従来のジョセフソンＡＤ変
換回路の制御線付ジョセフソング−１へ回路Ｍ　の制御
電流線２に供給されると同様の値で供給される。

従って、第１３図に示づ本発明の場合も、詳細説明は省
略するが、アナログ入力電流Ｉ３の値を表しているデジ
タル出力を、第８図で上述した特徴を以って得ることが
できる。

実施例３ 第１４図は、本発明によるジョセフソンＡＤ変換回路の
第３の実施例を示し、ｎ−ｍ個（ｎ≧２．ｍ≧２）の制
御線付ジョゼフソンゲート回路〜１□１〜ｆｖｌ　１ｍ
　；Ｍ　２１〜Ｍ２１１１・・・・・・・・Ｍｏ１〜Ｍ
ｎｍを有する。

この制！２１１　′ｆＡ（＝ｌジョセフソンゲート回路
ｆｖｌｉｉ〜Ｍｉｌ、ｌは、第５図で上述した制御線（
ＮＪジコセフソンゲー１−回路Ｍ、と同様の構成を有し
、従って、対応部分には同一符号を付して詳細説明を一
省略づ゛る。

また、第８図で上述したと同様の（１１１成を有するｎ
藺の制御線付ジョセフソングー１−回路Ｑ１〜Ｑ　を有
する。

しかして、制御線付ジョセフソンゲート回路〜１・、の
バイアス電流線１及び１′が、バイアスＪ 電流１Ａ１１及び１１′にそれぞれ介挿されている。

一方、入力電流１ｉ１１２に、第５図及び第１４図で上
述したと同様に、入力電流線１２に、抵抗Ｒ、Ｒ、Ｒ、
・・・・・・・・・Ｒｎが、直列に接続されて介挿され
、ぞして、この呪合、入力電流線１２の一端が１ａ地さ
れているものとして、ｆｆ１１９０線付ジヨセフソンゲ
一ト回路〜１〜Ｍｉｍの制御ｌ電流線２が直グーに接続
され、その一端か、抵抗１く・′を介して抵抗Ｒ（ｉ−
１）及びＲ・の接わｔ中点に接続され、他端が接地され
ている。

さらに、制御線付ジョセフソンゲート回路Ｍ１ｊの制御
電流線３及び９が、それぞれ制御′電流線Ｂｉｊ及びＧ
ｉ、に介挿されている。

また、制御２ａ線付ジヨセフソンゲ一ト回路Ｑ。

の制御２Ｉｌ電流線Ｈｊの両端が、制御線付ジョセフソ
ンゲート回路Ｍ１ｊの出力端４及び４′に接続されてい
る。

なお、さらに、制御線付ジョセフソンゲート回路Ｑ、の
出力端４及び４′間に、負荷り、が接続されている。

以上が、本発明によるジョセフソンＡＤ変換回路の第３
の実施例の構成である。

このような構成を有する本発明のジョセフソンＡＤ変換
回路によれば、制御線付ジョセフソンゲート回路Ｍｉ１
〜Ｍｉｍ’及びＱ、が、第１３図で上述した本発明によ
るジョセフソンＡＤ変換回路の制御線付ジョセフソンゲ
ート回路Ｍｉ１〜Ｍ、□；及びＱ、にそれぞれ対応し、
そして制御線付ジョセフソンゲート回路Ｍｉ１〜Ｍ、□
のバイアス電流線２に、アナログ入力電流Ｉｓが、第１
４図の場合と同様に供給６きれるので、詳細説明は省略
するが、第１４図の場合と同様の作用効果が１９られる
。

なお、上述においては、制御線付ジョセフソンゲート回
路Ｍ１１〜Ｍ１ｍが、その周期性の周期１１をして、制
御線付ジョセフソングー１・回路Ｍ１１〜Ｍ１−周Ｉｇ
ＪＩ　１の２（ｉ−＋）　×■１の周期または１１の周
期をイーし、これに応じて、７ｉ！Ｉ　Ｈ線付ジョセフ
ソンゲ−１−回路Ｍｉ１〜Ｍ１−制憤１１電流線２に、
アナログ入力電流（を、その１直でまたは制御線付ジョ
セフソンゲート回路Ｍ１の制御電流！２２に供するアナ
ログ入力電流Ｉ。

の値の１７２　（ニー１）の値でで供給する場合につい
て述べたが、制御線付ジョセフソンゲート回路Ｍ　　　
Ｍ　　・・・・・・・・・Ｍ、を、その周期性の周期１
１°　１２１ｍ をして、上；ｉｆｌ　シた値とは責なる周１！Ｉ］どし
、これに応じて、制御線付ジョピフンンゲ〜ト回路１′
Ｖ１１１〜ＭｉＩ１１の制御ｌ電流線２に、アナログ入
力電流Ｉ３を上述した値とは異なる賄で供給して、（第
８図及び第１３図の組合せ構成に相当する）上述したと
同様の作用効果を得るようになすこともできる。

その他、本発明の精神を脱することなしに、種々の変型
、変更をなし１ｑるであろう。

【図面の簡単な説明】

第１図は、従来のジョセフソンＡＤ変換回路の一例を示
寸系統接続図である。 第２図は、これに用いている制御線付ジョセフソンゲー
ト回路の閾値特性を示す図である。 第３図は、第１図に示す従来のジョセフソンＡＤ変換回
路に用いている制御２１ＩＩ！付ジヨセフソンゲ一ト回
路の接続図である。 第４図は、第１図に示ず従来のジョセフソンＡＤ変換回
路の動作の説明に供するアナログ入力電流に対するデジ
タル出力の関係を示す図である。 第５図は、従来のジョセフソンＡＤ変換回路の他の例を
示す系統的接続図である。 第６図は、それに用いているイリ御ＦＡ付ジョセフソン
ゲート回路の閾値特性を示す図である。 第７図は、第５図に示す従来のジョセフソンＡＤ変換回
路に用いている制御線付ジョセフソンゲート回路の系統
的接続図Ｃある。 第８図は、本発明によるジ＝１けフソンＡＤ変換回路の
第１野実施例を示す系統的接続図である。 第９図ｔ′１、−これに用いている制ｔａｌｌ　ＦＪ　
（４ジー１ｊ＋フソンゲ−１・回路の閾１直特性を示す
図である。 第１０図は、第８図に用いている制御線付ジョセフソン
ゲート回路の一例を示す接続図である。 第１１図及び第１２図は、第８図に示す本発明によるジ
＝ＵピフソンへＤ変換回路の・０５作の説明に供するア
ナログ入力電流に対するデジタル出力の関係を承り図で
ある。 第１３図は、本発明によるジョセフソンＡＤ変換回路の
第２の実施例を示す系統的接続図である。 第１４図は、本発明によるジョセフソンＡＤ変換回路の
第３の実施例を示す系統的１ａ続図てある。 １・・・・・・・・・・・・・・・バイアス電流線２．
３・・・・・・・・・、ｔｉｌｌ　ｌｉｔ電流線４．４
′ ・・・・・・・・・・・・・・・出力端Ｍ、（ｉ＝１．
２・・・・・・・・・ｎ）■ ・・・・・・・・・・・・・・・制御１１線付ジヨセフ
ソンゲ一ト回路 Ｉ　・・・・・・・・・・・・・・・制御線骨ジョセフ
ソンゲート回路Ｍ　の閾値特性の周 也 期 Ｂ、・・・・・・・・・・・・・・・バイアス電流線５
・・・・・・・・・・・・・・・バイアス電流線６・・
・・・・・・・・・・・・・ジョセフソン接合素子７．
８・・−・・・・・・バイアス電流線Ｆ１〜Ｆ３ ・・・・・・・・・・・・・・・制御線付ジョセフソン
ゲート回路 １１．１１’　・・・・・・バイアス電流線Ｈｊ　　（
ｊ＝１．２・・・・・・・・・ｍ）Ｍ　　　（ｉ＝１．
２・−−−−−−−−ｎ：　ｊ＝１．２−Ｊ ・・・・・・ｍ）・・・・・・・・・・・・制御線付ジ
ョセフソンゲート回路 Ｑ、・・・・・・・・・・・・・・・・・・制御１線付
ジョセフソンゲ−ト回路

Claims (1)

1. 【特許請求の範囲】 バイアス電流線と、制御電流線とを有し、且つ上記制御
   電流線に供給される制御電流の値と上記バイアス電流線
   に供給されるバイアス電流の値とに応じて、対の出力端
   間で、零電圧状態または有電圧状態をとり、その零電圧
   状態または有電圧状態をとる閾値特性に、上記制御電流
   線に供給される制御電流の値に対する互に異なるまたは
   同じ周期の周期性を有する、ジョセフソン接合素子を用
   いて構成されたｎ・ｍ個（ｎ≧２、ｍ≧２）の制御線付
   ジョセフソンゲート回路Ｍ＿１＿１〜Ｍ＿１＿ｍ；Ｍ＿
   ２＿１〜Ｍ＿２＿ｍ；………Ｍ＿ｎ＿１〜Ｍと、 バイアス電流線と、ｍ個の制御電流線Ｈ＿１、Ｈ＿２、
   ………Ｈ＿ｍとを有し、上記制御電流線Ｈ＿１〜Ｈ＿ｍ
   中の偶数個の制御電流線に制御電流が２値表示で「１」
   （または「０」）で供給されるか、上記制御電流線Ｈ１
   〜Ｈｍ中の奇数個の制御電流線に制御電流が２値表示で
   「１」（または「０」）で供給されるかに応じて、対の
   出力端間で、零電圧状態または有電圧状態をとる、ジョ
   セフソン接合素子を用いて構成されたｎ個の制御線付ジ
   ョセフソンゲート回路Ｑ＿１、Ｑ＿２………Ｑ＿ｎとを
   有し、 上記制御線付ジョセフソンゲート回路Ｑ＿ｉの制御電流
   線Ｈ＿ｊ（ｊ＝１、２………ｍ）の両端が、上記制御線
   付ジョセフソンゲート回路Ｍ＿ｉ＿ｊ（ｉ＝１、２……
   …ｎ）の対の出力端に接続され、 上記制御線付ジョセフソンゲート回路Ｍ＿１＿１〜Ｍ＿
   １＿ｍ；Ｍ＿２＿１〜Ｍ＿２＿ｍ；………Ｍ＿ｎ＿１〜
   Ｍ＿ｎ＿ｍの制御電流線に、アナログ入力電流を、互に
   同じまたは異なる値で供給することによって、上記制御
   線付ジョセフソンゲート回路Ｑ＿１；Ｑ＿２；………Ｑ
   ＿ｎの対の出力端から、上記アナログ入力電流の値を表
   しているｎビットのデジタル出力を出力するようにされ
   ていることを特徴とするジョセフソンＡＤ変換回路。