JPS616736A - ベクトル発生回路 - Google Patents
ベクトル発生回路Info
- Publication number
- JPS616736A JPS616736A JP59126373A JP12637384A JPS616736A JP S616736 A JPS616736 A JP S616736A JP 59126373 A JP59126373 A JP 59126373A JP 12637384 A JP12637384 A JP 12637384A JP S616736 A JPS616736 A JP S616736A
- Authority
- JP
- Japan
- Prior art keywords
- value
- counter
- vector
- digital data
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/64—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はベクトル発生にディジタルデータ解析機を用い
て高速にベクトルを発生するためのベクトル発生回路に
関するものである。
て高速にベクトルを発生するためのベクトル発生回路に
関するものである。
従来ディジタルデータ解析機を用いてベクトルを発生す
る回路は１つのディジタルデータ解析機を用いていた。
る回路は１つのディジタルデータ解析機を用いていた。
これを第３図に示す。第３図において３１はディジタル
データ解析機、３２はＸカウンタ、３３はＹカウンタ、
３４はメモリをそれぞれ示す。同図においてクロックパ
ルスはディジ、３（ タルデータ解析１どＸカウンタ３２、Ｘカウンタ３２に
供給され、且つベクトルの増分△Ｘ、△Ｙはディジタル
データ解析機３１に供給され、且つＸカウンタ３２およ
びＸカウンタ３３にはＸの値およびＹの値が供給され、
Ｘカウンタ３２の値が＋１だけ増加したときにＹの値に
ディジタルデータ解析機３１において演算した値が加算
されてＸおよびＹの値はそれぞれメモリ３４に記憶され
る。
データ解析機、３２はＸカウンタ、３３はＹカウンタ、
３４はメモリをそれぞれ示す。同図においてクロックパ
ルスはディジ、３（ タルデータ解析１どＸカウンタ３２、Ｘカウンタ３２に
供給され、且つベクトルの増分△Ｘ、△Ｙはディジタル
データ解析機３１に供給され、且つＸカウンタ３２およ
びＸカウンタ３３にはＸの値およびＹの値が供給され、
Ｘカウンタ３２の値が＋１だけ増加したときにＹの値に
ディジタルデータ解析機３１において演算した値が加算
されてＸおよびＹの値はそれぞれメモリ３４に記憶され
る。
第４図は第３図におけるディジタルデータ解析機の詳細
なプロ、り図を示し、第４図において３６は△Ｘレジス
タ、３７は△Ｙレジスタ、３８はΔＹ／△Ｘ値演算回路
、３９および４（Ｉ加算器、４１は誤差レジスタ、４２
は比較器をそれぞれ示す。ΔＸレジスタ３６および△Ｙ
レジスタ３７にはそれぞれ外部よシ増分値ΔＸおよび△
Ｙが初期セットされ、演算回路３８によってΔＹ／△Ｘ
の値が計算されて加算器３９に入力される。加算−一一
−−−３９においては演算回路３８の出力と誤差（ｅ）
しジスタ４１の出力とが加算され、加算された値、すな
わちｅ十△Ｙ／△Ｘは加算器４０に印加されるとともに
比較器４２に印加される。加算器４０においては加算器
３９の出力と「−１」または「０」とが加算される。す
なわちこの「−１」または「０」の値は ｅ＋ △Ｙ ／ΔＸ ） ０．５ のとき −１ｅ＋
△Ｙ／△Ｘ≦Ｏ１５のとき ０ として設定される。そして加算器３９の出力は誤差値と
して誤差レジスタ４１に記憶される。一方において比較
器４２においては加算器３９の出力値と０．５とが比較
され、その出力値が０．５よシ大きいときにはＹの値が
＋１されてＹカウンタ３３に送られる。
なプロ、り図を示し、第４図において３６は△Ｘレジス
タ、３７は△Ｙレジスタ、３８はΔＹ／△Ｘ値演算回路
、３９および４（Ｉ加算器、４１は誤差レジスタ、４２
は比較器をそれぞれ示す。ΔＸレジスタ３６および△Ｙ
レジスタ３７にはそれぞれ外部よシ増分値ΔＸおよび△
Ｙが初期セットされ、演算回路３８によってΔＹ／△Ｘ
の値が計算されて加算器３９に入力される。加算−一一
−−−３９においては演算回路３８の出力と誤差（ｅ）
しジスタ４１の出力とが加算され、加算された値、すな
わちｅ十△Ｙ／△Ｘは加算器４０に印加されるとともに
比較器４２に印加される。加算器４０においては加算器
３９の出力と「−１」または「０」とが加算される。す
なわちこの「−１」または「０」の値は ｅ＋ △Ｙ ／ΔＸ ） ０．５ のとき −１ｅ＋
△Ｙ／△Ｘ≦Ｏ１５のとき ０ として設定される。そして加算器３９の出力は誤差値と
して誤差レジスタ４１に記憶される。一方において比較
器４２においては加算器３９の出力値と０．５とが比較
され、その出力値が０．５よシ大きいときにはＹの値が
＋１されてＹカウンタ３３に送られる。
かくして計算されたＹカウンタ３３の出力とＸカウンタ
３２の出力とはベクトル値としてメモリ３４に記憶され
る。
３２の出力とはベクトル値としてメモリ３４に記憶され
る。
〔発明が解決しようとする問題点３
以上のようなベクトル発生回路においては１メモリサイ
クル中に１ドツトしかメモリに書くことができないので
高速にベクトルを発生させることができないという問題
点があった。
クル中に１ドツトしかメモリに書くことができないので
高速にベクトルを発生させることができないという問題
点があった。
本発明は上記問題点を解消して高速にベクトルを発生す
るベクトル発生回路を提供するもので、その手段はベク
トル発生に、ディジタル微分解析機を用い１つのベクト
ルを表示するベクトル発生回路において、前記ディジタ
ル微分解析機を・２ヶ設け、１つのベクトルを２ケの前
記ディジタル微分解析機により１ビットおきに同時に演
算して、座標位置を決定するベクトル発生回路によって
なされる。
るベクトル発生回路を提供するもので、その手段はベク
トル発生に、ディジタル微分解析機を用い１つのベクト
ルを表示するベクトル発生回路において、前記ディジタ
ル微分解析機を・２ヶ設け、１つのベクトルを２ケの前
記ディジタル微分解析機により１ビットおきに同時に演
算して、座標位置を決定するベクトル発生回路によって
なされる。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図に本発明にがかる１実施例のプロ、り図を示し、
第１図において１１および１２はディジタルデータ解析
機、１２はＸカウンタ、１３は第１のＹカウンタ、１４
は第２のＹカウンタをそれぞれ示す。本発明の特徴とす
るところは第１図に示すごとく１メモリサイクル中に２
ドツトをメモリに書込むためにＸの値およびＸ＋１の値
に対するディジタルデータ解析機を２つもっである値Ｘ
に対するＹの値と値Ｘ＋１に対するＹの値の２つのドツ
ト位置の計算を同時に行なうものである。
第１図において１１および１２はディジタルデータ解析
機、１２はＸカウンタ、１３は第１のＹカウンタ、１４
は第２のＹカウンタをそれぞれ示す。本発明の特徴とす
るところは第１図に示すごとく１メモリサイクル中に２
ドツトをメモリに書込むためにＸの値およびＸ＋１の値
に対するディジタルデータ解析機を２つもっである値Ｘ
に対するＹの値と値Ｘ＋１に対するＹの値の２つのドツ
ト位置の計算を同時に行なうものである。
第１図におけるディジタルデータ解析機１１゜１２の詳
細な回路を第２図に示す。第２図において、２１は△Ｘ
レジスタ、２２は△Ｙレジスタ、２３は演算器、２４お
よび２５はそれぞれ加算器、２５は切替回路、２７は誤
差レジスタ、２８は比較器をそれぞれ示す。
細な回路を第２図に示す。第２図において、２１は△Ｘ
レジスタ、２２は△Ｙレジスタ、２３は演算器、２４お
よび２５はそれぞれ加算器、２５は切替回路、２７は誤
差レジスタ、２８は比較器をそれぞれ示す。
第２図の回路において、ΔＸレジスタ２１および△Ｙレ
ジスタ２２にはそれぞれ外部から増分値△Ｘおよび△Ｙ
が初期値としてセットされ、誤差値ｅは切替回路２６を
介して誤差レジスタ２７にセットされる。演算器２３は
ΔＸレジスタ２１の出力と△Ｙレジスタ２２の出力とよ
シΔＹ／△Ｘの値を演算して加算器２４に入力する。加
算器２４においては演算回路２３の出力と誤差レジスタ
２７の出力とが加算され加算された値、すなわち、ｅ＋
△Ｙ／ΔＸが加算器２５に印加されるとともに比較器２
８に入力される。加算器２５において、入力ｅ＋ムＹ／
ΔＸの他の入力は０．−１．または−２でおりて、 ｅ十ΔＹ／△Ｘ≦０．５のときはその入力は０゜１≧ｅ
＋△Ｙ／ΔＸ）０．５のときはその入力は−１゜ｅ＋△
Ｙ／△Ｘ＞１のときはその入力は−２となるので、加算
器２５の出力はそれぞれｅ＋△Ｙ／△ｘ、ｅ＋△Ｙ／△
Ｘ−１ｒｅ＋△Ｙ／△Ｘ−２となる。この出力は切替回
路２６を介して誤差レジスタ２７に記憶される。
ジスタ２２にはそれぞれ外部から増分値△Ｘおよび△Ｙ
が初期値としてセットされ、誤差値ｅは切替回路２６を
介して誤差レジスタ２７にセットされる。演算器２３は
ΔＸレジスタ２１の出力と△Ｙレジスタ２２の出力とよ
シΔＹ／△Ｘの値を演算して加算器２４に入力する。加
算器２４においては演算回路２３の出力と誤差レジスタ
２７の出力とが加算され加算された値、すなわち、ｅ＋
△Ｙ／ΔＸが加算器２５に印加されるとともに比較器２
８に入力される。加算器２５において、入力ｅ＋ムＹ／
ΔＸの他の入力は０．−１．または−２でおりて、 ｅ十ΔＹ／△Ｘ≦０．５のときはその入力は０゜１≧ｅ
＋△Ｙ／ΔＸ）０．５のときはその入力は−１゜ｅ＋△
Ｙ／△Ｘ＞１のときはその入力は−２となるので、加算
器２５の出力はそれぞれｅ＋△Ｙ／△ｘ、ｅ＋△Ｙ／△
Ｘ−１ｒｅ＋△Ｙ／△Ｘ−２となる。この出力は切替回
路２６を介して誤差レジスタ２７に記憶される。
一方において比較器２８においては加算器２４の出力が
０，５および１と比較され、その値が０．５よシも大き
いときはＹの値が＋１され、その値が１よシも大きいと
きはＹの値が＋２されてそれぞれＹカウンタ１４および
１５に印加される。
０，５および１と比較され、その値が０．５よシも大き
いときはＹの値が＋１され、その値が１よシも大きいと
きはＹの値が＋２されてそれぞれＹカウンタ１４および
１５に印加される。
以上詳細に説明したように本発明によれば１メモリサイ
クル中に２ドツトを書込むためにディジタルデータ解析
機を２ケそなえ、ある値Ｘに対するＹの値と、値Ｘ＋１
に対するＹの値の２つのドツト位置を同時に演算するた
めにベクトル発生の高速化を期待できるので本発明の効
果は大なるものがちる。
クル中に２ドツトを書込むためにディジタルデータ解析
機を２ケそなえ、ある値Ｘに対するＹの値と、値Ｘ＋１
に対するＹの値の２つのドツト位置を同時に演算するた
めにベクトル発生の高速化を期待できるので本発明の効
果は大なるものがちる。
第１図は本発明にかかるベクトル発生回路の１実施例の
ブロック図、第２図は第１図におけるディジタルデータ
解析機の１実施例の詳細図、第３図は従来のベクトル発
生回路の１例のブロック図、第４図は第３図におけるデ
ィジタルデータ解析機の１例の詳細図を示す。 図中、１１および１２はディジタルデータ解析機、１２
はＸカウンタ、１３は第１のＹカウンタ、１４は第２の
Ｙカウンタ、２１はΔＸレジスタ、２２は△Ｙレジスタ
、２３は演算器、２４および２５はそれぞれ加算器、２
５は切替回路、２７は誤差レジスタ、２８は比較器をそ
れぞれ示す。
ブロック図、第２図は第１図におけるディジタルデータ
解析機の１実施例の詳細図、第３図は従来のベクトル発
生回路の１例のブロック図、第４図は第３図におけるデ
ィジタルデータ解析機の１例の詳細図を示す。 図中、１１および１２はディジタルデータ解析機、１２
はＸカウンタ、１３は第１のＹカウンタ、１４は第２の
Ｙカウンタ、２１はΔＸレジスタ、２２は△Ｙレジスタ
、２３は演算器、２４および２５はそれぞれ加算器、２
５は切替回路、２７は誤差レジスタ、２８は比較器をそ
れぞれ示す。
Claims (1)
- ベクトル発生に、ディジタル微分解析機を用い１つのベ
クトルを表示するベクトル発生回路において、前記ディ
ジタル微分解析機を２ケ設け、１つのベクトルを２ケの
前記ディジタル微分解析機により１ビットおきに同時に
演算して、座標位置を決定することを特徴とするベクト
ル発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126373A JPS616736A (ja) | 1984-06-21 | 1984-06-21 | ベクトル発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126373A JPS616736A (ja) | 1984-06-21 | 1984-06-21 | ベクトル発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS616736A true JPS616736A (ja) | 1986-01-13 |
Family
ID=14933563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59126373A Pending JPS616736A (ja) | 1984-06-21 | 1984-06-21 | ベクトル発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS616736A (ja) |
-
1984
- 1984-06-21 JP JP59126373A patent/JPS616736A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4953115A (en) | Absolute value calculating circuit having a single adder | |
| JPS6131489B2 (ja) | ||
| JPS5822410A (ja) | 数値制御方式 | |
| US4879675A (en) | Parity generator circuit and method | |
| JPH04102182A (ja) | グラフィックマイクロコンピュータ | |
| JP3315042B2 (ja) | 乗算装置 | |
| JPH01319868A (ja) | 曲面生成方式 | |
| US12511103B2 (en) | Combinatorial logic circuits with feedback | |
| JP3166781B2 (ja) | 加算回路 | |
| JP3097081B2 (ja) | 段数可変ｍ系列符号発生器 | |
| SU1413626A1 (ru) | Устройство дл вычислени функций двух аргументов | |
| Pai et al. | Overflow detection in multioperand addition | |
| SU1259253A1 (ru) | Вычислительное устройство | |
| JPH0778748B2 (ja) | ガロア体演算ユニット | |
| SU1534455A1 (ru) | Устройство дл отображени графической информации на экране электронно-лучевой трубки | |
| JPH0145105B2 (ja) | ||
| JPH01149181A (ja) | Ｄｄａ円発生表示方法 | |
| JPS6136250B2 (ja) | ||
| JPH0261779A (ja) | 座標データ処理装置 | |
| JPH0452880A (ja) | 線描画アドレス発生回路 | |
| JPH04291654A (ja) | 割り込み制御回路 | |
| Jeon et al. | Inversion and Division Architecture in Elliptic Curve Cryptography over Yacbedgfih (Not accepted yet) | |
| JPH04246722A (ja) | 加減算器 | |
| JPS62186330A (ja) | 乱数発生回路 | |
| JPH05119969A (ja) | 積和演算器 |