JPS6168620A

JPS6168620A - リセツト制御装置

Info

Publication number: JPS6168620A
Application number: JP59190985A
Authority: JP
Inventors: Shunichi Yoshida; 俊一吉田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1984-09-12
Filing date: 1984-09-12
Publication date: 1986-04-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は共通バスによって接続された制御装置１を初
期化するためのリセット制御装置に関するものである。

〔従来の技術〕

従来この種の装置として第３図に示すものがあった。図
において（１）はシステム・リセット・スイッチ％　（
２）ハリセット・パルス生成回路、（３）は共通バス、
（４）は共通バス（３）の中のリセット信号Ｍ、（５）
は共通バス（３）の中のデータ転送ストローブ信号線、
（６）は共通バス（３）の中のデータ信号線、（７ａ）
　ｌ　（７ｂ）　、　（７ｃ　）　　はそれぞれ共通バ
ス（３）に接続された制御装置である。

第３図に示す装置で、操作員がシステム・リセット・ス
イッチ（１）全操作すると、リセット・パルス生成回路
（２）によって矩形波パルスが発生され、リセット信号
線（４）を介して、制御装置（７ａ　）　。

（７ｂ）、（７ｃ）にリセット信号が送られ、これら制
御装置（７ａ）、（７ｂ）、（７ｃ）の初期化が行われ
る。

このとき、データ転送ストローブ信号線（５）にデータ
転送ストローブ信号が送出されているとすると、そのデ
ータ転送ストローブ信号を送出している制御装置が初期
化されるためにデータ転送ストローブ信号の送出が中止
され、データ信号線（６）にその制御装置から送出され
ているデータの送出も中止される。

〔発明が解決しようとする問題点〕

以上のように従来のリセット制御装置は、共通バス（３
）の中のデータ転送ストローブ信号線５）上の信号が有
意であるか否かとは全く無関係にリセット信号が生成さ
れて共通バス（３）に送出されるため、データ転送の最
中であってデータ転送ストローブ信号線（５）上の信号
が有意である間に、関連する制御装置がリセットされ、
データ転送が保証されないという問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、操作員がシステム・リセット・スイッチを操
作した時点で転送中であったデータの転送を保証するこ
とができるリセット制御装置を提供することを目的とし
ている。

〔問題点を解決するための手段〕

この発明ではデータ転送ストローブ信号線上の信号論理
を検出する装置を設け、この信号論理が有意になった時
点から所定時間の間はリセット・パルスの伝達全阻止す
ることによって上記所定時間内だけはデータ転送を保証
した。

〔作用〕

操作員がシステム・リセット・スイッチを操作した時点
においてデータ転送ストローブ信号が有意でないか或は
有意であっても有意になった時点から既に所定時間が経
過しておれば直ちにリセット・パルスが送出され、また
上記所定時間が経過していなければ、所定時間が経過し
た時点においてリセット・パルスが送出される、〔実施例〕以下この発明の実施例を図面について説明する。

第１図はこの発明の一実施例を示すブロック図で、第３
図と同一符号は同−又は相当部分を示し、（８）はリセ
ット検出器、（９）、（１３）はそれぞれオア回路、（
１０）、（１２）はそれぞれアンド回路、（１１）は第
１の計時器、（１４）はフリップフロップ、（１５）は
第２の計時器であり、（１０）、（１２）。

（１３）を綜合してゲート装置と称し、（８）〜（１５
）を含めてリセット制御装置という。

第２図は第１図の回路の各部の信号波形の一例を表す動
作タイム図で、第２図（ａｔはオア回路（９）の出力、
同図（ｂｌは計時器（１１）の出力、同図（ｃｌはリセ
ット検出器（８）の出力、同図（ｄ）はオア回路（１３
）の出力、同図（ｅｌはフリップフロップ（１４）の出
力を示す。Ｄ工、Ｄ２ｉｆそれぞれ計時器（１１）。

（１５）の遅延時間であり、それぞれ第１．第２の所定
時間という。システム・リセット・スイッチ（１）が操
作されたことがリセット検出器（８）により検出される
と、リセット検出器（８）は第２図（ｃｌに示す矩形波
の信号を送出する。このとき、すなわちｔ２　　時点で
アオ回路（９）の出力が論理「０」であれば、すなわち
データ転送ストローブ信号線（５）上に信号が存在して
いなければリセット検出器（８）の出力はアンド回路（
１０）　を通過しオア回路（１３）に入力される。また
ｔ２　時点′でオア回路（９）の出力（第２図（ａ））
も計時器（１１）の出力（第２図（ｂ））も共に論理「
１」であれば、リセット検出器（８）の出力はアンド回
路（１２）を通過してオア回路（１３）に入力される。

第２図に示すようなｔ。、ｔ工、ｔ２　　の関係のとき
はｈ点に到ってアンド回′Ｎｒ（１２）ラリセット検出
器（８）の出力が通過できることになって、オア回路（
１３）の出力は第２図ｆｄｌに示すとおりになる。第２
図（ｄｉに示す波形の立下り点でフリップフロップ（１
４）がセットされ、Ｄ２　　時間の後リセットされる。

第２図ｔｅｌに示す信号がリセット信号線（４）に与え
られ、その信号が論理「１」である間に制御装置（７ａ
）、（７ｂ）、（７ｃ）　　のリセットが行われ、オア
回路（９）の出力は論理「０」となる。

以上のように、システム・リセット・スイッチ（１）の
操作が検出された時点においてデータ転送ストローブ信
号のうちのいずれかが論理「１」であれば、そのデータ
転送ストローブ信号は少くともＤ　時間の間論理「１」
であることを許され、その前に強制的にリセットされる
ことはない−この００時間の確保によって、システム・
リセットの前にすませて置くことが必要なデータ転送を
完了しておくことができる。

また、フリップフロップ（１４）の出力が「１」である
期間内にいずれかの制御装置がデータ転送ストローブ信
号線（５）上にデータ転送ストローブ信号を送出しオア
回路（９）の出力論理が「１」になっても、これによっ
て７リツプフロツプ（１４）の出力は何等の影響を受け
ない。

なお以上は、システム・リセット・スイッチ（１）１個
に対しフリップ７０ツブを１個持つリセット制御装置（
１６）について説明したが、この発明はこれに限らず、
複数個のシステム・リセット・スイッチを持ってもよい
し、複数個のフリップフロップを持ってもよい。

〔発明の効果〕

以上のようにこの発明によれば、システム・リセット・
スイッチの操作時点で、データ転送ストローブ信号が送
出されており、かつそのデータ転送ストローブ信号の送
出開始点から第１の所定時間Ｄ　が未経過である場合は
Ｄ□時間経過後、オ２の所定時間Ｌ）２　　の間継続す
るシステム・リセット信号全送出するようにし友ので、
システム・リセット前に転送を完了する必要のあるデー
タの転送時間を確保することができ、かつシステム・リ
セットを確実に実行することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図の回路の各部の信号を示す動作タイム図、第３
図は従来の装置を示すブロック図である。（１）はシステム・リセット・スイッチ、（４）はリセ
ット信号線、（５）はデータ転送ストローブ信号、（８
）はリセット検出器、（９）はオア回路、（１０）　、
　（１２）　、　（１３）Ｆｉアゲート置、（１４）は
フリップフロップである。尚、各図中同一符号は同−又は相当部分を示す。

Claims

【特許請求の範囲】計算機のシステム・リセットを制御するリセット制御装
置において、システム・リセット・スイッチの操作を検出してその検
出時点から所定の時間幅の間論理「１」の信号を送出す
るリセット検出器、複数のデータ転送ストローブ信号線上のいずれかのデー
タ転送ストローブ信号が有意であるときに論理「１」の
信号を出力するオア回路、このオア回路の出力が論理「０」のとき及び上記出力が
論理「１」であってかつ論理「１」である期間が第１の
所定時間Ｄ＿１を経過済みのとき、上記リセット検出器
の出力を通過させるゲート装置、上記リセット検出器の
出力が上記ゲート装置を通過する開始点から第２の所定
時間Ｄ＿２の間継続するシステム・リセット信号を発生
する手段を備えたことを特徴とするリセット制御装置。