JPS6169213A - 電流スイツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電界効果トランジスタを用いた電流スイッチ回
路に関するものであり、特に高粘度を要求されるアナロ
グ電流の正確でかつ高速な電流スイッチ回路１こ関する
ものである。

第１図は差動型電流スイッチ回続の従来例である。２は
電流源であり、この電流源２の電流が電流スイッチ１に
より制御端子６への制御信号に依存して出力端子７又は
８より出力され、出方状態にない端子はオフ状態となる
。電流スイッチＩはソースが共通接続された電界効果ト
ランジスタ（以下ＥＴＴと略す）９．１０より構成され
、ゲート接地ＥＥＴ９のゲートは、電源電圧を用いて所
定；δ、７圧を発生する電圧源３（この電圧源は任意の
、ハ゛イ′アス電圧発生回路でかまわない。）の出方に
よりバイアスされ、ソース共通接続点は端子４を介して
電流源２の出力へ接続されている。スイッチＦＥＴ１０
のゲートは制御端子６へ接続され、ゲート接地ＦＥＴ９
のドレインは第１の出力端子７へ接続され、スイッチＦ
ＥＴ１０のドレインは第２の出力端子８へ接続されてい
る。この第２の出力端子８からはＦＥＴ１０のゲート電
圧が大振幅し高精度な出力電流が得られないため通常電
源端子等の任意の電流吸収部へ接続されている。しかし
ながら特１こ高精度を必要としない場合にはこの従来例
は端子６に供給されるパルス状の制御信号に依存して端
子７．８から相補的な出力電流の得られる電流スイッチ
として動作する。

端子６に供給される制御信号のレベルが低く、ＦＥＴ１
０がオフしＦＥＴ９がオンし、出力端子７から電流出力
の得られるスイッチの“閉状態＃１こ於いて、電流源２
はＦＥＴ９とほぼ等価なＦＥＴであ’　　　　　−ｚＭ
’ｙ’　−ｈｂｉ−７ｉ（Ｄ’ＦｌＦｆＡ！ｔ＜イア７
−ｃｓｔＬ’Ｔ：イ６Ｆ）′ｌ′ 示す概略回路で近似する事が出来る。すｌ；わち、ＦＥ
Ｔｇは電流源ｉ、と出力インピーダンスｒ、との並列回
路として表わされ、電流源２は前述のようにＦＥＴｇと
ほぼ等価なＦＥＴで構成されているので、これは電流源
１．と出力インピーダンスｒ。との並列回路で表わされ
、ＦＥＴｇおよび電流源２の全体の等価回路はこれら二
つの並列回路の直列接続で示される。

ここで、第１図に示した従来例において出力端□　子７
の電圧Ｖ、が△Ｖ、だけ変化すること１こよって生じる
出力電流工、の変化ｎ△Ｉ、について考察しよう。端子
７の電圧が△Ｖ、だけ変化すると、端子４の電圧Ｖ、が
△ｖ４だけ変化することは明らかである。電圧源３から
供給されるＦＥＴｇのゲートバイアスは一定であるとす
ると、端子４の電圧Ｖ、の正の方向への変化はＦＩＴｇ
のゲート・ソース間電圧を小さくして電流源ｉ、の電流
を少なくするように変化させるから、電流源ｉ、の電流
はｇｍ・（−△Ｖ４　）だけ変の変化量と同じであるか
ら、 △Ｉ、＝（△ｖ７−△Ｖ、　）　／　ｒ６　＋　ｇｍ　
・（−△Ｖｎ　）＝（△Ｖ、−△Ｖ、　）　／　ｒ６−
’ｇｍ・△Ｖ、　　　　　（１）となる。出力電流の変
化量△１．ｒは電流源ｉ、と出力インピーダンスｒ０と
の並列回路に流れる電流の変化量とも同じになる。電流
源２を構成するＦＥＴのゲートバイアスは一定であり、
またそのソースはグランドに供給されているから、電流
源ｉ、の電流は実質的に変化しない。したがって、電流
変化量△Ｉ、は △Ｖ。

△Ｉ、　＝　−［２＋ ｒ。

とも表わせる。（２）式から△Ｖ、を求めてこれを（１
）式に代入すると、 の電圧振幅（変動）に対して出力電流の変動率は０、０
０６％／Ｖであった。端子７の電圧振幅をＩＯＶまで許
容した場合の電流Ｉ７の変動は０．０６％となり、１０
ビット以上の高精度のＤ／Ａ変換器へはこの従来回路は
適用できない。１０ビツトのＤ／Ａ変換器では概略０．
０５％以下までの電流値変動が許容される。

（３）式から、この回路の出力コンダクタンスはとなり
、また出力インピーダンスは、 となる。

さらに、この従来例では、電源電圧のほかにこの電源電
圧から所定のバイアス電圧を発生する電圧源３としての
バイアス回路を必要とし、このノくイアス回路は外部か
ら供給される独立の電圧源でも良−八μ又は集積回路内
部に形成される１＜イアス電圧供給回路であってもかま
わないか、いずれにしても付加回路手段を必要としてい
る。

本発明の目的はスイッチオン状態において電流出力端子
の電圧変動に対する出力電流の変動を抑えて安定化され
た出力電流を発生する電流スイッチ回路を提供すること
にある。

本発明の他の目的は、付加的なバイアス電圧Ｕを必要と
せずに高性能な電流スイッチ回路を達成する事にあり、
さらに電界効果型トランジスタによるモノリシック集積
回路で構成するに適した電流スイッチ回路を提供するこ
とにある。

本発明は、第１および第２の電流出力端、第１の電流出
力端と電流源との間に接続された第１の電界効果トラン
ジスタ、第２の電流出力端と電流源との間に接続された
第２の電界効果トランジスタ、信号入力端、この信号入
力端および第１のト、　　　　５ｖ９“″！″ｌａｉ＆
ｏｉ１！＄！帽ｃ＋ｔｔｔ７ｔｔ、を電圧レベルのとき
は第１のトランジスタを遮断状態とし第２の電圧レベル
のときは前記第１接続点を入力とする反転増幅器となる
第１の回路手段、ならびに信号入力端および第２のトラ
ンジスタと電流源との第２接続点にそれぞれ入力部が接
続されるとともに第２のトランジスタのゲートに出力部
が接続され、信号入力部が第２の電圧レベルのときは第
２のトランジスタを遮断状態とし第１の電圧レベルのと
きは前記第２接続点を入力とする反転増幅器となる第２
の回路手段を備えている。

本発明１こおいて、第１および第２の回路手段として論
理集積回路で通常使用されているゲート回路を前述の目
的の高精度電流スイッチに使用することができ、大規模
集積回路（ＬＳＩ）等への適用が容易である事を特長と
している。さらに、第１ＦＥＴと第１の回路手段、第２
ＦＥＴと第２の回路手段の帰還ループによりて第１およ
び第２の出力端からの出力電流は両方とも安定化され、
高精度なモノリシックＩＣ化アナログ回路例えばディジ
タルアナログ変換器の達成を可能ならしめることを特−
長）、している。

第２図囚及び（Ｂ）１こ本発明の基本的構成を示す。

２は電流源であり、その出力は端子４４を介して本発明
の電源スイツチ回路２０へ接続されている。

第２図（４）の構成では電流スイッチはＮチャンネルＦ
ＥＴ２１及び２人力ＮＯＲゲート３０で構成されており
、端子４６への制御信号の有無に応じて電流出力端子４
７より電流源２の出力電流が出力されるか又はこの端子
４７はオフ状態となる。勿論、ＮＯＲゲート３０には電
源電圧が供給されている。ＮＯＲゲート３０の第１の入
力端子３３は端子４６に接続されて制御信号か印加され
、第２の入力端子３２はＦＥＴ２１のソース２２と入力
端子４４の共通接続点へ接続され、ＮＯＲゲート３０の
出力端子３１゛はＦＥＴ２１のゲート２３に接続され、
さらにＦＥＴ２１のドレインは電流出力端子４７へ接続
されている。

今、端子４６への制御信号が高レベルをとると、ＮＯＲ
ゲートａｏｉ出力は、これの第２の入力端子３２のレベ
ルにかかわらず低レベルとなる。し子４７はオフ状態と
なる。逆に、端子４６への制制信号が低レベルとなると
、ＮＯＲゲート３０の出力レベルは第２の入力端子３２
のレベルに依存し、ディジタル的な論理動作で言えば端
子３２が低および高レベルのときはそれぞれ高および低
レベルとなり、したがってＮＯＲゲート３０はインバー
タとみなすことができる。ところが、ＦＥＴ２１とＮＯ
Ｒゲートとが帰還ループを構成しているため、ＮＯＲゲ
ート３０はディジタル的なインツイータとして動作する
のてはｆＬ　＜て、端子３２の電圧変化に応答してその
変化とは反対方向の変化てあってかつその変化を増幅し
た出力を端子３１に発生する反転増幅器として動作し、
しかも、ＦＥＴ２１は帰還バイアスにより導通状態とな
る。すなわち、仮にＦＥＴ２１がカットオフの状態とす
ると、そのソース２２すなわち端子３２のレベルは低レ
ベルをとるので、出力３１は高レベルとなる。したがっ
て、ＦＥＴ２１は導通状態となり、入力端３２（・ノー
ス２２）のレベルが持ち上がる。入力端３２のることに
なり、入力端３２のレベル上昇が抑えられる。このよう
にＦＥＴ２１とゲート３０のツＩ？）還ループによって
ＦＥＴ２１の・ゲートはこれを導通させるレベルであっ
である一定のバイアスレベルに安定化され、結局ＮＯＲ
ゲート３０は端子４６からの制御信号がロウレベルのと
きは反転増幅器として働く。

第２図（ＢｌはＰチャンネルＦＥＴ１２１と２人力ＮＯ
Ｒゲート３０で構成した本発明の電流スイッチであり、
第２図ｆＡｌの回路と同等の動作をする。

勿論、ＮＡＮＤゲート１３０には電源電圧が供給されて
いる。端子１４６への制御信号が高レベルに有る時には
、第２図［Ａｌで説明したようにＮＡＮＤゲ−）１３０
は端子１３２を入力とし、端子１３１を出力とする反転
増幅器として動作し、ＦＥＴ　１２１とＮＡＮＤゲート
１３０とが帰還ループを構成し、〆　　　　　　ＦＥＴ
１３０＋”帰還パフ′″′“・導通状態と“す・端子１
４７より電流が出力される。−万端子１４６への入力が
低レベルに有る時１こはＮＡＮＤゲート１３０の出力は
高レベルとなり帰還路は電気的にしゃ断され、ＦＥＴ１
２１はカットオフ状態となり、よって端子１４７はオフ
状態となる。

第３図は第２図ｆＡｌの構成を相補型ＭＯ８（０ＭＯ８
）集積回路で実現したものである。ＮＯＲゲート３０は
、電源供給端子６１と出力端３１との間に直列接続され
たＰチャンネルＦＥＴ５５．５６と、出力端３１と接地
端子６２との間に並列接続されたＮチ；ンネルＦＥＴ５
３，５４とで構成される。端子４６への制御信号が低レ
ベルの時には、　ＰチャンネルＦＥＴ５５がオンしＮチ
ャンネルＦＥＴ５４がオフするからＮＯＲゲート３０は
、端子３２を入力、端子３１を出力とし、ＦＥＴ５６．
５３でｔｌｉ成される反転増幅器として動作する。すな
わち、前述の帰還バイアス効果によってＦＥＴ５６．５
３が共にオン状態となり、出力端３１の電位はこれらの
導通抵抗の比で決められる。一方、端子４６への制御信
号が高レベルの時には、ＰチャンネルＦＥＴ５５がオフ
し、ＮチャンネルＦＥＴ５４　がオンするから、端子３
２のレベルのいかんにかかわらず出力３１第４図は第２
回置の構成をエンハンスメント・ディプレッション型Ｎ
ＭＯ３（Ｅ／Ｄ　　ＮＭＯ８）集積回路で実現したもの
である。５７は電源端子６１と出力端子３１との間に接
続された負荷ディプレッジランＦＥＴであり、電流源２
もディプレッジ目ンＦＥＴ５０で構成されている。この
実施例に於いても、端子４６への制御信号が高レベル１
ζ有る時には他の入力端子３２のレベルのいかんにかか
わらずＮＯＲゲート３０の出力は低レベルとなりＦＥＴ
２１はカットオフし、−万端子４６への制御信号が低レ
ベルに有る時にはＮＯＲゲート３０は端子３２を人力、
端子３１を出力とする反転増幅器として動作し、ＦＦＪ
Ｔ２１は帰還バイアスされオン状態となり端子４７から
出力電流を取り出す事が出来る。このとき、出力端３１
の電位は、ＦＥＴ５７．５３の導通抵抗比で決められる
。

第５図は本発明の一実施例である。制御端子３４６のレ
ベルが高レベルに有る場合にはＮＯＲゲート３３０の出
力３３１は低レベルとなりＦＥＴ３２１はカットオフす
る。一方インバータ３２５で反転された低レベル信号が
端子３３８に印加されたＮＯＲゲート３３５は反転増幅
器として動作し、ＦＥＴ３２２　は帰還バイアスされオ
ン状態となり、よって端子３４８が出力状態、端子３４
７がオフ状態となる。ミ壌坤制御端子３４６のレベルが
低レベルに有る場合にはＮＯＲゲート３３０が反転増幅
器として動作し、ＦＥＴ３２１は帰還バイアスされオン
状態となる。一方インバーター３２５で反転された高レ
ベル信号が端子３３８に印加されたＮＯＲゲート３３５
の出力は低レベルとなりＦＥＴ３２２はカットオフし、
よって端子３４８がオフ状態、端子３４７が出力状態と
なり相補出力動作がこの実施例により可能となる。

以上説明した通り本発明の電流スイッチ回路は制御回路
として従来から論理集積回路として実施されて来た単純
な論理ゲートを用いて構成されておりモノリシック集積
回路に適した回路手段となっており、さらに帰還バイア
スされるため、電源電圧から所定のバイアス電圧をつく
り出す付加的なバイアス回路を必要としない。

さら１こ本発明の大きな特長は、ＦＥＴ３２１又は３２
２かオン状態に有る時の端子３４７又は３４８から本発
明の電流スイッチ回路を見込む出力インピーダンスが非
常１ζ高く、前述の従来例に比して約１桁の改善が遂さ
れている事である。換言すれば、端子３４７又は３４８
の電圧変化に対する出力電流の変化が従来例に比して極
めて小さくなる。

すなわち、電流源２が前述と同じようにＦＥＴ３２１又
は３２２と同等のＦＥＴで構成されているとすると、Ｆ
ＥＴ　３２１又は３２２が導通状態のときの等価回路は
第１図（ト））で表わされる。ただし、ＦＥＴ３２１又
は３２２のゲートには固定バイアス電圧ではな（て反転
増幅器としてのＮＯＲゲート３３０又は３３５によって
バイアスされている。したがって、反転増幅器のゲイン
を一μ（〉１）とし、出力端子３４７又は３４８の電位
変化△ｖ０にもとづく端ｆ　　　　子３４４の電位変化
をΔｖ１とすると、電流源ｉ・の電流変化は（−μ）・
ｇｍ・（＆ｖ、　）となる。ｇｍはＦＥＴ３２１又は３
２２のトランスコンダクタンスである。

したがって、本発明による回路では、電位変化Δｖｏに
よる出力電流の変化△■ｏは、（１）式、（２）式と同
じようにして次式（６１、＋７）で表わされる。

△Ｉｏ”（△ｖ、−ΔＶｌ　）／ｒｏ＋（−μ）　・ｇ
ｍ（−△Ｖ、）＋６１△Ｉｏ＝Δｖ＋／ｒｏ　　　　　
　　　　　　　　　　ｆ７１（７）式からΔＶ、を求め
て（６）式に代入すると、となる。すなわち、出力端子
３４７又は３４８の電圧変化Δｖ０に対して出力電流の
変化△Ｉｏは１／μ（ｇｒｎ　”　ｒｏ　）ｒｏとなり
、（３）式から明らかなようｉこ従来回路に比べ、ＮＯ
Ｒゲート３３０又は３３５による反転増幅器の効果によ
って出力電流が非常に小さくなり、安定化されている。

（８）式から、この電流スイッチのオン状態での出とな
る。したがって、出力インピーダンスは約μ倍、従来回
路よりも改善されている。すなわち、出力インピーダン
スが高いほど電流源は、電流出力端の電圧変化にかかわ
らず一定の出力電流を発生する定電流源特性を示すので
あるから、本発明の回路は電流スイッチオンの状唇は定
電流特性を示すように出力電流が安定される。

ＮＯＲゲー）３３０又は３３５Ｉこよる反転増幅器のゲ
インμを１０倍以上に取る事が容易である。

本発明者が行なった実験１ζ於いては出力電圧Ｖ。

のＩＯＶ振幅に対して出力電流の変動は０．００３７５
襲であり、変動率は０．０００３７５％／Ｖとなった。

この値は従来例に比して約１６倍の改善が遂されている
。１２ビツトＤ／Ａ変換器での最少ビット（ＬＳＢ）の
値はフルスケール値に対して約０．０２５％であり、Ｉ
ＬＳＢに相当する誤差を許したとしても従来例の出力振
幅は約４Ｖｌこ抑えられるが、本発明の電流スイッチを
用いた場合には約６４Ｖの出力振幅が許容される。

以上説明したｌｅａり本発明の電流スイッチ回路は単純
な構成でモノリシブク集積回路に適した構成となってお
りしかも従来のスイッチより高性能となっ、ており当技
術分野特にアナログ電流スイッチ回路、Ａ／Ｄ　、Ｄ／
Ａ変換回路等の発展に大きく寄与するものである。

【図面の簡単な説明】

第１図囚、（Ｂ）は従来の電流スイッチ回路を示す図お
よび電流源の等価回路図、第２図囚、（Ｂ）はそれぞれ
本発明の原理構成を示す図、第３図およびΦ 第４図は第２図（５）および（Ｂｌの回路図、第５図は
丈施例を示す回路図である。 ２・・・・・・電流源、３・・・・・・外部バイアス源
、２０・・・・・・本発明の電流スイッチ。 代理人　弁理士　　内　原　　　晋 輩　ｌ　日 第　２ｇ 第　４　図 ｊ

Claims (1)

【特許請求の範囲】
1. 第１および第２の電流出力端、前記第１の電流出力端と
   電流源との間に接続された第１の電界効果トランジスタ
   、前記第２の電流出力端と前記電流源との間に接続され
   た第２の電界効果トランジスタ、信号入力端、この信号
   入力端および前記第１のトランジスタと前記電流源との
   第１の接続点にそれぞれ入力部が接続されるとともに前
   記第１のトランジスタのゲートに出力部が接続され、前
   記信号入力端が第１の電圧レベルのときは前記第１のト
   ランジスタを遮断状態とし第２の電圧レベルのときは前
   記第１の接続点を入力とする反転増幅器となる第１の回
   路手段、ならびに前記信号入力端および前記第２のトラ
   ンジスタと前記電流源との第２の接続点にそれぞれ入力
   部が接続されるとともに前記第２のトランジスタのゲー
   トに出力部が接続され、前記信号入力端が前記第２の電
   圧レベルのときは前記第２のトランジスタを遮断状態と
   し前記第１の電圧レベルのときは前記第２の接続点を入
   力とする反転増幅器となる第２の回路手段を備えたこと
   を特徴とする電流スイッチ回路。