JPS6174367A - ヘテロ接合バイポ−ラトランジスタ - Google Patents
ヘテロ接合バイポ−ラトランジスタInfo
- Publication number
- JPS6174367A JPS6174367A JP59197141A JP19714184A JPS6174367A JP S6174367 A JPS6174367 A JP S6174367A JP 59197141 A JP59197141 A JP 59197141A JP 19714184 A JP19714184 A JP 19714184A JP S6174367 A JPS6174367 A JP S6174367A
- Authority
- JP
- Japan
- Prior art keywords
- base
- region
- emitter
- bipolar transistor
- heterojunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は超高周波回路等に用いられる高周波トランジス
タ、とりわけヘテロ接合バイポーラトランジスタに関す
るものである。
タ、とりわけヘテロ接合バイポーラトランジスタに関す
るものである。
従来例の構成とその問題点
近年、機器の高速化、高周波化に伴って高周波性能に優
れた化合物半導体トランジスタが種々開発され一部では
実用化されるようになってきた０最近では、ヘテロ接合
バイポーラトランジスタの実現に向けて種々の研究開発
が行なわれるようになってきている。
れた化合物半導体トランジスタが種々開発され一部では
実用化されるようになってきた０最近では、ヘテロ接合
バイポーラトランジスタの実現に向けて種々の研究開発
が行なわれるようになってきている。
以下、図面を参照しながら、上述したような従来のヘテ
ロ接合バイポーラトランジスタ（以下ＨＢＴと称す）に
ついて説明を行う。
ロ接合バイポーラトランジスタ（以下ＨＢＴと称す）に
ついて説明を行う。
第１図は従来のＧａＡｓ とＧａｒＡｌｌｌ−ｘＡｓを
用いたＨＢＴの構造断面図を示すものである。第１図に
おいて１１はｎ” ＧａＡｓ基板、１２はｎ型ＧａＡｓ
ｘビタキシャル層、１３はｐ型ＧａＡｓ エピタキシ
ャル層、１４はｎ型Ｇａ、Ａｊ！１−１ｃＡｓ ｘピタ
キシャル層、１５は絶縁膜、１６はエミッタ電極、１７
はベース電極である。
用いたＨＢＴの構造断面図を示すものである。第１図に
おいて１１はｎ” ＧａＡｓ基板、１２はｎ型ＧａＡｓ
ｘビタキシャル層、１３はｐ型ＧａＡｓ エピタキシ
ャル層、１４はｎ型Ｇａ、Ａｊ！１−１ｃＡｓ ｘピタ
キシャル層、１５は絶縁膜、１６はエミッタ電極、１７
はベース電極である。
以上のように構成されたＨＢＴについて以下その動作に
ついて説明する。
ついて説明する。
まず、ベース電極１７をエミッタ電極１６に対して電位
が正になるように外部電圧を印加するとエミッタ領域１
４からベース領域１３を通過してコレクタ領域１２に亀
子が注入されて行く。すなわち、ベースとエミッタの電
位差に応じて電子がエミッタからコレクタ、また電流は
コレクタからエミッタに流れる。この時に流れるベース
電流は小さく設計されており、電流増幅作用が得られる
。
が正になるように外部電圧を印加するとエミッタ領域１
４からベース領域１３を通過してコレクタ領域１２に亀
子が注入されて行く。すなわち、ベースとエミッタの電
位差に応じて電子がエミッタからコレクタ、また電流は
コレクタからエミッタに流れる。この時に流れるベース
電流は小さく設計されており、電流増幅作用が得られる
。
しかしながら、上記のような構成では、エミッタ領域を
形成するのに、連続的にエピタキシャル成長した基板を
メサ・エツチングすることにより他素子との分離を図る
とともに、底部でベース電極を作製するという方法をと
っている。このような構成では表面に大きな段差が形成
され表面上の配線を多く必要とする集積化を妨げる大き
な原因となっている。
形成するのに、連続的にエピタキシャル成長した基板を
メサ・エツチングすることにより他素子との分離を図る
とともに、底部でベース電極を作製するという方法をと
っている。このような構成では表面に大きな段差が形成
され表面上の配線を多く必要とする集積化を妨げる大き
な原因となっている。
発明の目的
本発明は上記欠点に鑑み、表面平担化すなわちＨＢＴの
集積化を容易にするヘテロ接合バイポーラトランジスタ
を提供するものである。
集積化を容易にするヘテロ接合バイポーラトランジスタ
を提供するものである。
発明の構成
この目的を達成するために本発明のヘテロ接合バイポー
ラトランジスタはベース領域内にベースとヘテロ接合を
形成するエミッタ領域を有する構成となっている。
ラトランジスタはベース領域内にベースとヘテロ接合を
形成するエミッタ領域を有する構成となっている。
この構成によって表面の平担化が実現され１表面での配
線が容易になりしたがって集積化が容易になる。
線が容易になりしたがって集積化が容易になる。
実施例の説明
以下本発明の一実施例について図面を参照しながら説明
する。第２図は本発明第一の実施例におけるヘテロ接合
バイポーラトランジスタの構造断面図を示したものであ
る。第２図において、２１は高濃度ｎ形ＧａＡｓ基板、
２２はｎ形ＧａＡｓエピタキシャル層、２３はｐ形Ｇａ
Ａｓエピタキシャル層、２４は選択的に成長させたｎ形
Ｇａ！ＡＪ１１−ｘＡ８エピタキシャル層、２５は絶縁
膜、２６はエミッタ電極、２７はベース電極である。
する。第２図は本発明第一の実施例におけるヘテロ接合
バイポーラトランジスタの構造断面図を示したものであ
る。第２図において、２１は高濃度ｎ形ＧａＡｓ基板、
２２はｎ形ＧａＡｓエピタキシャル層、２３はｐ形Ｇａ
Ａｓエピタキシャル層、２４は選択的に成長させたｎ形
Ｇａ！ＡＪ１１−ｘＡ８エピタキシャル層、２５は絶縁
膜、２６はエミッタ電極、２７はベース電極である。
以上のように構成されたＨＢＴの製作方法を以下に説明
する。まず、（１ｏｏ）面を有する高濃度（ＮＤ＝ １
０ ”ｃｒｎ−’ ）♂形ＧａＡａ基板２１上にバッフ
ァ層となるｎ形で不純物濃度が’：： １０” ５ｃｍ
−’程度のＧａＡｓ層２２をエピタキシャル成長し、次
に連続してｐ形で不純物濃度か１０１７〜１０’ ”ｃ
ｍ−３程度のＧａＡｓ層２３をエピタキシャル成長する
。この後に、エミッタ領゛域となる部分のｐ形ＧａＡｓ
層２３をエツチング除去する。この時、未エツチング部
分がベース領域となるため、エツチング深さは適切に設
計する必要がある。次に、気相エピタキシャル成長法等
を用いて、前記エツチング部分を埋めるようにｎ形のＧ
ａｘＭ１１＾Ｓ領域２４を選択的に成長する。もしこの
時に、エミッタ領域外にＧａ工ＡＭ１−エＡｓが成長し
ていたら、それらを除去しておく必要がある。
する。まず、（１ｏｏ）面を有する高濃度（ＮＤ＝ １
０ ”ｃｒｎ−’ ）♂形ＧａＡａ基板２１上にバッフ
ァ層となるｎ形で不純物濃度が’：： １０” ５ｃｍ
−’程度のＧａＡｓ層２２をエピタキシャル成長し、次
に連続してｐ形で不純物濃度か１０１７〜１０’ ”ｃ
ｍ−３程度のＧａＡｓ層２３をエピタキシャル成長する
。この後に、エミッタ領゛域となる部分のｐ形ＧａＡｓ
層２３をエツチング除去する。この時、未エツチング部
分がベース領域となるため、エツチング深さは適切に設
計する必要がある。次に、気相エピタキシャル成長法等
を用いて、前記エツチング部分を埋めるようにｎ形のＧ
ａｘＭ１１＾Ｓ領域２４を選択的に成長する。もしこの
時に、エミッタ領域外にＧａ工ＡＭ１−エＡｓが成長し
ていたら、それらを除去しておく必要がある。
最後にエミッタ電極２６とベース電極２了をそれぞれＡ
ｕａＧｅとＣｒ／Ａｕの蒸着、熱処理によって作製する
。
ｕａＧｅとＣｒ／Ａｕの蒸着、熱処理によって作製する
。
以下、本発明の第２の実施例について、図面を参照しな
がら説明する。
がら説明する。
第３図は、本発明の第２の実施例におけるヘテロ接合バ
イポーラトランジスタの断面図を示す６のである。同図
において、２１は高澁度ｎ形ＧａＡｓ基板、２２はｎ形
ＧａＡｓ層、２３はｐ形ＧａＡｓ層、２４はｎ形Ｇａ
ｘＡｎ １．、、ｘＡｓ層、２５は絶縁膜、２６はエミ
ッタ電極、２７はベース電極で、以上は第２図の構成と
同様なものである。第２図の構成と異なるのは、ｎ形Ｇ
ａ！Ａｎ１−、Ａｓ層２４の側壁が絶縁膜２８を介して
ベース領域となるｐ形ＧａＡｓ層と接している点である
。以上のように構成されたヘテロ接合がバイポーラトラ
ンジスタは、ｐ形ＧａＡｓ ）３２３をエツチングして
エミッタ領域となる部分を除去した後、エツチング側面
にのみ酸化膜等の絶縁膜を形成し、次いで、エツチング
部分を埋めるようにｎ形Ｇａ Ｊｎ １−エＡｓ領域２
４を選択的に成長して製作することができる。この構成
によれば、（ｆｉｌｌ 壁絶縁膜が存在するためにエミ
ッタとベースとの接合は底面にしか形成されず、したが
って、ベース・エミッタ間の入力容電の低減が図れる。
イポーラトランジスタの断面図を示す６のである。同図
において、２１は高澁度ｎ形ＧａＡｓ基板、２２はｎ形
ＧａＡｓ層、２３はｐ形ＧａＡｓ層、２４はｎ形Ｇａ
ｘＡｎ １．、、ｘＡｓ層、２５は絶縁膜、２６はエミ
ッタ電極、２７はベース電極で、以上は第２図の構成と
同様なものである。第２図の構成と異なるのは、ｎ形Ｇ
ａ！Ａｎ１−、Ａｓ層２４の側壁が絶縁膜２８を介して
ベース領域となるｐ形ＧａＡｓ層と接している点である
。以上のように構成されたヘテロ接合がバイポーラトラ
ンジスタは、ｐ形ＧａＡｓ ）３２３をエツチングして
エミッタ領域となる部分を除去した後、エツチング側面
にのみ酸化膜等の絶縁膜を形成し、次いで、エツチング
部分を埋めるようにｎ形Ｇａ Ｊｎ １−エＡｓ領域２
４を選択的に成長して製作することができる。この構成
によれば、（ｆｉｌｌ 壁絶縁膜が存在するためにエミ
ッタとベースとの接合は底面にしか形成されず、したが
って、ベース・エミッタ間の入力容電の低減が図れる。
以上のように、本実施例によれば、ベースとヘテロ接合
を形成するエミッタをベース領域内に埋込むことにより
、集積化に重要な平担化を実現することができる。
を形成するエミッタをベース領域内に埋込むことにより
、集積化に重要な平担化を実現することができる。
発明の効果
以上のように本発明は、ベース領域内の一部にベースと
ヘテロ接合を形成するエミッタ領域を設けることにより
、集積化に重要な表面平担化を実現することができ、そ
の実用的効果は極めて大きい０
ヘテロ接合を形成するエミッタ領域を設けることにより
、集積化に重要な表面平担化を実現することができ、そ
の実用的効果は極めて大きい０
第１図は従来のヘテロ接合バイポーラトランジスタの構
造断面図、第２図は本発明の第一の実施例におけるペテ
ロ接合バイポーラトランジスタの構造断面図、第３図は
本発明の第二の実施例におけるペテロ接合バイポーラト
ランジスタの構造断面図である。 １１ 、２１ ・・−ｒｘ” ＧａＡｓ基板、１２ 、
２２−＝＝ｎ 形ＧａＡｓエピタキシャル層、１３．２
３・・・・・・ｐ形ＧａＡｓ エピタキシャル層、１４
．２４・・・・・・ｎ形Ｇ＆工、駐、−エＡｓ層、１５
．２５・・・・・・絶縁膜、１６゜２６・・・・・・Ｃ
ｒ ／Ａ ｕ蒸着膜、１７．２７・・・・・・Ａｕ・Ｇ
ｏ電極、２８・・・・−・側壁絶縁膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 第２図
造断面図、第２図は本発明の第一の実施例におけるペテ
ロ接合バイポーラトランジスタの構造断面図、第３図は
本発明の第二の実施例におけるペテロ接合バイポーラト
ランジスタの構造断面図である。 １１ 、２１ ・・−ｒｘ” ＧａＡｓ基板、１２ 、
２２−＝＝ｎ 形ＧａＡｓエピタキシャル層、１３．２
３・・・・・・ｐ形ＧａＡｓ エピタキシャル層、１４
．２４・・・・・・ｎ形Ｇ＆工、駐、−エＡｓ層、１５
．２５・・・・・・絶縁膜、１６゜２６・・・・・・Ｃ
ｒ ／Ａ ｕ蒸着膜、１７．２７・・・・・・Ａｕ・Ｇ
ｏ電極、２８・・・・−・側壁絶縁膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 第２図
Claims (2)
- （１）ベース領域内の一部分に前記ベース領域とヘテロ
接合を形成するエミッタ領域が形成されていることを特
徴とするヘテロ接合バイポーラトランジスタ。 - （２）エミッタ領域の側面が絶縁膜を介してベース領域
と接していることを特徴とする特許請求の範囲第１項記
載のヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59197141A JPS6174367A (ja) | 1984-09-20 | 1984-09-20 | ヘテロ接合バイポ−ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59197141A JPS6174367A (ja) | 1984-09-20 | 1984-09-20 | ヘテロ接合バイポ−ラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6174367A true JPS6174367A (ja) | 1986-04-16 |
Family
ID=16369439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59197141A Pending JPS6174367A (ja) | 1984-09-20 | 1984-09-20 | ヘテロ接合バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6174367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS636877A (ja) * | 1986-06-26 | 1988-01-12 | Sony Corp | ヘテロ接合型バイポ−ラトランジスタの製造方法 |
-
1984
- 1984-09-20 JP JP59197141A patent/JPS6174367A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS636877A (ja) * | 1986-06-26 | 1988-01-12 | Sony Corp | ヘテロ接合型バイポ−ラトランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS636877A (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP2590842B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPS6174367A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| KR910006751B1 (ko) | 반도체 집적회로장치 및 그의 제조방법 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPS63272076A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法並びにそれを用いたメモリセル | |
| JPS63287058A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPS61294857A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0575170B2 (ja) | ||
| JP2580281B2 (ja) | バイポーラトランジスタ素子 | |
| JPS62160760A (ja) | 半導体装置の製造方法 | |
| JPS625658A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS635564A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0577173B2 (ja) | ||
| JPS63250174A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0575169B2 (ja) | ||
| JPH0453108B2 (ja) | ||
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPS61222168A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPS6378571A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH01273353A (ja) | バイポーラトランジスタの製法 | |
| JPH0458705B2 (ja) |