JPS6175437A - 割込み処理方式 - Google Patents
割込み処理方式Info
- Publication number
- JPS6175437A JPS6175437A JP19727784A JP19727784A JPS6175437A JP S6175437 A JPS6175437 A JP S6175437A JP 19727784 A JP19727784 A JP 19727784A JP 19727784 A JP19727784 A JP 19727784A JP S6175437 A JPS6175437 A JP S6175437A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- interruption
- execution mode
- interrupt
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプログラム制御方式のデータ処理装
置における割込み処理方式に関するものである。
置における割込み処理方式に関するものである。
マイクロプログラム制御方式のデータ処理装置は、機械
命令の機能を変更するのにハードウェアを変更せずにマ
イクロプログラムの変更のみで行われ、変更が容易であ
ると云う利点から数多く用いられている。しかも本デー
タ処理装置は、論理回路も簡素化され、信頼性が向上し
ている。
命令の機能を変更するのにハードウェアを変更せずにマ
イクロプログラムの変更のみで行われ、変更が容易であ
ると云う利点から数多く用いられている。しかも本デー
タ処理装置は、論理回路も簡素化され、信頼性が向上し
ている。
データ処理装置は上記マイクロプログラムをコントロー
ル・ストレージに格納している。データ処理装置の運用
効率を向上する上で、マイクロプログラムに対する割込
み処理が効率良く行われることが必要であり、従って効
率のよい割込み処理方式が要望されている。
ル・ストレージに格納している。データ処理装置の運用
効率を向上する上で、マイクロプログラムに対する割込
み処理が効率良く行われることが必要であり、従って効
率のよい割込み処理方式が要望されている。
上記したマイクロプログラム制御のデータ処理装置にお
いて、マイクロプログラムに対して割込みが発生すると
、割込み処理ルーチンの先頭でどの種類の割込み処理を
行うのかを示すフラグをセントする。このフラグによっ
て、現処理の状態を検知することが出来る。
いて、マイクロプログラムに対して割込みが発生すると
、割込み処理ルーチンの先頭でどの種類の割込み処理を
行うのかを示すフラグをセントする。このフラグによっ
て、現処理の状態を検知することが出来る。
この割込み処理を行う際に、他の種類の割込みを禁止し
たい場合には、データ処理装置はマイクロ命令にマスク
ビットを設けるか、マスクレジスタを設けて、そこに禁
止の表示を行っている。又割込みの際の新旧状態情報の
アクセス等は記憶保護の対象外であり、この記憶保護の
対象外のものに対しては、非保護の指示をマイクロプロ
グラムが出して、アクセスを行う必要があった。即ち、
マイクロプログラムは割込み発生の際に保護、非保護を
対応する個所に一々指示する必要があった。
たい場合には、データ処理装置はマイクロ命令にマスク
ビットを設けるか、マスクレジスタを設けて、そこに禁
止の表示を行っている。又割込みの際の新旧状態情報の
アクセス等は記憶保護の対象外であり、この記憶保護の
対象外のものに対しては、非保護の指示をマイクロプロ
グラムが出して、アクセスを行う必要があった。即ち、
マイクロプログラムは割込み発生の際に保護、非保護を
対応する個所に一々指示する必要があった。
上記従来の割込み処理方式は、他の種類の割り込みを禁
止したい場合、−々マイクロプログムがそれぞれの禁止
指示を行っており、マイクプログラム作成が煩雑である
ばかりでな（、マイクロ命令の中にマスクビットや、マ
スクレジスタを必要とする問題があった。
止したい場合、−々マイクロプログムがそれぞれの禁止
指示を行っており、マイクプログラム作成が煩雑である
ばかりでな（、マイクロ命令の中にマスクビットや、マ
スクレジスタを必要とする問題があった。
本発明は、上記問題点を解消したマイクロプログラム制
御のデータ処理装置の効率のよいマイクロプログラムの
割込み処理方式を提供するものである。その手段は、
マイクロプログラムをコントロール・ストレージに格納
してなるデータ処理装置において、該データ処理装置に
複数の割込み実行モードを備え、現モードと割込み発生
時の旧モードとを格納する手段とを設け、割込み発生の
際に前記テーブルの下位の実行モードから上位実行モー
ドの移行を割込みに依って行い、前記上位実行モードか
ら前記下位実行モードの移行は現実行モードによって制
御し、前記旧モードを格納する手段をマイクロプログラ
ムにより読取り可能とした割込み処理方式によってなさ
れる。
御のデータ処理装置の効率のよいマイクロプログラムの
割込み処理方式を提供するものである。その手段は、
マイクロプログラムをコントロール・ストレージに格納
してなるデータ処理装置において、該データ処理装置に
複数の割込み実行モードを備え、現モードと割込み発生
時の旧モードとを格納する手段とを設け、割込み発生の
際に前記テーブルの下位の実行モードから上位実行モー
ドの移行を割込みに依って行い、前記上位実行モードか
ら前記下位実行モードの移行は現実行モードによって制
御し、前記旧モードを格納する手段をマイクロプログラ
ムにより読取り可能とした割込み処理方式によってなさ
れる。
複数の割込み実行モードをデータ処理装置に備え、割り
込み発生の際に、下位レベルの実行モードから上レベル
の実行モードのみ割込みによって行い、旧モードを格納
する手段を読取り可能としたことによってなされる。
込み発生の際に、下位レベルの実行モードから上レベル
の実行モードのみ割込みによって行い、旧モードを格納
する手段を読取り可能としたことによってなされる。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は本発明にかかる割込み処理方式のブロック図、
第２図は本発明のフローチャートである。
第２図は本発明のフローチャートである。
データ処理装置は処理内容に対してそれぞれモードが規
定されている。（モードと処理内容とに付いては後述す
る）現在運用されている実行モードが他のモードに移行
される場合に、現実行モードと旧モードを格納する手段
としてレジスタ１と２とが設けである。即ち、マイクロ
プログラムに対して割込みが発生すると、運用中のモー
ドはレジスタ１から移行され、レジスタ２に保持され、
割込み発生処理内容のモードがレジスタ１に保持される
。
定されている。（モードと処理内容とに付いては後述す
る）現在運用されている実行モードが他のモードに移行
される場合に、現実行モードと旧モードを格納する手段
としてレジスタ１と２とが設けである。即ち、マイクロ
プログラムに対して割込みが発生すると、運用中のモー
ドはレジスタ１から移行され、レジスタ２に保持され、
割込み発生処理内容のモードがレジスタ１に保持される
。
コントロール・ストレージのマイクロプログラムを呼出
すアドレスを保持するアドレスレジスタ３のアドレスで
コントロールストレージ４を検索する。なお、表のレベ
ルは数字の少ない方が高位である。
すアドレスを保持するアドレスレジスタ３のアドレスで
コントロールストレージ４を検索する。なお、表のレベ
ルは数字の少ない方が高位である。
表
割込み原因が存在すると、割込制御部７は、その原因に
より割込むべきモードと現実行モードを比較し、割込む
べきモードが現実行モードより高位の場合割込みは発生
し、現実行モードより低位の場合割込みは発生しない。
より割込むべきモードと現実行モードを比較し、割込む
べきモードが現実行モードより高位の場合割込みは発生
し、現実行モードより低位の場合割込みは発生しない。
割込むべきモードが現実行モードより高位の場合、割込
みは発生し現実行モードレジスタ１の内容は旧モードレ
ジスタ２に移され、現実行モードレジスタ１には新たに
割込むべきモードが入れられる。同時にアドレスレジス
タ３には割込処理の先頭アドレスが入れられる。このよ
うに実行モードのレベルにより割込みを制御しているの
でマスクを必要としない。
みは発生し現実行モードレジスタ１の内容は旧モードレ
ジスタ２に移され、現実行モードレジスタ１には新たに
割込むべきモードが入れられる。同時にアドレスレジス
タ３には割込処理の先頭アドレスが入れられる。このよ
うに実行モードのレベルにより割込みを制御しているの
でマスクを必要としない。
記憶保護等の実行条件は、実行条件制御部８において、
現実行モードを参照し、例えばレベル９の場合保護対象
とし、レベルＯ〜８の場合保護対象としないといったよ
うに制御する。
現実行モードを参照し、例えばレベル９の場合保護対象
とし、レベルＯ〜８の場合保護対象としないといったよ
うに制御する。
この実行条件制御部８を記憶装置で実現する方法を第２
図によって説明する。現実行モードをアドレスとする記
憶装置９を設け、その出力各ビットで記憶保護等の機能
を制御する。記憶装置９の場合電源投入直後、内容が不
定であるためマイクロプログラムで初期設定しなければ
ならないが、必要な場合、その内容をマイクロプログラ
ムで変更し得ると云う柔軟性をも有している。
図によって説明する。現実行モードをアドレスとする記
憶装置９を設け、その出力各ビットで記憶保護等の機能
を制御する。記憶装置９の場合電源投入直後、内容が不
定であるためマイクロプログラムで初期設定しなければ
ならないが、必要な場合、その内容をマイクロプログラ
ムで変更し得ると云う柔軟性をも有している。
なお、実行条件制御部で制御する対象は、記憶保護に限
定されず、レベルに応じて異なった制御を必要とする対
象すべてに通用することができる。
定されず、レベルに応じて異なった制御を必要とする対
象すべてに通用することができる。
以上説明したように本発明によれば、マイクロプログラ
ムに対する割込みに、マスクを必要としないものとなり
効率が向上し、マイクロプログラムの作成が容易になる
と共に、旧モードも保存され、この旧モードはマシンチ
ェック発生の際の原因探求に利用でき、装置の運用障害
を解析する上で利点の多いものとなる。
ムに対する割込みに、マスクを必要としないものとなり
効率が向上し、マイクロプログラムの作成が容易になる
と共に、旧モードも保存され、この旧モードはマシンチ
ェック発生の際の原因探求に利用でき、装置の運用障害
を解析する上で利点の多いものとなる。
第１図は本発明にかかる割込み処理方式のブロック図、
第２図は実行条件を記憶装置により行う場合のブロック
図である。 図において、ｌと２はレジスタ、４はコントロールスト
レージをそれぞれ示す。
図である。 図において、ｌと２はレジスタ、４はコントロールスト
レージをそれぞれ示す。
Claims (2)
- （１）マイクロプログラムをコントロール・ストレージ
に格納してなるデータ処理装置において、該データ処理
装置に複数の割込み実行モードを備えると共に、現モー
ドと割込み発生時の旧モードとを格納する手段とを設け
、割込み発生の際に下位の実行モードから上位実行モー
ドの移行を割込みに依って行い、前記上位実行モードか
ら前記下位実行モードの移行は現実行モードのマイクロ
プログラムによって行い、実行条件を現実行モードによ
って制御することを特徴とする割込み処理方式。 - （２）前記実行条件を現実行モードによって制御する方
法において、現実行モードをアドレスとし、実行条件を
格納する記憶手段を設け、該記憶手段をマイクロプログ
ラムにより初期設定及び変更可能としたことを特徴とす
る特許請求範囲第１項記載の割込み処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19727784A JPS6175437A (ja) | 1984-09-19 | 1984-09-19 | 割込み処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19727784A JPS6175437A (ja) | 1984-09-19 | 1984-09-19 | 割込み処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6175437A true JPS6175437A (ja) | 1986-04-17 |
Family
ID=16371784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19727784A Pending JPS6175437A (ja) | 1984-09-19 | 1984-09-19 | 割込み処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6175437A (ja) |
-
1984
- 1984-09-19 JP JP19727784A patent/JPS6175437A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1200913A (en) | Data processing system with virtual machines | |
| US3328768A (en) | Storage protection systems | |
| US3940744A (en) | Self contained program loading apparatus | |
| KR920003044B1 (ko) | 가상 머신 시스템용의 게스트 머신 실행 제어 시스템 | |
| JPS5911921B2 (ja) | 数値制御装置 | |
| JPS6175437A (ja) | 割込み処理方式 | |
| GB2527643A (en) | Security domain prediction | |
| JPH0646380B2 (ja) | 情報処理装置 | |
| JP3471388B2 (ja) | 補助処理装置 | |
| JPH0585925B2 (ja) | ||
| JPH056280A (ja) | 割り込み制御方式 | |
| JPS6220034A (ja) | プログラム状態語切換制御方式 | |
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| JPH0348954A (ja) | キー記憶制御方式 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS6118224B2 (ja) | ||
| JPS6010342A (ja) | 汎用レジスタのリロ−ド制御方式 | |
| JPS6083149A (ja) | コンピユ−タ | |
| JPH01319863A (ja) | ベクトルマスク制御方式 | |
| JPH0336633A (ja) | 仮想計算機の割り込み直接実行方式 | |
| JPH0721768B2 (ja) | 情報処理装置 | |
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 | |
| JPS62259139A (ja) | マイクロプログラム制御装置 | |
| JPH071478B2 (ja) | マイクロプログラムの制御装置 | |
| JPH0283739A (ja) | 情報処理装置の割込み処理方式 |