JPS6177342A - 多層配線形成法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層配線形成法、さらに詳しく云えば、半導体
装置特に集積回路における多層配線形成法に関する。

〔従来の技術〕

半導体装置、特に集積回路の電極配線は、高集積化に伴
９、多層配線形成法とるようになって来てしる。

従来の、この種半導体装置における多層配線形成法では
次のような工１！をとってμる。すなわち半導体基板上
に、例えばトランジスタ形成済みのシリコン基板上に、
第１層配線！形成し、その後、例えばプラズマＣＶＤ法
によル第１層配Ｉ！を含む基板全面に層間絶縁膜として
Ｓｉ、Ｎ４膜（，９（窒化膜）を形成する。次にスルー
ホール部ある埴はコンタクトホール部のＳｉ、Ｎ４膜を
エツチングによシ取除く。それから、このＳｄ、Ｎ４層
間絶縁展１に第２層配線を形成する。

上記の従来の多層配線形成法によって形成された２層配
線構造は、第１層配線上にＳｔ、Ｎ４膜等の絶縁膜がス
ルーホール部を除き存在し、さらにその上に第２層目の
配線が設けられるものである。

このようにして形成された配線構造では次のような欠陥
が存在した。すなわち、第２層目の配線が第１層目の配
線と交差する箇所では、＃１１層目の配線による段差が
大きいため、その上に上記の絶縁ｌ＠會設けたとき、絶
縁膜に生ずる段差５ｔａｒ、鋭く、段部における第２層
配線が薄くなシ、そのため断線を生じ易−〇 このように、第２層目の配線が断線金生じ易い欠陥を除
去するため、第１層配線によって、上記絶縁膜に生ずる
段差部の平坦化を行い、配線歩留の向上が試みられた。

このために、従来試みられた方法’ｅ＃１２図について
説明する。

第２図（５１）は、半導体基板２１上に全面に、＃１１
層配線用の金属層（第２図（ａ）においては図示せず）
と同一程度の厚さの絶縁膜２２、例えば、５ｉｓＮ４膜
を形成し、第１層の配線全形成する位置にある絶縁ＷＩ
Ａをレジ！「πをマスクにして、例えば（Ｊ４を主成分
とするガス２６を用いてドライエツチングを行なりて除
去した状態における半導体装置基板２１の該当する部分
の断面を示すものである。

この場合、絶縁膜２２の上記のエツチングによって除去
された部分２７は図示の通シ開ロ部も底部も寸法は余シ
変らないがその底部における半導体基板部２８は上記エ
ツチング用ガス２６によシ損傷を受けるおそれがある。

上記の工＠を終了した状態、すなわち、第２図（ωに示
す状態にお―て、配線金属２４ｔ″基板２１上のととも
に除去し、その上に層間絶縁膜２５を形成する。この工
程を終了すると第２図（６）に示す状態となる。

このようにして、絶縁膜２２のエツチングによシ除去し
た部分２７に蒸着された金属２４′のみ残存し、この金
属２４′で第１層の配Ｓを形成することができ、この際
、絶縁膜２２と金属２４′とが残存するためその光面は
平坦となる。その後層間絶縁膜２５を形成し平坦な表面
金得ることができ、この上に断線の生じなφ第２層配ｍ
ｅ形成することができる。

しかし、この形成方法によると、第２図（、）における
エツチング時に、半導体基板２１の光面の第１層配線金
属２４′と接合する部分がイオンによ）ダメージを受け
、その電気的特性を劣化させる欠点かラルそのため電極
部を形成する方法としては適してｉな１゜ この際、このエツチングをダメージの影響の少−化学工
、テ／グ法で行なう場合には、該エツチングは加工精度
が悪く、等方性エツチングとなる。

従って、半導体基板２１０表面を処理して第２図（、）
に示す状態とするために化学エツチングを行えば、この
エツチングによって除去される絶縁膜２２０部分２７は
第２図（４に示すように開口部が底部よシも着しく広く
なる。従って、との工シテング処理終了後、第１層配線
金属２４′を蒸着させたときに該配線金属２４′の周辺
部に溝２７′が形成されるため、この上に絶縁膜２５′
ｆｔ形成した場合、完全には平坦化できず段差２９が残
シ、この上に＃！２層の配ＩｉＩを施すと前記の通ｐ断
線のおそれがある。

〔発明が解決しシうとする問題点〕

本発明は、半導体装置、特に集積回路における従来の技
術による多層配線形成法の、上記の問題点を解決し、特
性が劣化せず、また多層配線におｉて断線の生ずるおそ
れのない多層配線形成法を提供しようとするものである
。

ｃ問題点を解決するための手段〕 本発明による多層配線形成法は、半導体基板上に第１層
配線上ｍを形成する工租と、該第１層配線を形成した上
記基板蚕誓に該第１層配線と同一の程度の厚さの絶縁＊
１−形成する工程と、上記絶縁膜の上記第１層配線上の
部分をレジストパターンをマスクとしてエツチングを行
なって除去して上記絶縁膜を第１層配線に対して平坦化
する工程と。

を含むものであって、この本発明の多層配線形成法によ
って上記の従来技術における問題点を解決し得たのでお
る。

〔実施例〕

以下本発明の一実施例を図面につ９て説明する。

第１図（ω〜０）は本発明による多層配線形成法が実施
される半導体基板の工程順の断面図である。

第１図（Ｇ）におｉて、半導体基板１１上に形成された
第１層配線１２による段差の平坦化を行なうために、第
１層配線１２と同程度の厚さの絶縁膜１３、例えば５４
ｓＮ４膜を形成する。第１図−）は上記の絶縁膜１３の
形成の終了した状１ｍを示す。

次に、絶縁膜（ＥｔＨＮ４膜）１５の第１層配線１２の
上に存在する部分１５′を選択的に除去して、光面を平
坦化するために、該絶縁膜１５の第１層配線１２上の部
分１５′を除いた部分１５〃にレジストパターン１４を
形成する。上記の工程を終了した状態を第１図（６）に
示す。

上記の工程におりて、レジストパターン１４ヲ第１層配
線１２に対して高い合せ精度で形成する必要がおるが、
パターンの形成に±０．１μ毒の高い精度の位置合せが
可能な、例えば公知の縮小投影電光装置を用いることに
よシ、上記精度の位置合せは達成できる。

第１図（６）に示された状態にお−て、この後絶縁膜１
３の第１層配線１２上を除く部分１５”に形成された上
記レジストパターン１４″ｆｔマスクトシて、第１層配
＠１２上の絶縁膜１３の部分１５′を、例えばＣＦ４ガ
ス１８を用いてエツチングを行なって除去層間絶縁膜１
５ヲ形成し、絶縁ａｔ六面の平坦化を実現する。第１図
（ｏ）は上記の工程を終了したと右の状態を示す図であ
る。

その後、第１図（ｄ）に示すように、第１層配線１２の
所要個所の上部において、上記層間絶縁膜１５にコンタ
クト・ホール（スルーホール）１４をＭ口した後第２層
配線１７を第１層配線１２と同様に形成するが、層間絶
縁膜１５は平坦化され、段差部がないため第２層配線１
７に断線のおそれはなり。

第１層配線１２上に上記した本発明の工程を繰返えし実
施することによ９５層以上のさらに多層の配線形成が可
能でおる。

以上本発明の一実施例について説明したが、本発明は上
記実施例に限定されるものではなく、その技術的範囲内
で種々の変形が可能である。

例えば平坦化に使用する絶縁膜（＃１１図（、）〜（ｄ
）における１３）は８４２Ｎ、膜に限るものではなく、
第１層配線１２と同程度の厚さの絶縁膜であればよく、
無機膜でも有機膜でもよい。さらに、本発明の工程にお
ける絶縁膜１３のエツチングには化学エツチング法める
ｖｈ抹物理エツチング法の−づれを使用してもかまわな
い。

〔発明の効果〕

本発明は上記のように構成されてしるので、半導体装置
特に集積回路における多層配線形成に尚ル、半導体装置
の特性の劣化をまねくことなく、かつ断線のおそれのな
１多層配＊１−形成し得る効　・来がある。

【図面の簡単な説明】 １ｉ１図は本発明の一実施例の、半導体基板の工程順断
面図、第２図乙）　＊　（６）　＋　（ａ）は従来技術
による半導体基板の工程順断面図％１ＩＫ２図（ｄ）は
上記と異る従来技術によル得られる半導体基板断面図で
ある。

Claims (1)

【特許請求の範囲】
1. 　半導体基板上に第１層配線を形成する工程と、該第１
   層配線を形成した上記基板上に該第１層配線と同一の程
   度の厚さの絶縁膜を形成する工程と、上記絶縁膜の上記
   第１層配線上の部分をレジストパターンをマスクとして
   エッチングを行なって除去して上記絶縁膜を第１層配線
   に対して平坦化する工程とを含むことを特徴とする多層
   配線形成法。