JPS6178139A

JPS6178139A - 半導体装置の製造方法

Info

Publication number: JPS6178139A
Application number: JP19949384A
Authority: JP
Inventors: Ikuo Kurachi; 郁生倉知; Kazuhiro Anraku; 安楽　一宏; Tetsuro Yanai; 矢内　鉄朗
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1984-09-26
Filing date: 1984-09-26
Publication date: 1986-04-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明は多層ポリ７リコン構造の半導体装置の製造方
法に関するものである。

（従来の技術）現在、半導体装置においては高集積化が進み、特にＭＯ
８構造のダイナミックＲＡＭ　（以下ＤＲＡＭと略す）
においてはめざましいものがある。ＤＲＡＭの高集積化
をはかるにはセルサイズを縮小すればよく、このため６
４　ｋ　ＤｒＬＡＭ　、　２５６ｋ　ＤＲＡＭ　などに
はＷＤＳキャ・ぐシタの面積あたりの容量を大きくする
ために誘電率の高い窒化膜をダート膜の一部として用い
た窒化膜ｒ−トの多層ポリシリコン構造が用いられてい
る。

この窒化膜ダートの多層ポリノリコン構造の半導体装置
を製造する際、ポリシリコン層間の絶縁膜は下層のポリ
シリコン層を酸化して、この下層のポリシリコン層の上
部をシリコン酸化膜とすることによって形成されている
。

（発明が解決しようとする問題点）しかしながら、このシリコン酸化膜を形成する場合、８
００℃近傍の酸化では膜厚は１０００〜２０００λが得
られるが、耐圧は膜厚が厚いほど劣化する。

また、１０００℃近傍の酸化では耐圧は２０Ｖ前後であ
り、高いが、膜厚は６００〜８００Ｘのように薄くなる
。酸化膜の膜厚が薄いと寄生容量が大きくなり、メモリ
の動作速度か制限される欠点がある。

この発明では膜厚が厚く、シかも耐圧が高いシリコン酸
化膜を有する半導体装置の製造方法を提供することにあ
る。

（問題点を解決するだめの手段）この発明ではシリコン酸化膜を形成するときの酸化雰囲
気を不活性ガスで希釈した水蒸気雰囲気または減圧した
水蒸気雰囲気で行なう。

（作用）酸化剤である水蒸気を希釈まだは減圧したことによる作
用は明らかではないが、これにより酸化速度が遅くなる
ので、膜厚が厚く、しかも耐圧の高い酸１ヒ膜が得られ
るのではないかと思われる。

（実施例）第１図（ａ）〜（ｇ）はこの発明の一実施例を説明する
工程断面図である。この実施例は高濃度不純物を含む窒
化膜り−トの多層ポリシリコン構造のＭｏＳ半導体装置
の製造方法である。

まず、第１図（、）に示すようにシリコン単結晶基板（
以下単に基板と称す）ｌ上に、通常の選択酸化法によっ
てフィールド酸化膜２を６０００久に形成し、アクティ
ブ領域３に基板１の表面を熱酸化することによって第１
のデート酸化膜４を１００〜２００Ｘに形成する。

次に第１図（ｂ）に示すように第１のケ゛−ト酸化膜４
の容量を大きくするため、高誘電体であるシリコン窒化
膜５を１００〜２００Ｘの厚さで全面に形成する。

この／リコン窒化膜５上に第１のポリシリコン膜６を３
０００〜４０００Ｘの厚さで全ｆに形成し、このポリシ
リコン膜６に導電性をもたせ、かつ低抵抗にするために
、リンなどの不純物を熱拡散法あるいはイオン注入法を
用いて３Ｘ１０　α　〜６　Ｘ　１０２３０−５程度の
高濃度に導入する。（第１図（Ｃ））続いて、第１図（
ｄ）に示すように第１のダート電極および配線となる部
分以外の第１のポリシリコン膜６をホトリソグラフィー
によってエツチング除去する。さらに残った第１のポリ
７リコ／膜６゛をマスクとしてシリコン窒化膜５、ケ゛
−ト酸化膜４をエツチング除去して基板１を露出させる
。

次に第１図（ｅ）に示すように基板１０表面および第１
のポリシリコン膜６をたとえば酸化温度９００℃。

０□：Ｎ２：Ｎ２＝１　：　１　：　ｌの雰囲気で１０
数分間酸化することにより、基板ｌの表面には膜厚２０
０〜４００Ｘの第２のケ′−ト酸化膜８が、第１のポリ
シリコン膜６の上には後述する第２のポリシリコン膜９
に対する層間絶縁膜７が膜厚８００〜１５００Ｘに形成
される。

この後全面に第２のポリシリコン膜９を膜厚３０００〜
４０００ｋに形成する。（第１図（ｆ））次に第１図（
ｇ）　Ｋ示すように第２のぼりシリコン膜すを・ぐター
ニングして基板１を露出させ、この露出した基板ノに熱
拡散法あるいはイオン注入法によって不純物を導入し、
拡散層１０を形成する。

最後に、図示しないが、中間絶縁Ｊ摸、配線用金属・や
ターンおよび保護用酸ｆヒ膜を公知の技術により形成し
て、ＭｏＳ半導体装置を完成する。

なお、第１図（ｅ）の工程で、この実施例では酸化雰囲
気をＮ２：０２：Ｎ２＝　に１：１としたが、水蒸気を
希釈しているＮ２はＡｒなど不活性がスなら何でもよい
し、比率はＮ２：０２：Ｎ２＝１　：　１　：　１〜３
ぐらいならばよい。なぜならＮ２．０□二Ｎ２＝１　：
　１　：　３〜だと酸化の着火の際に問題があるからで
ある。

また、同じくこの実部列では酸化雰囲気を水蒸気の希釈
した雰囲気としているが減圧しても同様な効果がある。

このときの減圧した圧力は前述した希釈された水蒸気の
分圧と等しくすればよい。

第２図に従来の酸化法で形成した層間絶縁膜とこの発明
方法により形成した１間絶縁膜との層間耐圧および酸化
膜厚の比較図を示す。

この図において、ａは酸化条件が８５０℃の水蒸気酸化
のものであり、ｂ　ＨＮ２：Ｎ２：Ｏ□＝１：１：１（
流量比）の雰囲気で９００℃で酸化したものであり、Ｃ
は９５０℃の乾燥酸素による酸化によるものである。こ
の３つの条件による酸化において、単結晶シリコン基板
ｌ上のケ゛−ト酸化嘆８０膜厚は３００Ｘと同一である
。

この第２図を見て明らかなように、この発明方法、すな
わちｂによると層間絶縁膜を１００ＯＸ以上に厚くする
ことができ、しかも耐圧は２０Ｖ以上と高いものにする
ことができる。

これに対し、ａに示される８５０℃の水蒸気酸化では膜
厚を厚く形成できるが、膜厚を厚くするにしたがって耐
圧は低下する。（膜圧を厚くするためには、一般に、ポ
リシリコンに不純物を高濃度に導入する。）また、９５
０℃による乾燥酸素による酸化ではＣに示すように層間
耐圧は高くすることができるが、膜厚を厚くすることが
できない。

（発明の効果）以上説明したように、この発明によれば、膜厚が厚く、
しかも層間耐圧にすぐれた層間、ｆｅ縁膜を形成するこ
とができる。

さらに、酸化剤である水蒸気を希釈あるいは減圧してい
るため酸化速度が遅くなり、酸化工程における各ウニ・
・−間やクエ・・−内の膜厚分布を均一にすることがで
きるという利点もある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す工程断面図、第２図
は従来方法およびこの発明方法により形成された層間絶
縁膜の層間耐圧と酸化膜圧の比較図である。１・・・シリコン単結晶基板、２・・・フィールド酸化
膜、３・・・アクティブ領域、４・・・第１のダート酸
化膜、５・・・シリコン窒化膜、６・・・第１の一すシ
リコン膜、７・・・層間絶縁膜、８・・・第２のｒ−）
酸化膜、９・・・第２のぼりシリコン膜、１０・・・拡
散層。特許出願人　沖電気工業株式会社５弓り］ン！化ハ灸　　　　　　　１０弓ｚＴＬｔｒＩ
Ｐ占蓄司とＯ−ｏ　　　　Ｑ

Claims

【特許請求の範囲】

（１）半導体基板上に選択的に第１のポリシリコン膜を
形成する工程と、この第１のポリシリコン膜を酸化して
、層間絶縁膜を形成する工程とを含む半導体装置の製造
方法において、前記層間絶縁膜の形成は水蒸気の分圧を
下げた雰囲気で酸化することを特徴とする半導体装置の
製造方法。
（２）減圧することによって前記水蒸気の分圧を下げた
ことを特徴とする特許請求の範囲第１項記載の半導体装
置の製造方法。
（３）不活性ガスで希釈することによって前記水蒸気の
分圧を下げたことを特徴とする特許請求の範囲第１項記
載の半導体装置の製造方法。