JPS617965A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPS617965A JPS617965A JP12972984A JP12972984A JPS617965A JP S617965 A JPS617965 A JP S617965A JP 12972984 A JP12972984 A JP 12972984A JP 12972984 A JP12972984 A JP 12972984A JP S617965 A JPS617965 A JP S617965A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- command
- output command
- command word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル計算機の入出力制御装置に関する
。特に、入出力制御装置での、入出力指令語の実行制御
手段に関する。 ′〔従来の技術〕 入出力制御装置が用いられる系統を第２図に示す。入出
力制御装置２３では中央処理装置２１からの開始指示を
周辺制御装置２４に送出し、また、周辺制御装置２４か
ら送出される指示コードに基づいて主記憶装置２２に格
納された入出力指令語を読み出し実行する。また周辺装
置２５１〜２５３は周辺制御装置２４により制御される
。
。特に、入出力制御装置での、入出力指令語の実行制御
手段に関する。 ′〔従来の技術〕 入出力制御装置が用いられる系統を第２図に示す。入出
力制御装置２３では中央処理装置２１からの開始指示を
周辺制御装置２４に送出し、また、周辺制御装置２４か
ら送出される指示コードに基づいて主記憶装置２２に格
納された入出力指令語を読み出し実行する。また周辺装
置２５１〜２５３は周辺制御装置２４により制御される
。
従来例入出力制御装置では、周辺装置が新規に接続され
ると、−この周辺装置に対応する一連の入 −出
力指令語が主記憶装置２２内に新規に設けられ、また周
辺制御装置２４では、同一の一連の入出力指゛令語の使
用に伴い不要になる入出力指令語に基づく動作を無視す
る手段が必要となり、かつ処理時間を有効にできない欠
点があった。
ると、−この周辺装置に対応する一連の入 −出
力指令語が主記憶装置２２内に新規に設けられ、また周
辺制御装置２４では、同一の一連の入出力指゛令語の使
用に伴い不要になる入出力指令語に基づく動作を無視す
る手段が必要となり、かつ処理時間を有効にできない欠
点があった。
すなわぢ、主記憶装置には第３図に示すように指示フィ
ールドと、フラグフィールドと、カウントフィールドと
、バッファアドレスで構成された形式の一連の入出力指
令語が記憶される。
ールドと、フラグフィールドと、カウントフィールドと
、バッファアドレスで構成された形式の一連の入出力指
令語が記憶される。
さて、この入出力指令語がディスク制御用の入出力指令
語である場合に、第４図に示すように、この入出力指令
語はシーク指令４１と、シークＲＰＳ指令４２と、サー
チ指令４３と、リード指令４４とで構成されていて、特
にシークＲＰＳ指令４２により回転媒体で構成されるデ
ィスク上の所定のシリンダ位置へのヘッド移動が指令さ
れる。この移動動作は一般に長時間を要し、この時間帯
を利用して周辺制御装置２４は他の周辺装置を制御する
ことができる。
語である場合に、第４図に示すように、この入出力指令
語はシーク指令４１と、シークＲＰＳ指令４２と、サー
チ指令４３と、リード指令４４とで構成されていて、特
にシークＲＰＳ指令４２により回転媒体で構成されるデ
ィスク上の所定のシリンダ位置へのヘッド移動が指令さ
れる。この移動動作は一般に長時間を要し、この時間帯
を利用して周辺制御装置２４は他の周辺装置を制御する
ことができる。
しかし、回転媒体を存しない高集積メモリ素子の使用さ
れている電子ディスク装置の出現により、回転媒体を有
する従来形ディスクに要した待ち時間が不要となった。
れている電子ディスク装置の出現により、回転媒体を有
する従来形ディスクに要した待ち時間が不要となった。
また、この電子ディスク装置は従来のディスク装置と同
一形式のソフトウェアで記録動作が実行される。そこで
、電子ディスク装置２５１が従来形ディスク装置２５２
および２５３と共存して用いられると、シーク指令４１
の存在はかえって処理時間を延長させる原因となり、ま
た、一連の入出力指令語を新規に設けると、ソフトウ′
エテ処理を煩雑にさせる欠点があった。
一形式のソフトウェアで記録動作が実行される。そこで
、電子ディスク装置２５１が従来形ディスク装置２５２
および２５３と共存して用いられると、シーク指令４１
の存在はかえって処理時間を延長させる原因となり、ま
た、一連の入出力指令語を新規に設けると、ソフトウ′
エテ処理を煩雑にさせる欠点があった。
本発明は、前述の欠点を除去するもので、同一のソフト
ウェアを利用するが仕様の異なる周辺装置の入出力制御
に対して、同一の一連の入出力指令語が使用されても、
処理時間が有効に利用される入出力制御装置を提供する
ことを目的とする。
ウェアを利用するが仕様の異なる周辺装置の入出力制御
に対して、同一の一連の入出力指令語が使用されても、
処理時間が有効に利用される入出力制御装置を提供する
ことを目的とする。
本発明は、入出力指令語が格納される主記憶装置および
開始指示を生成する中央処理装置とに接続された入出力
制御装置で、前述の問題点を解決するための手段として
、開始指示に含まれる有効指示を記憶する第一の記憶手
段と、開始指示に含まれるビットパターンを記憶する第
二の記憶手段と、入出力指令語を記憶する第三の記憶手
段と、ビットパターンと第三の記憶手段に格納された入
出力指令語に含まれる制御種別を表わす部分とを比較す
る比較手段と、この比較手段の出力に基づいて、第三の
記憶手段に記憶された入出力指令語の実行を禁止してそ
の入出力指令語に続く入出力指令語を実行する実行制御
部とを備えたことを特徴とする。
開始指示を生成する中央処理装置とに接続された入出力
制御装置で、前述の問題点を解決するための手段として
、開始指示に含まれる有効指示を記憶する第一の記憶手
段と、開始指示に含まれるビットパターンを記憶する第
二の記憶手段と、入出力指令語を記憶する第三の記憶手
段と、ビットパターンと第三の記憶手段に格納された入
出力指令語に含まれる制御種別を表わす部分とを比較す
る比較手段と、この比較手段の出力に基づいて、第三の
記憶手段に記憶された入出力指令語の実行を禁止してそ
の入出力指令語に続く入出力指令語を実行する実行制御
部とを備えたことを特徴とする。
中央処理装置で生成される開始指示に含まれた有効指示
が存在するときに、主記憶装置に格納されている入出力
指令語に含まれる制御種別を表わす部分が被比較指令ビ
ットレジスタに格納されている開始指示に含まれたビ・
７トパターンと比較手段で比較されて一致および不一致
のいずれかが検定され、この検定に基づいて、第二の記
憶手段に記憶されている現在の入出力指令語およびこの
入出力指令語に続いて主記憶装置に記憶されている入出
力指令語のいずれかが選択され、この選択された入出力
指令語に基づいて実行制御部にて周辺制御装置に対する
制御が実行される。
が存在するときに、主記憶装置に格納されている入出力
指令語に含まれる制御種別を表わす部分が被比較指令ビ
ットレジスタに格納されている開始指示に含まれたビ・
７トパターンと比較手段で比較されて一致および不一致
のいずれかが検定され、この検定に基づいて、第二の記
憶手段に記憶されている現在の入出力指令語およびこの
入出力指令語に続いて主記憶装置に記憶されている入出
力指令語のいずれかが選択され、この選択された入出力
指令語に基づいて実行制御部にて周辺制御装置に対する
制御が実行される。
以下、本発明実施例装置を図面に基づいて説明する。第
１図はこの実施例装置の構成を示すブロック構成図であ
る。
１図はこの実施例装置の構成を示すブロック構成図であ
る。
まず、この実施例装置の構成を図面に基づいて説明する
。この実施例装置は、被比較指令ビットレジスタ１）お
よび１２と、比較器１６および１７と、有効指示用レジ
スタ１３と、処理中周辺装置番号レジスタ１４と、入出
力指令語レジスタ１５と、論理和素子１８と、論理積素
子１９と、実行制御部２０とを備える。中央処理袋Ｎ２
１からのインタフェイス５２の一部であるインタフェイ
ス５３を介して被比較指令ビットレジスタ１）および１
２の入力に接続され、中央処理装置２１からのインタフ
ェイス５２の一部であるインタフェイス５４を介して有
効指示用Ｌ・ジスタ１３の第一の入力に接続される。処
理中周辺装置番号レジスタ１４の出力は有効指示用レジ
スタＩ３の第二の入力に接続され、主記憶装置２２の出
力はインクフェイス５０を介して入出力指令語レジスタ
１５の人力に接続される。被比較指令ビットレジスタ１
）の出力は比較器１６の一方の入力に接続され、被比較
指令ピントレジスタ１２の出力は比較器１７の第一の入
力に接続され、入出力指令語レジスタ１５の指令フィー
ルド出力は比較器１６および１７の他方の入力に接続さ
れる。比較器１６の出力は論理和素子１８の一方の入力
に接続され、比較器１７の出力は論理和素子１８の他方
の入力に接続される。論理和素子１８の出力は論理積素
子１９の一方の入力に接続され、比較有効指示用レジス
タ１４の出力は論理積素子１９の他方の入力に接続され
、入出力指令語レジスタ１３の全フィールド出力は実行
制御部２０の一方の入力に接続される。論理積素子１９
の出力は実行制御部２０の他方の入力に接続される。実
行制御部２ｏの一方の出力はインタフェイス５０を介し
て主記憶袋Ｎ２２の入力に接続され、実行制御部２ｏの
他方の出力は図示されていない入出力指令語実行部に接
続される。
。この実施例装置は、被比較指令ビットレジスタ１）お
よび１２と、比較器１６および１７と、有効指示用レジ
スタ１３と、処理中周辺装置番号レジスタ１４と、入出
力指令語レジスタ１５と、論理和素子１８と、論理積素
子１９と、実行制御部２０とを備える。中央処理袋Ｎ２
１からのインタフェイス５２の一部であるインタフェイ
ス５３を介して被比較指令ビットレジスタ１）および１
２の入力に接続され、中央処理装置２１からのインタフ
ェイス５２の一部であるインタフェイス５４を介して有
効指示用Ｌ・ジスタ１３の第一の入力に接続される。処
理中周辺装置番号レジスタ１４の出力は有効指示用レジ
スタＩ３の第二の入力に接続され、主記憶装置２２の出
力はインクフェイス５０を介して入出力指令語レジスタ
１５の人力に接続される。被比較指令ビットレジスタ１
）の出力は比較器１６の一方の入力に接続され、被比較
指令ピントレジスタ１２の出力は比較器１７の第一の入
力に接続され、入出力指令語レジスタ１５の指令フィー
ルド出力は比較器１６および１７の他方の入力に接続さ
れる。比較器１６の出力は論理和素子１８の一方の入力
に接続され、比較器１７の出力は論理和素子１８の他方
の入力に接続される。論理和素子１８の出力は論理積素
子１９の一方の入力に接続され、比較有効指示用レジス
タ１４の出力は論理積素子１９の他方の入力に接続され
、入出力指令語レジスタ１３の全フィールド出力は実行
制御部２０の一方の入力に接続される。論理積素子１９
の出力は実行制御部２０の他方の入力に接続される。実
行制御部２ｏの一方の出力はインタフェイス５０を介し
て主記憶袋Ｎ２２の入力に接続され、実行制御部２ｏの
他方の出力は図示されていない入出力指令語実行部に接
続される。
次に、この実施例装置の動作を第１図ないし第４図に基
づいて説明する。
づいて説明する。
この実施例装置による制御にかかわる周辺装置の内の周
辺装置２５１は電子ディスク装置であり、他の周辺装置
２５２および２５３は回転媒体を有するディスク装置で
ある。さて、周辺装置２５１の処理が行われるときには
、論理積素子１９が動作するように有効指示用レジスタ
１３の対応するビット位置にｒｌＪが設定され、またシ
ークＲＰＳ指令４２と同一のビットパターンが被比較指
令ビットレジスタ１）または１２のいずれかに設定され
る。ここで、比較器１６または１７で被比岐指示ビット
レジスタ１）または１２の出力と入出力指令語の指令フ
ィールドとの一致が検出されると、有効状態とこの一致
状態では、実行制御部１６で、この入出力指令語４２に
基づく動作が実行されず、次の入出力指令語であるサー
チ指令４３の読み出しとこの指令に基づく動作が実行さ
れる。
辺装置２５１は電子ディスク装置であり、他の周辺装置
２５２および２５３は回転媒体を有するディスク装置で
ある。さて、周辺装置２５１の処理が行われるときには
、論理積素子１９が動作するように有効指示用レジスタ
１３の対応するビット位置にｒｌＪが設定され、またシ
ークＲＰＳ指令４２と同一のビットパターンが被比較指
令ビットレジスタ１）または１２のいずれかに設定され
る。ここで、比較器１６または１７で被比岐指示ビット
レジスタ１）または１２の出力と入出力指令語の指令フ
ィールドとの一致が検出されると、有効状態とこの一致
状態では、実行制御部１６で、この入出力指令語４２に
基づく動作が実行されず、次の入出力指令語であるサー
チ指令４３の読み出しとこの指令に基づく動作が実行さ
れる。
本発明は、以上説明したように、同一のソフトウェアを
利用するが仕様の異なる周辺装置に対しても、一連の指
令語を変更せずに利用して仕様に一致した制御を行うこ
とができる。したがっ°（、周辺装置制御に要する処理
時間が短縮され、かつソフトウェアが簡単化される効果
がある。
利用するが仕様の異なる周辺装置に対しても、一連の指
令語を変更せずに利用して仕様に一致した制御を行うこ
とができる。したがっ°（、周辺装置制御に要する処理
時間が短縮され、かつソフトウェアが簡単化される効果
がある。
第１図は本発明実施例装置の構成を示すプロ、ツク構成
図。 第２図は実施例装置が用いられる系統の構成を示すブロ
ック構成図。 第３図は実施例装置で用いられる入出力指令語の構成を
示すフレーム構成図。 第４図は実施例装置で用いられるディスク制御用人出力
指令語の構成を示すフレーム構成図。 １）．１２・・・被比較指令ピントレジスタ、１３・・
・有効指示用レジスタ、１４・・・処理中周辺装置番号
レジスタ、１５・・・入出力指令語レジスタ、１６．１
７・・・比較器、１８・・・論理和素子、１９・・・論
理積素子、２０・・・実行制御部、２１・・・中央処理
装置、２２・・・上記憶装置、２Ｘ＋・・・入出力制御
装置、２４・・・周辺制御装置、２５１〜２５３・・・
周辺装置。
図。 第２図は実施例装置が用いられる系統の構成を示すブロ
ック構成図。 第３図は実施例装置で用いられる入出力指令語の構成を
示すフレーム構成図。 第４図は実施例装置で用いられるディスク制御用人出力
指令語の構成を示すフレーム構成図。 １）．１２・・・被比較指令ピントレジスタ、１３・・
・有効指示用レジスタ、１４・・・処理中周辺装置番号
レジスタ、１５・・・入出力指令語レジスタ、１６．１
７・・・比較器、１８・・・論理和素子、１９・・・論
理積素子、２０・・・実行制御部、２１・・・中央処理
装置、２２・・・上記憶装置、２Ｘ＋・・・入出力制御
装置、２４・・・周辺制御装置、２５１〜２５３・・・
周辺装置。
Claims (1)
- （１）入出力指令語が格納される主記憶装置および開始
指示を生成する中央処理装置とに接続された入出力制御
装置において、 上記開始指示に含まれる有効指示を記憶する第一の記憶
手段と、 上記開始指示に含まれるビットパターンを記憶する第二
の記憶手段と、 上記入出力指令語を記憶する第三の記憶手段と、上記ビ
ットパターンと上記第三の記憶手段に格納された入出力
指令語に含まれる制御種別を表わす部分とを比較する比
較手段と、 この比較手段の出力に基づいて、上記第三の記憶手段に
記憶された該当する入出力指令語の実行を禁止して入出
力指令語に続く入出力指令語を実行する実行制御部と を備えたことを特徴とする入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12972984A JPS617965A (ja) | 1984-06-22 | 1984-06-22 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12972984A JPS617965A (ja) | 1984-06-22 | 1984-06-22 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS617965A true JPS617965A (ja) | 1986-01-14 |
Family
ID=15016753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12972984A Pending JPS617965A (ja) | 1984-06-22 | 1984-06-22 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS617965A (ja) |
-
1984
- 1984-06-22 JP JP12972984A patent/JPS617965A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS617965A (ja) | 入出力制御装置 | |
| JPH0377137A (ja) | 情報処理装置 | |
| JPS617966A (ja) | 入出力制御装置 | |
| JPH03184135A (ja) | データ処理装置 | |
| JP3130798B2 (ja) | バス転送装置 | |
| KR930008151B1 (ko) | 디스크 제어장치 | |
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| JPS60105043A (ja) | 情報処理方式 | |
| KR100189927B1 (ko) | 하드 디스크 드라이브 제어장치 및 그 방법 | |
| JPS60160466A (ja) | 階層形シ−ケンス制御装置 | |
| JPS6292038A (ja) | ヒストリメモリ記録制御方式 | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JPH10171670A (ja) | タスク切り替え装置及びタスク切り替えプログラムを記録した媒体 | |
| JPS5941072A (ja) | エラ−リトライ装置 | |
| JPS61208534A (ja) | 半導体デイスク制御方式 | |
| JPS60193047A (ja) | マイクロプログラムのロ−ドチエツク方式 | |
| JPH05274091A (ja) | 磁気テープ装置 | |
| JPH0235664A (ja) | 磁気ディスク制御装置の論理セクタ書込方式 | |
| JPH0283724A (ja) | 情報処理装置 | |
| JPS61175731A (ja) | マイクロプログラム制御方式 | |
| JPH0738157B2 (ja) | レジスタ選択方式 | |
| JPH04241645A (ja) | 実行履歴記憶方式 | |
| JPS6310247A (ja) | トレ−ス回路 | |
| JPS5935264A (ja) | 磁気デイスク装置 | |
| JPS62103876A (ja) | 磁気デイスク装置 |