JPS6180441A - メモリ割当方式 - Google Patents

メモリ割当方式

Info

Publication number
JPS6180441A
JPS6180441A JP20353584A JP20353584A JPS6180441A JP S6180441 A JPS6180441 A JP S6180441A JP 20353584 A JP20353584 A JP 20353584A JP 20353584 A JP20353584 A JP 20353584A JP S6180441 A JPS6180441 A JP S6180441A
Authority
JP
Japan
Prior art keywords
memory
device control
manager
module
control module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20353584A
Other languages
English (en)
Inventor
Masafumi Sakida
崎田 雅史
Satoru Araki
悟 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Usac Electronic Ind Co Ltd
Original Assignee
Usac Electronic Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Usac Electronic Ind Co Ltd filed Critical Usac Electronic Ind Co Ltd
Priority to JP20353584A priority Critical patent/JPS6180441A/ja
Publication of JPS6180441A publication Critical patent/JPS6180441A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デバイス・イニシャライズ時におけるデバイ
ス制御モジュールのメモリ獲得要求に対し、メモリに無
駄な領域を生じることなくメモリ割当てを行い得るよう
になったメモリ割当方式に関するものである。
〔従来技術と問題点〕
従来のデバイス・イニシャライズ処理は、各デバイス制
御モジュールに対し一度であったために、デバイス制御
モジュールからの作業領域獲得要求に対し即時に作業領
域を獲得し、そのアドレスをデバイス制御モジュールに
報告していたので、バウンダリ(境界)による無駄が大
きかった。第4図は従来のメモリ割当方式を示すもので
あって、AないしDはデバイス制御モジュールを示して
いる。デバイス制御モジュールA、B、C,DからA、
B、C,Dの順にメモリ獲得要求があったとすると、最
初にデバイス制御モジュールAのメモリ獲得要求に対し
てメモリ割当てが行われ、次にデバイス制御モジュール
Bのメモリ獲得要求に対してメモリ割当てが行われ、次
にデバイス制御モジュールCのメモリ獲得要求に対して
メモリ割当てが行われ、次にデバイス制御モジュールD
のメモリ獲得要求に対してメモリ割当てが行われる。
このメモリ割当方式によると、斜線に示すような無駄な
領域が生ずる。
〔発明の目的〕
本発明は、上記の考察に基づくものであって、デバイス
・イニシャライズ時におけるデバイス制御モジュールか
らのメモリ獲得要求に対し効率的にメモリ割当てを行う
ようになったメモリ割当方式を提供することを目的とし
ている。
〔目的を達成するための手段〕
そしてそのため、本発明のメモリ割当方式は、複数のデ
バイス制御モジュールが主記憶にローディングされた後
にマネージャによって各デバイス制御モジュールのメモ
リ獲得要求に対するメモリ割当てが行われるメモリ割当
方式であって、上記マネージャは、全てのデバイス制御
モジュールからのメモリ獲得要求を取込んだ後に、これ
らメモリ獲得要求を要求メモリ容量の大きさに従って正
順に並べ、この順序に従ってメモリ獲得要求に対してメ
モリ割当てを行うように構成されていることを特徴とす
るものである。
〔発明の実施例〕
以下、本発明を図面を参照しつつ説明する。第1図は本
発明の1実施例構成を示す図である。第1図において、
AないしDはデバイス制御モジュール、Mはマネージャ
をそれぞれ示している。デバイス制御モジュールAない
しDが主記憶にローディングされた後、マネージャMは
、デバイス制御モジュールAを実行させる。デバイス制
御モジュールAの実行が開始されると、メモリ獲得要求
が発行され、制御がマネージャMに渡される。マネージ
ャMは、デバイス制御モジュールAからのメモリ獲得要
求を所定のテーブルに格納し、デバイス制御モジュール
Bに一制御を渡す。デバイス制御モジュールBの実行が
開始されると、デバイス制御モジュールBからメモリ獲
得要求が発行され、制御がマネージャMに渡される。マ
ネージャMは、デバイス制御モジュールBからのメモリ
獲得要求を所定のテーブルに格納し、デバイス制御モジ
ュールCに制御を渡す。デバイス制御モジュールCは制
御が渡されると、メモリ獲得要求を発行する。
メモリ獲得要求が発行されると、制御がマネージャMに
渡され、マネージャMはデバイス制御モジュールCから
のメモリ獲得要求を所定のテーブルに格納し、デバイス
制御モジュールDに制御を渡す。デバイス制御モジュー
ルDは制御が渡されると、メモリ獲得要求を発行する。
メモリ獲得要求が発行されると、制御がマネージャMに
渡され、マネージャMはデバイス制御モジュールDから
のメモリ獲得要求を所定のテーブルに格納する。なお、
メモリ獲得要求はサブルーチン・コールの形で行われる
。マネージャMは、全てのデバイス制御モジュールから
のメモリ獲得要求を取込むと、メモリ獲得要求を要求メ
モリ容量の大きさに従って正順に並べ、しかる後にメモ
リ割当てを行い、メモリ割当てが完了すると、割当られ
たメモリ領域の先頭アドレスを対応するデバイス制御モ
ジュールに通知する。これは、マネージャMが割当られ
たメモリ領域の先頭アドレスを対応するデバイス制御モ
ジュールの制御ブロックに書込むことによって行われる
第2図は本発明によるメモリ割当処理の流れを示す図で
ある。
■ デバイス制御モジュールA、B、C,Dを主記憶に
ローディングする。
■ マネージャMの制御により、デバイス制御モジュー
ルA、  B、  C,Dがメモリ獲得要求を発行する
■ マネージャMがメモリ獲得要求を覚える。
■ マネージャMがメモリ獲得要求をメモリ容量の大き
さに従って正順に並べ、メモリ割当てを行う。
■ マネージャMがメモリ割当ての結果を各デバイス制
御モジュールに通知する。
■ マネージャMか各デバイス制御モジュールを図であ
る。デバイス制御モジュールA、B、C。
Dの要求するメモリ容量がB、A、D、Cの順であると
仮定すると、デバイス制御モジュールA。
B、  C,Dからのメモリ獲得要求はB、A、D、C
Dの順に並べられ、しかる後にこの順にメモリ割当てが
行われる。
〔発明の効果〕
以上の説明から明らかなように、本発明のによれば、デ
バイス制御モジュールに対して無駄な領域を生ずること
無くメモリ割当てを行うことが出来る。
【図面の簡単な説明】
第1図は本発明の1実施例構成を示す図、第2第4図は
従来のメモリ割当方式を示す図である。 AないしD・・・デバイス制御モジュール、M・・・マ
ネージャ。

Claims (1)

    【特許請求の範囲】
  1. 複数のデバイス制御モジユールが主記憶にローディング
    された後にマネージャによって各デバイス制御モジユー
    ルのメモリ獲得要求に対するメモリ割当てが行われるメ
    モリ割当方式であって、上記マネージャは、全てのデバ
    イス制御モジユールからのメモリ獲得要求を取込んだ後
    に、これらメモリ獲得要求を要求メモリ容量の大きさに
    従って正順に並べ、この順序に従ってメモリ獲得要求に
    対してメモリ割当てを行うように構成されていることを
    特徴とするメモリ割当方式。
JP20353584A 1984-09-28 1984-09-28 メモリ割当方式 Pending JPS6180441A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20353584A JPS6180441A (ja) 1984-09-28 1984-09-28 メモリ割当方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20353584A JPS6180441A (ja) 1984-09-28 1984-09-28 メモリ割当方式

Publications (1)

Publication Number Publication Date
JPS6180441A true JPS6180441A (ja) 1986-04-24

Family

ID=16475758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20353584A Pending JPS6180441A (ja) 1984-09-28 1984-09-28 メモリ割当方式

Country Status (1)

Country Link
JP (1) JPS6180441A (ja)

Similar Documents

Publication Publication Date Title
JPH0926889A (ja) 仮想計算機システム
JPS6180441A (ja) メモリ割当方式
JP2902746B2 (ja) 仮想計算機制御方式
JPH0460843A (ja) マルチプロセッサシステムにおけるタスクスケジュール方式
JPH0251740A (ja) プロセス割当制御方式
JPS594743B2 (ja) マルチプロセツサシステムノセイギヨホウシキ
JPS6340971A (ja) マルチプロセツサ画像処理装置
JPH0743664B2 (ja) 共有記憶領域割当処理方式
JPS62118454A (ja) デ−タ処理装置におけるバツフアリソ−ス管理方式
JPH0126093B2 (ja)
JPS6043756A (ja) メモリ管理方式
JPH10507548A (ja) データ処理システムおよび方法およびこのようなシステムとの通信システム
JP2511012B2 (ja) タスクタ−ミネ−シヨン方式
JPS63236153A (ja) 記憶装置
JPH0340028A (ja) 入出力装置割り付け制御方式
JPH01233575A (ja) 画像処理方法及びその装置
JPS63168762A (ja) マルチプロセツサ起動装置
JPH04111120A (ja) システムコール方式
JPS63118852A (ja) 仮想記憶装置の制御方式
JPH05298271A (ja) 並列処理システム
JPS63178348A (ja) 記憶領域割当処理方式
JPS5885986A (ja) 記憶装置
JPH03231343A (ja) マイクロプロセッサにおけるメモリ空間拡張方式
JPS59111563A (ja) マルチプロセツサの制御方式
JPS63197239A (ja) 仮想プロセツサ制御情報退避格納方式