JPS6180823A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6180823A JPS6180823A JP59201526A JP20152684A JPS6180823A JP S6180823 A JPS6180823 A JP S6180823A JP 59201526 A JP59201526 A JP 59201526A JP 20152684 A JP20152684 A JP 20152684A JP S6180823 A JPS6180823 A JP S6180823A
- Authority
- JP
- Japan
- Prior art keywords
- light
- etching
- wafer
- wavelength
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は光化学反応を利用した半辱本装道の製造方法ｌ
こ関する。
こ関する。
近年、、集積回路は微細化の一途を辿り、最近では最小
パターン寸法が１〜２〔μｍ〕の超ＬＳＩも試作開発さ
れるに至っている。このような政綱加工、例えばエツチ
ングの工程では反応性イオンエッチング（ Ｒｅａｃｔ
ｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ； Ｒ Ｉ Ｅ ）
カ主流の技術であり、また？４膜堆Ｉ４の工程では低温
化プロセスに整合したイオンブレーティング法やプラズ
マＣＶＤ法等が広く用いられている。しかし、これらの
技術はいずれもプラズマを利用したプロセスであり，ゲ
ート醗化膜の破壊現象（吉日。
パターン寸法が１〜２〔μｍ〕の超ＬＳＩも試作開発さ
れるに至っている。このような政綱加工、例えばエツチ
ングの工程では反応性イオンエッチング（ Ｒｅａｃｔ
ｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ； Ｒ Ｉ Ｅ ）
カ主流の技術であり、また？４膜堆Ｉ４の工程では低温
化プロセスに整合したイオンブレーティング法やプラズ
マＣＶＤ法等が広く用いられている。しかし、これらの
技術はいずれもプラズマを利用したプロセスであり，ゲ
ート醗化膜の破壊現象（吉日。
渡辺；第５回ドライプロセスシンポジウム予稿渠。
４気学会，東京，１９８３）４の素子への照射損傷が懸
念され始めているのが現状である。
念され始めているのが現状である。
以上のようなプラズマプロセスに対して荷電粒子を用い
ない無照射損傷のプロセスとして、取返光化学反応を利
用した薄膜堆積、エツチング、不ｄｄ吻拡散等の研究が
盛んに行われている。この光励起プロセスは、現在の他
のプロセスでは困難なマスクレス或いは選択堆積、エツ
チング、不純物ドーピング、酸化等の寅プロセスが可能
であり。
ない無照射損傷のプロセスとして、取返光化学反応を利
用した薄膜堆積、エツチング、不ｄｄ吻拡散等の研究が
盛んに行われている。この光励起プロセスは、現在の他
のプロセスでは困難なマスクレス或いは選択堆積、エツ
チング、不純物ドーピング、酸化等の寅プロセスが可能
であり。
且つ木實的に低温プロセスであるため、将来のサブミク
ロンデバイスの侯逍プロセスにも十分整合すると考えら
れている。
ロンデバイスの侯逍プロセスにも十分整合すると考えら
れている。
この元プロセスにおいても、ｅ、細化の進展に伴い、選
択的に光を照射し、エツチング、堆積、ドーピング等を
行う場合、高分解能を得るためζこきわめて短波長の光
を用いることが考えられる。元プロセスが照射損１１ｙ
Ｊを超さない理由として荷電粒子を用いないことの他に
、光のエネルギーが数ｅＶ以下と非常に低いことがあげ
られる。そのため将来遠紫外、真空紫外あるいはＸ線等
の高エネルギー線を用いた場合には照射損傷の発生が懸
；よされる。
択的に光を照射し、エツチング、堆積、ドーピング等を
行う場合、高分解能を得るためζこきわめて短波長の光
を用いることが考えられる。元プロセスが照射損１１ｙ
Ｊを超さない理由として荷電粒子を用いないことの他に
、光のエネルギーが数ｅＶ以下と非常に低いことがあげ
られる。そのため将来遠紫外、真空紫外あるいはＸ線等
の高エネルギー線を用いた場合には照射損傷の発生が懸
；よされる。
本発明は以上の点に鑑みなされたものでその目的は光を
利用した照射損傷が少なくかつ低温プロセスの半専木装
置の製造方法を提供すること（こある。
利用した照射損傷が少なくかつ低温プロセスの半専木装
置の製造方法を提供すること（こある。
本発明の骨子は光照射により″Ｐ廊本咲１表ｍｌにエツ
チング、堆積等の処理を施した麦の１楓で８００℃以上
の高温アニールが不可能である場合半導体装置表面に照
射される光は波長２ＱＱｎｍ以上の光を用い低温のアニ
ールでは回復しな−い照射損傷を防止することにある。
チング、堆積等の処理を施した麦の１楓で８００℃以上
の高温アニールが不可能である場合半導体装置表面に照
射される光は波長２ＱＱｎｍ以上の光を用い低温のアニ
ールでは回復しな−い照射損傷を防止することにある。
本発明によれば低温アニールでは回復しない高エネルギ
ーフォトンあるいは高エネルギー線に匙因すると考えら
れるシリコン酸化膜中の照射損メ １の発生をなくシ
、半導体プロセスの無照射損μ。
ーフォトンあるいは高エネルギー線に匙因すると考えら
れるシリコン酸化膜中の照射損メ １の発生をなくシ
、半導体プロセスの無照射損μ。
低温プロセス化に望めて有効である。
まず本発明の基礎となった実験結果ζこついて説明する
。近年ＭＯ８，デバイスの高集積化は微細寸法化（こよ
り進めらｎ−一方使用される電源電圧は自足させておき
たいという安望がある。そのためデバイスに加えられる
ｄ気的ストレスは厳しくなり新たな１司榎がン白生じて
くる。その１つにホットエレクトロン効果がある。ざら
ｉこば細化の手段として′−子ビーム、 Ｘ 、ｈｊ（
リングラフィ、ドライプロセスがありこれらに含まれる
高エネルギー粒子は酸化膜に損傷を与えホットエレクト
ロン注入に伴ない硬化；１りでの屯荷捕嗅現象力５増大
しデバイスの信頼性を低下させる。Ｍ ＯＳ Ｆ Ｅ
Ｔの物作中にドレイン近１労の空乏１凸で発生したホッ
トエレクトロンは、１（１ｊえば、５ｉ−８ｉＱ２の界
面障壁を越え得るエネルギーを高”ｉ界より１４でゲー
ト酸化膜中を流れてゲート・戎流を生ずる。そしてゲー
トｆ炭化膜中を流れるホットエレクトロンの一部は捕獲
中心に捕うエされ閾値屯田を変化ざぜることが知られて
いる。
。近年ＭＯ８，デバイスの高集積化は微細寸法化（こよ
り進めらｎ−一方使用される電源電圧は自足させておき
たいという安望がある。そのためデバイスに加えられる
ｄ気的ストレスは厳しくなり新たな１司榎がン白生じて
くる。その１つにホットエレクトロン効果がある。ざら
ｉこば細化の手段として′−子ビーム、 Ｘ 、ｈｊ（
リングラフィ、ドライプロセスがありこれらに含まれる
高エネルギー粒子は酸化膜に損傷を与えホットエレクト
ロン注入に伴ない硬化；１りでの屯荷捕嗅現象力５増大
しデバイスの信頼性を低下させる。Ｍ ＯＳ Ｆ Ｅ
Ｔの物作中にドレイン近１労の空乏１凸で発生したホッ
トエレクトロンは、１（１ｊえば、５ｉ−８ｉＱ２の界
面障壁を越え得るエネルギーを高”ｉ界より１４でゲー
ト酸化膜中を流れてゲート・戎流を生ずる。そしてゲー
トｆ炭化膜中を流れるホットエレクトロンの一部は捕獲
中心に捕うエされ閾値屯田を変化ざぜることが知られて
いる。
そこでエツチングに伴う′・工’、 ′：Ｆ−Ｊｒｉｉ
３Ｒ中心の発生を調べた。第１図はエツチング試料の
構造ぽ゛ｉ面図である。ＬＯＣＯ８法によりフィールド
領域（１）を形成し７００へのゲート酸化１１Ｑ （２
）上のＮ＋ｐｏｌｙ−８ｉ（３）をレジスト（４）をマ
スクとして各催方云でエツチングする。また試料は第１
図（ａ）の様に博いば化膜の領域（２）がエツチング後
もすべてｐｏｌｙ−８ｉ Ｉこ義われているものとエツ
チング後はその領域がｉｓ出する牛１図（ｂｌの２１類
を用いた。エツチングの方法は通常の平行＋板温の反応
性イオンエッ°チング１１ｆｉ（ＲＩＥ）、（１，’Ｐ
でＸｅＣ１ｘキシマレーザ光（３０８ｎｍ、４ｅＶ）を
垂直に照射する方法、フッ素ラジカルでエツチングを行
い：倶射損屓を兄生しないと考えられているケミカルド
ライエツチング法（ＣＤＥ）であり、またＣＤＥでエツ
チングした７４．Ａｒｇ’ｘキシｆｆＬ／−ザ光（１９
３ｎｍ、６．３ｅＶ） を照射した試料についてもｌ
ｈ’ｌ 足Ｇ行った。
３Ｒ中心の発生を調べた。第１図はエツチング試料の
構造ぽ゛ｉ面図である。ＬＯＣＯ８法によりフィールド
領域（１）を形成し７００へのゲート酸化１１Ｑ （２
）上のＮ＋ｐｏｌｙ−８ｉ（３）をレジスト（４）をマ
スクとして各催方云でエツチングする。また試料は第１
図（ａ）の様に博いば化膜の領域（２）がエツチング後
もすべてｐｏｌｙ−８ｉ Ｉこ義われているものとエツ
チング後はその領域がｉｓ出する牛１図（ｂｌの２１類
を用いた。エツチングの方法は通常の平行＋板温の反応
性イオンエッ°チング１１ｆｉ（ＲＩＥ）、（１，’Ｐ
でＸｅＣ１ｘキシマレーザ光（３０８ｎｍ、４ｅＶ）を
垂直に照射する方法、フッ素ラジカルでエツチングを行
い：倶射損屓を兄生しないと考えられているケミカルド
ライエツチング法（ＣＤＥ）であり、またＣＤＥでエツ
チングした７４．Ａｒｇ’ｘキシｆｆＬ／−ザ光（１９
３ｎｍ、６．３ｅＶ） を照射した試料についてもｌ
ｈ’ｌ 足Ｇ行った。
以後浴試料をＲＩＥ 、ＸｅＣ１、ＣＤＥ 、Ａ ｒ
Ｆと呼ぶ。
Ｆと呼ぶ。
測定方法６え第１図（ｃｌに示した様なエツチング後の
試料の基板ｆ５１ 、 ｐｏ ｌ ｙ−８ｉ （３１間
ζこ数十ボルトのパルス電圧を印加し基板１ｉｌｌから
６子を注入しくアバランシェ注入法）、注入量に対しこ
のギャパシタのフラットバンド、を圧の変化を測定する
。ごのフラットハンド（、Ｅ ＩＥの変化量が酸化膜中
に捕えられた遣子叔に対応し、Ｃ２化膜中の電子捕獲中
心の吋を示す。
試料の基板ｆ５１ 、 ｐｏ ｌ ｙ−８ｉ （３１間
ζこ数十ボルトのパルス電圧を印加し基板１ｉｌｌから
６子を注入しくアバランシェ注入法）、注入量に対しこ
のギャパシタのフラットバンド、を圧の変化を測定する
。ごのフラットハンド（、Ｅ ＩＥの変化量が酸化膜中
に捕えられた遣子叔に対応し、Ｃ２化膜中の電子捕獲中
心の吋を示す。
倶２図は前述の装置により測定したアバランシェ注入に
よるフラットバンド電圧ＶＦＢ のシフト漬を注入さ
れた、」荷について示している。各エツチング方法で差
は少く誤差の範囲である。
よるフラットバンド電圧ＶＦＢ のシフト漬を注入さ
れた、」荷について示している。各エツチング方法で差
は少く誤差の範囲である。
一方吾３ｒ：Ａは同様にｍす定した薄い酸化膜の領域が
エツチング後に１ｊ′に出する第１図（ｔ）ｌのエツチ
ング後の試料の測定結果である。これを見るとＸｅＣ１
はＣＤＥと同程度で電子捕獲中心の発生は少いと考えら
れるが、ｆ（、ＩＥ及び八ｒＦでははっきりと差が現わ
れ；ｄ子（１，１！漢中心の存在が確認された。この磁
子注入を行う前に各試料について容量−電圧特性（Ｃ−
Ｖ特性）を測定すると、各エツチング方法、試料で顕著
な差は現れない。このことより礒３図で示された、几Ｉ
Ｅ 、ＡｒＦで発生した・４子；Ｉ４厩中心は４気的ζ
こ中・踵な′α電子捕獲中心一トラルトラップ）である
ことがわかる。またこのニュートラルトラップはフォー
ミングガス中での４５０℃３０分の熱処理では減少せず
、回復させるためには８００℃程度の高温の熱処理が必
要である。本災験で電子捕獲中心の発生した原因は４１
図（ａｌ 、 ｆｂｌの試料の比較よりＲ，ＩＥのオー
バーエツチング時あるいはＡｒＦレーザ照射時に露出し
た薄い酸化膜の領域より浸入したものと考えられ、プラ
ズマ中あるいはＡｒＦレーザの高エネルギーフォトンが
薄いゲート酸化膜中で反射をくり返し形成されたことが
考えられる。
エツチング後に１ｊ′に出する第１図（ｔ）ｌのエツチ
ング後の試料の測定結果である。これを見るとＸｅＣ１
はＣＤＥと同程度で電子捕獲中心の発生は少いと考えら
れるが、ｆ（、ＩＥ及び八ｒＦでははっきりと差が現わ
れ；ｄ子（１，１！漢中心の存在が確認された。この磁
子注入を行う前に各試料について容量−電圧特性（Ｃ−
Ｖ特性）を測定すると、各エツチング方法、試料で顕著
な差は現れない。このことより礒３図で示された、几Ｉ
Ｅ 、ＡｒＦで発生した・４子；Ｉ４厩中心は４気的ζ
こ中・踵な′α電子捕獲中心一トラルトラップ）である
ことがわかる。またこのニュートラルトラップはフォー
ミングガス中での４５０℃３０分の熱処理では減少せず
、回復させるためには８００℃程度の高温の熱処理が必
要である。本災験で電子捕獲中心の発生した原因は４１
図（ａｌ 、 ｆｂｌの試料の比較よりＲ，ＩＥのオー
バーエツチング時あるいはＡｒＦレーザ照射時に露出し
た薄い酸化膜の領域より浸入したものと考えられ、プラ
ズマ中あるいはＡｒＦレーザの高エネルギーフォトンが
薄いゲート酸化膜中で反射をくり返し形成されたことが
考えられる。
そこで次に波長２００ｎｍ以下の光を透過しないフィル
ターを通してＨｌランプの光を照射し同様の実験を行っ
た。その結果１子捕獲中心の発生は照射損傷のないＣＤ
Ｅ、ＸｅＣｊレーザ光エツチングと同程度であることが
明らかとなった。
ターを通してＨｌランプの光を照射し同様の実験を行っ
た。その結果１子捕獲中心の発生は照射損傷のないＣＤ
Ｅ、ＸｅＣｊレーザ光エツチングと同程度であることが
明らかとなった。
以上の実験結果に基づき本発明がなされた。以 １
下に実施例を示し説明する。第４図はＭ ＯＳ ＦＥＴ
作製の工程図である。Ｓｌ、Ｎ、膜ｑ）をマスクとして
選択酸化法により、素子領域（９）をフィールド酸化膜
（１０）で分離する（ 姑４１’ｌＪ （ａ） ｆｂｌ
）。ここで８はフィτルドインブランテーシランによ
り形成された反転、直載である。ゲート酸化膜（１１）
をブφ成女、ｐｏ ｌ ｙ−８ｉ （１２） を堆積
し、リン拡散により低抵抗化シた陵、レジストでエツチ
ングマスク（［３）を形１１文する（第４図（Ｃ））。
下に実施例を示し説明する。第４図はＭ ＯＳ ＦＥＴ
作製の工程図である。Ｓｌ、Ｎ、膜ｑ）をマスクとして
選択酸化法により、素子領域（９）をフィールド酸化膜
（１０）で分離する（ 姑４１’ｌＪ （ａ） ｆｂｌ
）。ここで８はフィτルドインブランテーシランによ
り形成された反転、直載である。ゲート酸化膜（１１）
をブφ成女、ｐｏ ｌ ｙ−８ｉ （１２） を堆積
し、リン拡散により低抵抗化シた陵、レジストでエツチ
ングマスク（［３）を形１１文する（第４図（Ｃ））。
次にｐｏｌｙ−ｄｉをエツチングしゲート電極（１４）
を形成する（渠４１Ａｉｄ） ）。この工程まではかな
らずしも本発明で規定した２５００ｍ以上の波長光を用
いる必要はなく、高エネルギーの光を用いて各１１処理
を行なえる。しかしその鳴合は照射国鵬の回りのため高
温のアニールが１１必要となる。仄に不純勿を添カロし
ドレイン、ソー′ス部分（１５）の接合領域を形成する
。今後のｖＬＳＩの微細化に伴いこの接合部分は極めて
浅く形成する必要があり、このあとの工程でこの不純物
分布を変化させる高説熱処理を行うことはできない。
を形成する（渠４１Ａｉｄ） ）。この工程まではかな
らずしも本発明で規定した２５００ｍ以上の波長光を用
いる必要はなく、高エネルギーの光を用いて各１１処理
を行なえる。しかしその鳴合は照射国鵬の回りのため高
温のアニールが１１必要となる。仄に不純勿を添カロし
ドレイン、ソー′ス部分（１５）の接合領域を形成する
。今後のｖＬＳＩの微細化に伴いこの接合部分は極めて
浅く形成する必要があり、このあとの工程でこの不純物
分布を変化させる高説熱処理を行うことはできない。
そのため以後は本癒明で示した波長２５０ｎｍ以上の光
を用いなければならない。実際の工程ではこのｎ Ａ
ｌ記報（１６）が行なわれ、さらに保ｊ膜としてＢ Ｐ
Ｓ Ｇ （１，７）等がＪ′ｌ＋、積される。またデ
バイスによっては哨２ゲートの形成、多１配線を行うた
め工程ｆｄ）〜Ｉｇ）がくり返される。そのため本厖明
の適用される工程はＶＬＳＩ全工程の半分以上を占める
こととなる。
を用いなければならない。実際の工程ではこのｎ Ａ
ｌ記報（１６）が行なわれ、さらに保ｊ膜としてＢ Ｐ
Ｓ Ｇ （１，７）等がＪ′ｌ＋、積される。またデ
バイスによっては哨２ゲートの形成、多１配線を行うた
め工程ｆｄ）〜Ｉｇ）がくり返される。そのため本厖明
の適用される工程はＶＬＳＩ全工程の半分以上を占める
こととなる。
次にいくつかの個別プロセスについて説明する。
まず第４図（ｅｌに示した床褒嘆Ｂ Ｐ Ｓ Ｇ （１
８）をエツチングする揚台を列にとる。このエツチング
は反応性ガス中にウェハを配置し、エツチングする部分
に光を集光して照射することにより各偶ｌこ達せられる
。しかし本発明によればここで用いられる元を少なくと
も直接ウェハに照射される光は波長２００ｎｍ以上とし
て、鷹４ ｊＪ ｆｅｌ （／Ｊゲート蛎化帷αｐに１
１Ｌ子浦獲中心を作ることなくエツチングを）１ノアで
きる。また反応性ガスを活性化するために波長２００ｎ
ｍ以下の光が必要１１尚合は試料と平行に試料上方を所
定の波長の光を通」・′１１させればよい。
８）をエツチングする揚台を列にとる。このエツチング
は反応性ガス中にウェハを配置し、エツチングする部分
に光を集光して照射することにより各偶ｌこ達せられる
。しかし本発明によればここで用いられる元を少なくと
も直接ウェハに照射される光は波長２００ｎｍ以上とし
て、鷹４ ｊＪ ｆｅｌ （／Ｊゲート蛎化帷αｐに１
１Ｌ子浦獲中心を作ることなくエツチングを）１ノアで
きる。また反応性ガスを活性化するために波長２００ｎ
ｍ以下の光が必要１１尚合は試料と平行に試料上方を所
定の波長の光を通」・′１１させればよい。
一方堆積を例にとると、端４図げ）に示したｌＬｌの配
線はＡｌ（ＣＨ，）、（ト１１メチルアルミ）雰囲気中
でＡｒＦレーザー光を照射すること（こより達成される
。しかし、波長１９３ｎｍυ）Ａ−ｒＦレーザ−光はゲ
ート９，２化膜中に侵入すると４子捕獲中心を免生させ
ることは前述のとおりである。そこで本％ｒｙ４ｊこ従
いトリメ千ルサルミを分解する元（ＡｒＦレーザー元）
をウェハと半行に照射し一方選択的にノー１責を行うた
め成長２００ ｎｍ以上の例えばＸｅＣｌレーザー光（
３０８ｎｍ）をウェハ番こ果元照射して堆積を行なえば
よい。
線はＡｌ（ＣＨ，）、（ト１１メチルアルミ）雰囲気中
でＡｒＦレーザー光を照射すること（こより達成される
。しかし、波長１９３ｎｍυ）Ａ−ｒＦレーザ−光はゲ
ート９，２化膜中に侵入すると４子捕獲中心を免生させ
ることは前述のとおりである。そこで本％ｒｙ４ｊこ従
いトリメ千ルサルミを分解する元（ＡｒＦレーザー元）
をウェハと半行に照射し一方選択的にノー１責を行うた
め成長２００ ｎｍ以上の例えばＸｅＣｌレーザー光（
３０８ｎｍ）をウェハ番こ果元照射して堆積を行なえば
よい。
このように（ｎｕｌｌパターン形成に広く削いられてい
るプラズマプロセスに代わり、ダメージが少く７Ｊ）つ
酸化、波数堆積が１所的に低温で行え、利ＩＸＲ性にす
ぐれた光プロセスが注目されている。また光照射による
異方・准エツチングも行なわれ、将来′光プロセスのＶ
Ｌ Ｓ Ｉ技術への本格的適用が期待されろ現在、大
発明は多くの可能性を持つ光プロセスを無ダメージプロ
セスとして用いるために絶大な゛・力■を范揮するもの
である。
るプラズマプロセスに代わり、ダメージが少く７Ｊ）つ
酸化、波数堆積が１所的に低温で行え、利ＩＸＲ性にす
ぐれた光プロセスが注目されている。また光照射による
異方・准エツチングも行なわれ、将来′光プロセスのＶ
Ｌ Ｓ Ｉ技術への本格的適用が期待されろ現在、大
発明は多くの可能性を持つ光プロセスを無ダメージプロ
セスとして用いるために絶大な゛・力■を范揮するもの
である。
また本発明の塙鍵となった第２１図、第３図の夷ｉ少、
青果よりたとえ光エネルギー元・２用いたとしてもＦＢ
Ｔ トランジスタの活性頭載（ゲート酸化膜）まで光力
Ｓ浸入しない様にすれば照射損傷を防げること力Ｓわか
る。そのため嘉４図げ）でのＡＪＭ栢においても初めに
ＡＩを適当な厚さ成長させた後はＡｒＦ光を直接照射し
てもよい。このように本発明はゲート竣化膜に高エネル
ギー元を照射しないことにより多大な効果を示すもので
ある。
青果よりたとえ光エネルギー元・２用いたとしてもＦＢ
Ｔ トランジスタの活性頭載（ゲート酸化膜）まで光力
Ｓ浸入しない様にすれば照射損傷を防げること力Ｓわか
る。そのため嘉４図げ）でのＡＪＭ栢においても初めに
ＡＩを適当な厚さ成長させた後はＡｒＦ光を直接照射し
てもよい。このように本発明はゲート竣化膜に高エネル
ギー元を照射しないことにより多大な効果を示すもので
ある。
第１図は本発明のＳ醍となった笑暎に哨いた仄料の断面
図、第２図及び第３図は本元明ＣＯ基賑となった火験結
果を示す特性図、弔４図は本元明の夷１Ａ例を説明する
ための工程Ｖｒ［！［ｉ図である。 １１・・・ゲート酸化膜、１４・・・ｐｏｌｙ−８ｉ、
１５・・・不純物添加領域、１６・・・Ａｊ配線パ
ターン、１８・・・保護酸化膜。 代理人弁理士 則 近 憲 佑（ほか１名）嘴 第 １ 図 第 １ 図 ？ 第４図 第 ４ 図
図、第２図及び第３図は本元明ＣＯ基賑となった火験結
果を示す特性図、弔４図は本元明の夷１Ａ例を説明する
ための工程Ｖｒ［！［ｉ図である。 １１・・・ゲート酸化膜、１４・・・ｐｏｌｙ−８ｉ、
１５・・・不純物添加領域、１６・・・Ａｊ配線パ
ターン、１８・・・保護酸化膜。 代理人弁理士 則 近 憲 佑（ほか１名）嘴 第 １ 図 第 １ 図 ？ 第４図 第 ４ 図
Claims (5)
- （１）処理用のガス中に配置された試料に光照射して処
理を行う半導体装置の製造方法において、所定の光照射
処理後の工程で少なくとも前記試料に直接照射される光
を波長２００ｎｍ以上としたことを特徴とする半導体装
置の製造方法。 - （２）前記光照射により施される処理は、エッチング、
堆積、不純物添加・拡散、酸化、であることを特徴とす
る特許請求の範囲第１項記載の半導体装置の製造方法。 - （３）前記光は試料に選択的に照射されることを特徴と
する特許請求の範囲第１項又は第２項記載の半導体装置
の製造方法。 - （４）前記ガスは前記光照射により活性化されることを
特徴とする特許請求の範囲第１項記載の半導体装置の製
造方法。 - （５）前記試料は少なくとも半導体基板あるいは該半導
体基板上に酸化膜が形成されていることを特徴とする特
許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59201526A JPS6180823A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59201526A JPS6180823A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6180823A true JPS6180823A (ja) | 1986-04-24 |
Family
ID=16442503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59201526A Pending JPS6180823A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6180823A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61158136A (ja) * | 1984-12-29 | 1986-07-17 | Sony Corp | 気相成長方法 |
| JPH0662401U (ja) * | 1993-02-12 | 1994-09-02 | 徳生 呉 | 携帯用ミニライト |
| JP2007247335A (ja) * | 2006-03-17 | 2007-09-27 | Tenox Corp | 内面突部付き既製コンクリート杭及びその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5897837A (ja) * | 1981-12-07 | 1983-06-10 | Fujitsu Ltd | 光照射アニ−ル方法及びその装置 |
-
1984
- 1984-09-28 JP JP59201526A patent/JPS6180823A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5897837A (ja) * | 1981-12-07 | 1983-06-10 | Fujitsu Ltd | 光照射アニ−ル方法及びその装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61158136A (ja) * | 1984-12-29 | 1986-07-17 | Sony Corp | 気相成長方法 |
| JPH0662401U (ja) * | 1993-02-12 | 1994-09-02 | 徳生 呉 | 携帯用ミニライト |
| JP2007247335A (ja) * | 2006-03-17 | 2007-09-27 | Tenox Corp | 内面突部付き既製コンクリート杭及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3858304A (en) | Process for fabricating small geometry semiconductor devices | |
| KR100375908B1 (ko) | 건식마이크로리소그래피처리 | |
| JPS6037775A (ja) | 集積回路構成体の製造方法 | |
| JPS59213137A (ja) | 半導体装置の製造方法 | |
| JP4545401B2 (ja) | 半導体装置の製造方法 | |
| JPH10189579A (ja) | 半導体装置の製造方法 | |
| JPS6180823A (ja) | 半導体装置の製造方法 | |
| US3999209A (en) | Process for radiation hardening of MOS devices and device produced thereby | |
| JPS5965445A (ja) | 半導体素子分離領域の形成方法 | |
| JPH02298074A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JP2794708B2 (ja) | 半導体装置の蓄積電荷低減方法 | |
| RU2308119C1 (ru) | Способ изготовления мдп ис | |
| JP2776838B2 (ja) | 半導体装置の製造方法 | |
| JPS5922322A (ja) | 半導体装置とその製造方法 | |
| Roy et al. | Lightly nitrided N2O/O2 gate oxidation process for submicron complementary metal–oxide semiconductor technology | |
| RU2095889C1 (ru) | Способ изготовления фоточувствительных приборов с зарядовой связью | |
| CN114823335A (zh) | 半导体结构的形成方法 | |
| JPS6137780B2 (ja) | ||
| JPS60157228A (ja) | 半導体ウエハ− | |
| JPS62122223A (ja) | 半導体装置の製造方法 | |
| JPH03268446A (ja) | 半導体装置の製造方法 | |
| JPS62174915A (ja) | 半導体装置の製造方法 | |
| JPH03201434A (ja) | 酸化シリコン膜の形成方法 | |
| JPH05102137A (ja) | 窒化シリコンパツシベーシヨン膜形成方法 | |
| JPS61201423A (ja) | イオン打込み方法 |