JPS6180838A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6180838A JPS6180838A JP20306984A JP20306984A JPS6180838A JP S6180838 A JPS6180838 A JP S6180838A JP 20306984 A JP20306984 A JP 20306984A JP 20306984 A JP20306984 A JP 20306984A JP S6180838 A JPS6180838 A JP S6180838A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- layer
- layer wiring
- insulating film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010410 layer Substances 0.000 claims abstract description 56
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 239000011347 resin Substances 0.000 claims abstract description 18
- 229920005989 resin Polymers 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000001020 plasma etching Methods 0.000 claims abstract description 4
- 238000009499 grossing Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 abstract description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 125000003563 glycoside group Chemical group 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は多層配糖構造ン有する半導体装置の製造方法に
関する。
関する。
第７図は基板上に従来の方法によって形成された２１錯
配線の断面図で、図中りは基板、２は第１層配線、３は
層間絶縁膜、４は第２層配線、５はヒロックを表わす。
配線の断面図で、図中りは基板、２は第１層配線、３は
層間絶縁膜、４は第２層配線、５はヒロックを表わす。
図示のように、第１層配線のエツジ部やヒロック部では
第２層配線の形状が不規則となり、エツジ部における第
２層配線の段切ハや、ヒロック部における第１層配線と
第２〜配線の間の短線等が発生し、歩留り低下の原因と
なっていた。
第２層配線の形状が不規則となり、エツジ部における第
２層配線の段切ハや、ヒロック部における第１層配線と
第２〜配線の間の短線等が発生し、歩留り低下の原因と
なっていた。
本発明の目的は、パターン幅やヒロック発生等の下層配
線の形状に影響されない多層配線構造を有する半導体装
置の製造方法を提供することである。
線の形状に影響されない多層配線構造を有する半導体装
置の製造方法を提供することである。
上記目的を達成するために、本発明による半導体装置の
製造方法は、基板の一表面上に第１鳩配融乞設ける工程
と、上記第１層配線を含め、上記牛ｑ体基板表面上に第
１の層間絶縁膜を形成する工程と、上記第１１−配線上
の丁べである（・はエツジ部のみの上記第１の層間絶縁
膜を除去し、平滑化する工程と、そのように平滑化され
た表面上に第２の庖間絶縁農乞形成する工程と、該第２
の層間絶縁膜上に第２層配線を形成する工程と乞含むこ
とを渋旨とする。上記第１層配線上のすべてあるいはエ
ッジ部のみの上記第１の楡間絶縁膜暑除去し、平滑化す
る工程は、上記第１の眉間絶縁膜上に樹脂膜を形成し１
等方性のプラズマエツチングによって上記第１層配線上
の突起部ゴｄよびエツジ部の薄い佃Ｍ＆ｆｉのみを除去
し、ついでそのようにし−〔形状された佃脂膜乞マスク
として上記第１層配線上のすべてあるいはエッジ部のみ
の上記Ｆｌの層間絶縁膜をエツチング除去することによ
って行なわれる。
製造方法は、基板の一表面上に第１鳩配融乞設ける工程
と、上記第１層配線を含め、上記牛ｑ体基板表面上に第
１の層間絶縁膜を形成する工程と、上記第１１−配線上
の丁べである（・はエツジ部のみの上記第１の層間絶縁
膜を除去し、平滑化する工程と、そのように平滑化され
た表面上に第２の庖間絶縁農乞形成する工程と、該第２
の層間絶縁膜上に第２層配線を形成する工程と乞含むこ
とを渋旨とする。上記第１層配線上のすべてあるいはエ
ッジ部のみの上記第１の楡間絶縁膜暑除去し、平滑化す
る工程は、上記第１の眉間絶縁膜上に樹脂膜を形成し１
等方性のプラズマエツチングによって上記第１層配線上
の突起部ゴｄよびエツジ部の薄い佃Ｍ＆ｆｉのみを除去
し、ついでそのようにし−〔形状された佃脂膜乞マスク
として上記第１層配線上のすべてあるいはエッジ部のみ
の上記Ｆｌの層間絶縁膜をエツチング除去することによ
って行なわれる。
以下に１図面を参照しながら、実施例ケ用いて本発明を
一層詳１１１ｉＩＫ説明するが、それらは例示に過き°
ず、本発明の枠を越えることなしにいろいろな変形や改
良があり得ることは勿論である。
一層詳１１１ｉＩＫ説明するが、それらは例示に過き°
ず、本発明の枠を越えることなしにいろいろな変形や改
良があり得ることは勿論である。
第１図から第４図までは本発明による牛専体装九の製造
工程を示す断面図で、図中第７図と共通する引用番号は
第７図におけるものと同じ部分を表わし、６は第１の層
間絶縁膜、７は樹脂層、８は第２のＩｇ！Ｉ間絶縁膜な
示す。
工程を示す断面図で、図中第７図と共通する引用番号は
第７図におけるものと同じ部分を表わし、６は第１の層
間絶縁膜、７は樹脂層、８は第２のＩｇ！Ｉ間絶縁膜な
示す。
第１図に示すように、基＆ｌ上に第１層配線２乞設け、
その第１層配線２ヶ含め、基板ｌの表面全面に第１の層
間絶縁層６を形成し、さらにその上に樹脂層７乞スピン
ナ塗布すると、第１／冑配線 １パターンのエツジ部
とヒロック５の上の樹脂層７の厚さが小さくなる。
その第１層配線２ヶ含め、基板ｌの表面全面に第１の層
間絶縁層６を形成し、さらにその上に樹脂層７乞スピン
ナ塗布すると、第１／冑配線 １パターンのエツジ部
とヒロック５の上の樹脂層７の厚さが小さくなる。
第５図は基板ｌ上に矩形断面の配線２があると仮定し、
その上に形成される樹脂層７の形状を模式的に示す。配
線パターン幅がある程度以上になると、その上の樹脂層
７の最大の厚みｔｌは基板ｌ上の樹脂層７の厚みｔｌと
等しくなるが、配線パターンが〜１くなると厚みｔｌも
小さくなる。第６図は配線パターン幅とその上に形成さ
れる樹脂１ぐ１７の最大の厚みｔｌのｋｌ係？示す。し
たがって、第１図においてはＡ点およびＢ点にお（・て
樹脂層７は薄い。
その上に形成される樹脂層７の形状を模式的に示す。配
線パターン幅がある程度以上になると、その上の樹脂層
７の最大の厚みｔｌは基板ｌ上の樹脂層７の厚みｔｌと
等しくなるが、配線パターンが〜１くなると厚みｔｌも
小さくなる。第６図は配線パターン幅とその上に形成さ
れる樹脂１ぐ１７の最大の厚みｔｌのｋｌ係？示す。し
たがって、第１図においてはＡ点およびＢ点にお（・て
樹脂層７は薄い。
第り図に示す装置を、夕１１えはＣＦ４ ＋ ５％０２
ケ雰囲気とする等方性プラズマエッチに曝らすと、第２
図に示すように、Ａ戸とＢ、壱において第１の層間絶縁
層６は露出させられる。
ケ雰囲気とする等方性プラズマエッチに曝らすと、第２
図に示すように、Ａ戸とＢ、壱において第１の層間絶縁
層６は露出させられる。
このときプラズマエッチχ停止し、樹脂層７をマヌクと
して一足時間通常のウェットエッチｙｔ行なえばエツジ
部ＣＢ、６）およびヒロック５の近傍（Ａ点）において
第１の層１口」絶縁膜６は除去され、樹Ｊｉｉ７ ｊ＋
ｊ ７ ＜１″’ｈ″ｒ ｌ！ｌ’４除ムー・ｊ″Ｊ【
ば、第３ ｔｅｌ ｉｃ示ｊ 、ｌ： ５１ｃ、表面は
平滑化される。
して一足時間通常のウェットエッチｙｔ行なえばエツジ
部ＣＢ、６）およびヒロック５の近傍（Ａ点）において
第１の層１口」絶縁膜６は除去され、樹Ｊｉｉ７ ｊ＋
ｊ ７ ＜１″’ｈ″ｒ ｌ！ｌ’４除ムー・ｊ″Ｊ【
ば、第３ ｔｅｌ ｉｃ示ｊ 、ｌ： ５１ｃ、表面は
平滑化される。
このように乎１１１ｒ化された表面上に第２の１ψ間絶
縁膜８および第２層配線４を形成した粕呆乞第４図に示
す。第２１−配線４は平滑化さハだ表面上に形成される
から、段切れが生じることはない。
縁膜８および第２層配線４を形成した粕呆乞第４図に示
す。第２１−配線４は平滑化さハだ表面上に形成される
から、段切れが生じることはない。
０発４Ｊの効果〕
以上説明した辿り、本発明によれは、第２層配線の段切
れの原因である第１ ｌＶｊ自Ｃ腺の形状によって生じ
る層間絶縁層のくびねは先金に除去されるから、第２層
配線の段切れはなくなり、委留り同上が達成される。
れの原因である第１ ｌＶｊ自Ｃ腺の形状によって生じ
る層間絶縁層のくびねは先金に除去されるから、第２層
配線の段切れはなくなり、委留り同上が達成される。
第１図から第４図までは本発明による半導体装置の’ｊ
Ｑｍ工株を示す断面図、第５図は基板上に矩形断面の配
線かあると仮定し、その上に形成さねる輌脂層の形状を
示１−模式図、第６図は配線パターン幅とその上に彫成
さねる樹脂層の最大の厚みの曲係ビ示すダイヤグラム、
第７図は基板上に従来の方法によって形成された２層ム
Ｃ緑の断面図である。 １・・・基板、２・・・第１心配紛、３・・・１口向絶
を象膜、４・°・第２１匂自己趣、５・・・ヒロック、
６・・・第１の層間絶縁膜、７・・・樹脂Ｉ曽、８・・
・第２の層間絶縁膜。
Ｑｍ工株を示す断面図、第５図は基板上に矩形断面の配
線かあると仮定し、その上に形成さねる輌脂層の形状を
示１−模式図、第６図は配線パターン幅とその上に彫成
さねる樹脂層の最大の厚みの曲係ビ示すダイヤグラム、
第７図は基板上に従来の方法によって形成された２層ム
Ｃ緑の断面図である。 １・・・基板、２・・・第１心配紛、３・・・１口向絶
を象膜、４・°・第２１匂自己趣、５・・・ヒロック、
６・・・第１の層間絶縁膜、７・・・樹脂Ｉ曽、８・・
・第２の層間絶縁膜。
Claims (2)
- （１）基板の一表面上に第１層配線を設ける工程と、上
記第１層配線を含め、上記半導体基板表面上に第１の層
間絶縁膜を形成する工程と、上記第１層配線上のすべて
あるいはエッジ部のみの上記第１の層間絶縁膜を除去し
、平滑化する工程と、そのように平滑化された表面上に
第２の層間絶縁膜を形成する工程と、該第２の層間絶縁
膜上に第２層配線を形成する工程とを含むことを特徴と
する半導体装置の製造方法。 - （２）上記第１層配線上のすべてあるいはエッジ部のみ
の上記第１の層間絶縁膜を除去し、平滑化する工程が、
上記第１の層間絶縁膜上に樹脂膜を形成し、等方性のプ
ラズマエッチングによつて上記第１層配線上の突起部お
よびエッジ部の薄い樹脂膜のみを除去し、ついでそのよ
うにして形成された樹脂膜をマスクとして上記第１層配
線上のすべてあるいはエッジ部のみの上記第１の層間絶
縁膜をエッチング除去することによつて行なわれること
を特徴とする特許請求の範囲第１項記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20306984A JPS6180838A (ja) | 1984-09-27 | 1984-09-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20306984A JPS6180838A (ja) | 1984-09-27 | 1984-09-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6180838A true JPS6180838A (ja) | 1986-04-24 |
Family
ID=16467828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20306984A Pending JPS6180838A (ja) | 1984-09-27 | 1984-09-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6180838A (ja) |
-
1984
- 1984-09-27 JP JP20306984A patent/JPS6180838A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027544A (ja) | 柱の整合及び製造工程 | |
| JPS6180838A (ja) | 半導体装置の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| KR100258204B1 (ko) | 화합물 반도체 소자의 공중 배선 형성방법 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| KR960008559B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| JPS61110450A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| KR19990059099A (ko) | 반도체 소자의 제조 방법 | |
| JPS63177540A (ja) | 半導体装置の製造方法 | |
| JPS59148348A (ja) | 半導体装置およびその製造方法 | |
| JPH0714831A (ja) | 半導体装置及びその製造方法 | |
| JPH07135201A (ja) | 積層膜のパターン形成方法 | |
| JPS592351A (ja) | 半導体装置の製造方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH02296332A (ja) | 半導体装置の製造方法 | |
| JPS60201634A (ja) | 半導体装置の製造方法 | |
| JPS6387799A (ja) | コンタクトホ−ルの形成方法 | |
| JPS58123739A (ja) | 半導体装置の製造方法 | |
| JPS6184033A (ja) | 半導体装置及びその製造方法 | |
| JPS61102049A (ja) | 半導体装置の製造方法 | |
| JPS59107542A (ja) | 半導体装置の製造方法 |