JPS6180839A - 配線膜の形成方法 - Google Patents
配線膜の形成方法Info
- Publication number
- JPS6180839A JPS6180839A JP20504184A JP20504184A JPS6180839A JP S6180839 A JPS6180839 A JP S6180839A JP 20504184 A JP20504184 A JP 20504184A JP 20504184 A JP20504184 A JP 20504184A JP S6180839 A JPS6180839 A JP S6180839A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- wiring film
- etching
- etching mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、大規模集積回路（以下ＶＬＳ Ｉという）
における配線膜の形成方法に関するものである。
における配線膜の形成方法に関するものである。
第２ ＠ （ａ） 〜（ｅ）は従来のＶＬＳＩの多層配
線構造忙おける配線膜の形成方法を工程順に示したもの
である。
線構造忙おける配線膜の形成方法を工程順に示したもの
である。
ＷＪｚ囚（＆）はシリコンからなる基板１上に、シリコ
ン酸化膜などの酸化膜２奪形成し、さらにこの酸化膜２
上忙、たとえばＡ１等の金属からなる所望のパターンｌ
有する金属膜３の配線を形成した状態ｌ示している。次
Ｋ、第２図（ｂ）に示すよ５Ｋ層間絶縁膜としてシリコ
ン酸化膜からなる絶縁膜４を形成しに後、フォトレジス
ト５で、スルーホールＢＹ２！：形成する部分以外の部
分ン覆って、フォトレジスト５Ｘマスクとし工絶縁ｉ１
Ｙエツチング除去した後、第２図（ｃ） ＶＣ示すよう
に７オトレジス）５’ａ−除去する。次いで、第２図（
ｄ）のよ５Ｋ、上履の金属となるＡｌ 膜７乞形成し
に後、フォトレジスト５ａンマスクとし一’（Ａｌ膜７
ンパターニングし、その後フォトレジスト５ａＹ除去す
ることにより第２図（ｅ）のように多層配線構造ン得る
ことができる。なお、上記では多層間Ｉｗにおけるスル
ーホール６を示したが基板１とのフンタクトを得る定め
のフンタクトホールの場合でも全く同じである。
ン酸化膜などの酸化膜２奪形成し、さらにこの酸化膜２
上忙、たとえばＡ１等の金属からなる所望のパターンｌ
有する金属膜３の配線を形成した状態ｌ示している。次
Ｋ、第２図（ｂ）に示すよ５Ｋ層間絶縁膜としてシリコ
ン酸化膜からなる絶縁膜４を形成しに後、フォトレジス
ト５で、スルーホールＢＹ２！：形成する部分以外の部
分ン覆って、フォトレジスト５Ｘマスクとし工絶縁ｉ１
Ｙエツチング除去した後、第２図（ｃ） ＶＣ示すよう
に７オトレジス）５’ａ−除去する。次いで、第２図（
ｄ）のよ５Ｋ、上履の金属となるＡｌ 膜７乞形成し
に後、フォトレジスト５ａンマスクとし一’（Ａｌ膜７
ンパターニングし、その後フォトレジスト５ａＹ除去す
ることにより第２図（ｅ）のように多層配線構造ン得る
ことができる。なお、上記では多層間Ｉｗにおけるスル
ーホール６を示したが基板１とのフンタクトを得る定め
のフンタクトホールの場合でも全く同じである。
第２図に示した構造はかなり理想的忙記載さｎているが
、前記のような従来の方法によると、実際には第３図に
示すような構造になる１゜第３図において、スルーホー
ル６や、スルーホールによってできる凹Ｎ８．および下
地膜等の凹凸を反映した段差部９における配線膜として
のＡＩ膜７の被覆性が悪いため、ＡＩ膜７の断線がＡＩ
膜Ｔの形成工程およびフォトレジスト５ａのエツチング
工程に生じる。
、前記のような従来の方法によると、実際には第３図に
示すような構造になる１゜第３図において、スルーホー
ル６や、スルーホールによってできる凹Ｎ８．および下
地膜等の凹凸を反映した段差部９における配線膜として
のＡＩ膜７の被覆性が悪いため、ＡＩ膜７の断線がＡＩ
膜Ｔの形成工程およびフォトレジスト５ａのエツチング
工程に生じる。
上記のような従来の配線膜の形成方法では、フンタクト
ホールまたはスルーホール６等によって発生ずる四部８
９段差部９における配線膜としてのＡｌ膜７の段差被覆
特性が充分でない定め、Ａｌ膜７の断線による歩留り低
下や信頼性の低下等の影響を与えると共にエレクト−マ
イグレーション等によるフィールド故障を起し、信頼性
の上で重大な影響ン及ぼすという問題があった。
ホールまたはスルーホール６等によって発生ずる四部８
９段差部９における配線膜としてのＡｌ膜７の段差被覆
特性が充分でない定め、Ａｌ膜７の断線による歩留り低
下や信頼性の低下等の影響を与えると共にエレクト−マ
イグレーション等によるフィールド故障を起し、信頼性
の上で重大な影響ン及ぼすという問題があった。
例えば、層間絶Ｒ膜である絶縁膜４の膜厚は１μｍ近＜
ある一方、スルーホール６の径は、ＶＬＳＩの場合１μ
ｍ近くまで縮小され、膜厚とホール径が同程度忙なるた
め、配線膜の被覆特性に非常に厳しい。こｎは多層配線
構造の場合でも同様である。このよう忙、ＶＬＳＩにお
いては凹［８゜段差部９における配線膜としてのＡｌ
膜７の被覆特性向上が１！！な課題となっていた。
ある一方、スルーホール６の径は、ＶＬＳＩの場合１μ
ｍ近くまで縮小され、膜厚とホール径が同程度忙なるた
め、配線膜の被覆特性に非常に厳しい。こｎは多層配線
構造の場合でも同様である。このよう忙、ＶＬＳＩにお
いては凹［８゜段差部９における配線膜としてのＡｌ
膜７の被覆特性向上が１！！な課題となっていた。
この発明は、かかる問題点を解決するためｋなさｆ′Ｌ
ｒＳもので、段差部での配線膜の被覆特性ン改善し、配
線歩留まりおよび信頼性の高い配線かできるよ５な配Ｍ
Ａ膜の形成方法を得ることｔ目的と°“ｙ゛％°。
ｒＳもので、段差部での配線膜の被覆特性ン改善し、配
線歩留まりおよび信頼性の高い配線かできるよ５な配Ｍ
Ａ膜の形成方法を得ることｔ目的と°“ｙ゛％°。
この発明に係る配線膜の形成方法は、一度配線膜ン形成
した後、段差部の凹部内面および段差部の配線膜上に前
記配線膜に対するエツチングマスクとなる物質乞埋込み
被覆し、この物質χエツチングマスクとして配線膜を除
去し、その後、前記エツチングマスクン取除いた後、再
び配臓膜を形成するものである。
した後、段差部の凹部内面および段差部の配線膜上に前
記配線膜に対するエツチングマスクとなる物質乞埋込み
被覆し、この物質χエツチングマスクとして配線膜を除
去し、その後、前記エツチングマスクン取除いた後、再
び配臓膜を形成するものである。
この発明におい工は、牛導体基板上に酸化膜。
全４膜１層間絶縁膜′Ｉ？を形成した’／ＬＳＩにおい
て、一度配線膜乞形成し７．：後、段差部の凹部内面や
段差部の配線膜上に配線膜に対してエツチングマスク物
質を埋込み被覆し、この物質ｔエツチングマスクとして
配Ｇ膜Ｚ除去し、その後、前記エツチングマスクン取除
いた後、再び配線膜ン形成する。
て、一度配線膜乞形成し７．：後、段差部の凹部内面や
段差部の配線膜上に配線膜に対してエツチングマスク物
質を埋込み被覆し、この物質ｔエツチングマスクとして
配Ｇ膜Ｚ除去し、その後、前記エツチングマスクン取除
いた後、再び配線膜ン形成する。
第１図（ａλ〜（ｄ）はこの発明の一実施例の製造工程
を説明する断面図である。
を説明する断面図である。
第１１ＭＩ（ａ）においては、第３図の従来の方法で説
明したのと同様な方法で基板１上に酸化膜２゜金属膜３
Ｚ形成し、その上に絶縁ＩＩ！４Ｙ形放し、所望の位置
にスルーホール６Ｙ：形成した状態を示す。その、後、
第１図（ｂ）のように、第１層の配線膜としてＡｌ膜７
ン形成し、続いて、比較的薄く、例えば液体ガラス１定
はフォトレジストからなるエツチングマスク１１ｙ！−
塗布し、こｎらの物質ンスルーホール６上のＡＩ膜７表
面の凹Ｗ６Ｂ、下地の凹凸７反映しに段差部９！／ｃ残
丁。その後、適度な熱処理を加えることＫより液体ガラ
スまたはフォトンシスト等からなるエツチングマスク１
１’＆焼きしめる。その後、第１図（ｃ）のよ５＆を焼
會しめらｒＬタエッチングマスク１１Ｙ保護模としりＡ
１１［７のエツチング処理により、エツチングマスク１
１に覆わｒした部分のＡｌ膜７以外のＡｌｔ除去する。
明したのと同様な方法で基板１上に酸化膜２゜金属膜３
Ｚ形成し、その上に絶縁ＩＩ！４Ｙ形放し、所望の位置
にスルーホール６Ｙ：形成した状態を示す。その、後、
第１図（ｂ）のように、第１層の配線膜としてＡｌ膜７
ン形成し、続いて、比較的薄く、例えば液体ガラス１定
はフォトレジストからなるエツチングマスク１１ｙ！−
塗布し、こｎらの物質ンスルーホール６上のＡＩ膜７表
面の凹Ｗ６Ｂ、下地の凹凸７反映しに段差部９！／ｃ残
丁。その後、適度な熱処理を加えることＫより液体ガラ
スまたはフォトンシスト等からなるエツチングマスク１
１’＆焼きしめる。その後、第１図（ｃ）のよ５＆を焼
會しめらｒＬタエッチングマスク１１Ｙ保護模としりＡ
１１［７のエツチング処理により、エツチングマスク１
１に覆わｒした部分のＡｌ膜７以外のＡｌｔ除去する。
その後、第１図（ｄ）のようにエツチングマスク１１ｇ
エツチング除去し、第２層の配＃！膜として再びＡ１膜
１（１’形成した後、従来の方法と同様の方法でＡＩ膜
１０のパターニングを行う。
エツチング除去し、第２層の配＃！膜として再びＡ１膜
１（１’形成した後、従来の方法と同様の方法でＡＩ膜
１０のパターニングを行う。
一般忙、層間膜厚１μｍ、穴径２μｍの場合に配線膜と
してのＡＩ膜Ｔ′ｌｔ平坦部で１μｍだ１ナスバツタリ
ング法で形成した場合、大成Ｎには約ｏ４μｍの膜厚し
か被着しない。そして、穴の段差を反映して配ａＮであ
るＡｌ膜７表面にも凹部８が形成される。たとえば、液
体ガラスを基板１上に塗布し、ｔｏｏｏ〜３０００回転
／分の条件で基板・１を回転させると凹部８には３００
０Ａ程度の液体ガラスが残り、その後４００℃程度の温
度でベーキング１行うことＫより液体ガラス中の溶媒は
揮発して硬化する。硬化した液体ガラス（シリコン酸化
膜と同等の［）ｔ’エツチングマスク１１としてＡｔ膜
７をエツチング除去する。その後、硬化した液体ガラス
はＣＦ、系のガスを用いプラズマエツチングで容易に除
去可能である。この際、Ａｔ膜７の残部はエツチングさ
れない。このようにし〔凹＠ａでの段差は初期の１μｍ
から０．７〜０．６μｍ程度に改善され、第１図のＡｌ
膜１０の形成による被覆性が向上する。
してのＡＩ膜Ｔ′ｌｔ平坦部で１μｍだ１ナスバツタリ
ング法で形成した場合、大成Ｎには約ｏ４μｍの膜厚し
か被着しない。そして、穴の段差を反映して配ａＮであ
るＡｌ膜７表面にも凹部８が形成される。たとえば、液
体ガラスを基板１上に塗布し、ｔｏｏｏ〜３０００回転
／分の条件で基板・１を回転させると凹部８には３００
０Ａ程度の液体ガラスが残り、その後４００℃程度の温
度でベーキング１行うことＫより液体ガラス中の溶媒は
揮発して硬化する。硬化した液体ガラス（シリコン酸化
膜と同等の［）ｔ’エツチングマスク１１としてＡｔ膜
７をエツチング除去する。その後、硬化した液体ガラス
はＣＦ、系のガスを用いプラズマエツチングで容易に除
去可能である。この際、Ａｔ膜７の残部はエツチングさ
れない。このようにし〔凹＠ａでの段差は初期の１μｍ
から０．７〜０．６μｍ程度に改善され、第１図のＡｌ
膜１０の形成による被覆性が向上する。
なお、以上のことは凹部８だけでな（、その他段差部９
においても同様の効果が得られる。また、液体ガラスの
かわりに〕オドレジストχ用いた際には０．プラズマ、
有機溶剤で除去可能である。
においても同様の効果が得られる。また、液体ガラスの
かわりに〕オドレジストχ用いた際には０．プラズマ、
有機溶剤で除去可能である。
さらＫまた、液体ガラス、７オトレジストのいずれの場
合でも、凹部８１段差部９以外の平坦な部分にこｎらの
膜が形成されたとし工も、こｎらの部分の膜厚は比較的
薄いので、軽いエツチングで除去が出来、凹部８、段差
部９のみＫこｎらの物質ン残丁ことができる。
合でも、凹部８１段差部９以外の平坦な部分にこｎらの
膜が形成されたとし工も、こｎらの部分の膜厚は比較的
薄いので、軽いエツチングで除去が出来、凹部８、段差
部９のみＫこｎらの物質ン残丁ことができる。
以上説明したようＫ、この発明は、ＶＬＳＩの表面に配
線膜を形成した後、この配線膜が形成された主面上の凹
部内面または段差部の前記配線膜上ｋ、前記配線膜に対
するエツチングマスクとなる物質ン埋込み被覆する工程
と、前記エツチングマスクを保護膜として前記凹部内面
または段差部以外の前記配線膜を除去した後、前記エツ
チングマスクン除去することＫより選択的に前記凹部内
面または段差部に前記配線膜を残丁工程と、前記残さｒ
した配線膜の表面に第２層の配＃ｊ膜を形成丁す る工程とからなるので、コンタクトホール、スルーホー
ル部等によりできる凹部や下地の凹凸のためできる段差
部での配線膜の被覆特性ン改善することができ、そのた
め配線歩留りおよび信頼性の高い配線を得ることができ
る利点がある。
線膜を形成した後、この配線膜が形成された主面上の凹
部内面または段差部の前記配線膜上ｋ、前記配線膜に対
するエツチングマスクとなる物質ン埋込み被覆する工程
と、前記エツチングマスクを保護膜として前記凹部内面
または段差部以外の前記配線膜を除去した後、前記エツ
チングマスクン除去することＫより選択的に前記凹部内
面または段差部に前記配線膜を残丁工程と、前記残さｒ
した配線膜の表面に第２層の配＃ｊ膜を形成丁す る工程とからなるので、コンタクトホール、スルーホー
ル部等によりできる凹部や下地の凹凸のためできる段差
部での配線膜の被覆特性ン改善することができ、そのた
め配線歩留りおよび信頼性の高い配線を得ることができ
る利点がある。
第１図（ａ）〜（ｄ）はこの発明の一実施例の配線膜の
製造工程を示した断面図、第２図（ａ）〜（ｅ）は従来
の配線膜の製造工程χ示した断面図、第３図は第２図の
従来の方法の欠点を説明するための断面図である。 図中、１は基板、２は酸化膜、３は金属膜、４は絶縁膜
、５，５ａはフォトレジスト、６はスルーホール、７は
Ａｔ膜、８は凹部、９は段差部、１０はＡｔ膜、１１は
エツチングマスクである。 なお、図中の同一符号は同一または相当部分ン示す。 代理人 大君 増 雄 （外２名ン′Ａ １ 図 第２図 第 ３ 図 手続補正書（自発） １、事件の表示 特願昭５９−２０５０４１号２、
発明の名称 配線膜の形成方法３、補正をする者 事件との関係 特許出願人 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の特許請求の範囲の（閘および発明の詳細な説明
の欄 ６、補正の内容 （１） 明細書の特許請求の範囲を別紙のように補正
する。 （２） 明細書第３頁１３行の「Δ１膜７の断線」を
、ｌ’−Ａｔ膜７の線幅の細りゃ断線」と補正する。 以 上 ２、特許請求の範囲 半導体基板上に皿膜、金属膜、絶縁膜を順次形成してな
る大規模集積回路において、前記大規模集積回路の表面
に配線膜を形成した後、この配線膜が形成された主面上
の段差部の凹部内面および段差部の前記配線膜上に、前
記配線膜に対してエツチングマスクとなる物質を埋込み
被覆する工程と、前記エツチングマスクを保護膜として
前記凹部内面または段差部以外の前記配線膜を除去した
後、前記エツチングマスクを除去することにより選択的
に前記凹部内面および段差部に前記配線膜を残す工程と
、前記残された配線膜の表向にさらに配線膜を形成する
工程とからなり、前記各工程を１回またば複敬回繰り返
すことを特徴とする配線膜の形成方法。
製造工程を示した断面図、第２図（ａ）〜（ｅ）は従来
の配線膜の製造工程χ示した断面図、第３図は第２図の
従来の方法の欠点を説明するための断面図である。 図中、１は基板、２は酸化膜、３は金属膜、４は絶縁膜
、５，５ａはフォトレジスト、６はスルーホール、７は
Ａｔ膜、８は凹部、９は段差部、１０はＡｔ膜、１１は
エツチングマスクである。 なお、図中の同一符号は同一または相当部分ン示す。 代理人 大君 増 雄 （外２名ン′Ａ １ 図 第２図 第 ３ 図 手続補正書（自発） １、事件の表示 特願昭５９−２０５０４１号２、
発明の名称 配線膜の形成方法３、補正をする者 事件との関係 特許出願人 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の特許請求の範囲の（閘および発明の詳細な説明
の欄 ６、補正の内容 （１） 明細書の特許請求の範囲を別紙のように補正
する。 （２） 明細書第３頁１３行の「Δ１膜７の断線」を
、ｌ’−Ａｔ膜７の線幅の細りゃ断線」と補正する。 以 上 ２、特許請求の範囲 半導体基板上に皿膜、金属膜、絶縁膜を順次形成してな
る大規模集積回路において、前記大規模集積回路の表面
に配線膜を形成した後、この配線膜が形成された主面上
の段差部の凹部内面および段差部の前記配線膜上に、前
記配線膜に対してエツチングマスクとなる物質を埋込み
被覆する工程と、前記エツチングマスクを保護膜として
前記凹部内面または段差部以外の前記配線膜を除去した
後、前記エツチングマスクを除去することにより選択的
に前記凹部内面および段差部に前記配線膜を残す工程と
、前記残された配線膜の表向にさらに配線膜を形成する
工程とからなり、前記各工程を１回またば複敬回繰り返
すことを特徴とする配線膜の形成方法。
Claims (1)
- 半導体基板上に酸化膜、金属膜、絶縁膜を順次形成し
てなる大規模集積回路において、前記大規模集積回路の
表面に配線膜を形成した後、この配線膜が形成された主
面上の段差部の凹部内面および段差部の前記配線膜上に
、前記配線膜に対してエッチングマスクとなる物質を埋
込み被覆する工程と、前記エッチングマスクを保護膜と
して前記凹部内面または段差部以外の前記配線膜を除去
した後、前記エッチングマスクを除去することにより選
択的に前記凹部内面および段差部に前記配線膜を残す工
程と、前記残された配線膜の表面にさらに配線膜を形成
する工程とからなり、前記各工程を１回または複数回繰
り返すことを特徴とする配線膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20504184A JPS6180839A (ja) | 1984-09-27 | 1984-09-27 | 配線膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20504184A JPS6180839A (ja) | 1984-09-27 | 1984-09-27 | 配線膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6180839A true JPS6180839A (ja) | 1986-04-24 |
Family
ID=16500465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20504184A Pending JPS6180839A (ja) | 1984-09-27 | 1984-09-27 | 配線膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6180839A (ja) |
-
1984
- 1984-09-27 JP JP20504184A patent/JPS6180839A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS6180839A (ja) | 配線膜の形成方法 | |
| JPS60250650A (ja) | 層間膜のスル−ホ−ル形成方法 | |
| JPH06275577A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH02142162A (ja) | 半導体装置およびその製造方法 | |
| JPS6355784B2 (ja) | ||
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPH036045A (ja) | 半導体装置の製造方法 | |
| KR940004750A (ko) | 스핀 온 클래스(sog)막을 이용한 콘택 제조방법 | |
| JPS63182839A (ja) | 半導体装置 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| JPH0237707A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| KR20030002054A (ko) | 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택형성방법 | |
| JPH01225337A (ja) | 半導体装置の製造方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| JPH0574759A (ja) | 半導体装置の製造方法 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPS6336547A (ja) | 半導体装置の製造方法 | |
| JPH0729886A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0337857B2 (ja) | ||
| JPS5826659B2 (ja) | 半導体装置の電極形成法 | |
| JPS61180456A (ja) | 半導体装置の製造方法 | |
| JPH0457342A (ja) | 半導体装置の製造方法 |