JPS6181667A - トランジスタ装置の製法及び半導体装置の製法 - Google Patents
トランジスタ装置の製法及び半導体装置の製法Info
- Publication number
- JPS6181667A JPS6181667A JP13765185A JP13765185A JPS6181667A JP S6181667 A JPS6181667 A JP S6181667A JP 13765185 A JP13765185 A JP 13765185A JP 13765185 A JP13765185 A JP 13765185A JP S6181667 A JPS6181667 A JP S6181667A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- oxide
- gate electrode
- transistor device
- oxide coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000576 coating method Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 27
- 239000011248 coating agent Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 21
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 18
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 16
- 239000010936 titanium Substances 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 16
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 14
- 229910052750 molybdenum Inorganic materials 0.000 claims description 13
- 239000011733 molybdenum Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 239000005360 phosphosilicate glass Substances 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 6
- 230000008018 melting Effects 0.000 claims 6
- 238000002844 melting Methods 0.000 claims 6
- 150000002739 metals Chemical class 0.000 claims 3
- 238000007789 sealing Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 19
- 239000011521 glass Substances 0.000 description 5
- 238000000280 densification Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101150110330 CRAT gene Proteins 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は半導体装置、更に具体的に云えば、ＭＯＳ
ＶＬＳＩｔ−ランジスタの製造に関する。
ＶＬＳＩｔ−ランジスタの製造に関する。
従来の技術及び問題点
１メガビツト装置の様な高密度のＤＲＡＭアレーでは、
ポリシリコン←、較べてモリブデンの抵抗値が一周小さ
い為に、モリブデン・ゲートを持つＭＯＳアクセス・ト
ランジスタ及びモリブデンのワード線が用いられている
。同じく、これらのアクセス・トランジスタに対するソ
ース・ドレイン（モート）領域の表面をシリサイド化し
又はクラット層を被覆して、これらの領域の直列抵抗値
を下げるのが有利である。然し、同じ装置に対して金属
ゲート・プロセス及び直接反応被覆モート・プロセスの
両方を実施しようとすると、被覆モート・プロセスで未
反応の金属を剥す為に使われる薬品が、金属ゲート・カ
プセル封じ層の゛欠陥を介して、金属ゲート材料を侵食
する慣れがある為に、問題が起った。理論的には、この
問題は、金属モリブデンを侵食しない様な、未反応金属
チタンを剥す酸を使うことによって解決することが出来
る。
ポリシリコン←、較べてモリブデンの抵抗値が一周小さ
い為に、モリブデン・ゲートを持つＭＯＳアクセス・ト
ランジスタ及びモリブデンのワード線が用いられている
。同じく、これらのアクセス・トランジスタに対するソ
ース・ドレイン（モート）領域の表面をシリサイド化し
又はクラット層を被覆して、これらの領域の直列抵抗値
を下げるのが有利である。然し、同じ装置に対して金属
ゲート・プロセス及び直接反応被覆モート・プロセスの
両方を実施しようとすると、被覆モート・プロセスで未
反応の金属を剥す為に使われる薬品が、金属ゲート・カ
プセル封じ層の゛欠陥を介して、金属ゲート材料を侵食
する慣れがある為に、問題が起った。理論的には、この
問題は、金属モリブデンを侵食しない様な、未反応金属
チタンを剥す酸を使うことによって解決することが出来
る。
その例としては希釈塩化水素酸又は希釈硫酸が考えられ
る。実際には、ゲート材料及び被覆材料を考慮に入れた
選択的な酸を用いる方法は、次に述べる理由で旨くゆか
ないことが判った。モート被覆の為にデポジットした金
属が反応して、露出シリコン領域の上に珪化物を形成す
るが、チタンが珪化作業に使われる炉のガス並びにプラ
ズマ酸化物カプセル封じ剤と反応する為に、希望する通
り（酸化物領域の上で純粋な金属のま）でいない。
る。実際には、ゲート材料及び被覆材料を考慮に入れた
選択的な酸を用いる方法は、次に述べる理由で旨くゆか
ないことが判った。モート被覆の為にデポジットした金
属が反応して、露出シリコン領域の上に珪化物を形成す
るが、チタンが珪化作業に使われる炉のガス並びにプラ
ズマ酸化物カプセル封じ剤と反応する為に、希望する通
り（酸化物領域の上で純粋な金属のま）でいない。
希釈塩化水素酸は炉で処理したチタンを有効に除去しな
い。希釈硫酸は炉で処理された金属チタンを除去するが
、プラズマ酸化物カプセル封じの界面に形成された導電
界面層でとまる。
い。希釈硫酸は炉で処理された金属チタンを除去するが
、プラズマ酸化物カプセル封じの界面に形成された導電
界面層でとまる。
間 を解決する の び
この発明の主な目的は、ＶＬＳＩ ＭＯ８装置、特に
金属ゲート被覆モート装置を！ｌｔ造する改良された方
法を提供することである。別の目的は、カプセル封じさ
れた高融点金属ゲートの望ましくないエツチングをせず
に、シリコン・スライスの表面から未反応の高融点金属
をエツチングする方法を提供することである。
金属ゲート被覆モート装置を！ｌｔ造する改良された方
法を提供することである。別の目的は、カプセル封じさ
れた高融点金属ゲートの望ましくないエツチングをせず
に、シリコン・スライスの表面から未反応の高融点金属
をエツチングする方法を提供することである。
この発明の１実施例では、要点は、下側層のドープされ
ていない硝子と上側層の燐でドープした硝子とで構成さ
れた２層の硝子カプセル封じ（又はそれと同等であるが
、ドーピング濃度を連続的に変えたドープ硝子）を使う
ことにより、希釈硫酸だけを用いて、炉で処理されたチ
タンを除去することが可能になることである。燐をドー
プした硝子（燐珪酸塩硝子）の付加的な層をデポジット
して稠密化する時、導電界面層（これは前に述べた様に
硫酸によって除去されない）の形成が起らない。この２
重層の特徴は、キャップ酸化物及び側壁酸化物の両方の
層にドープしていないプラズマ酸化物層だけを用いる従
来使われていたプロセスの流れと対照的である。セルフ
ァライン シリサイド プロセスの様に、キャップ酸化
物を使わないプロセスでは、この発明の方法は、普通起
るゲート・ドレイン間短絡（導電界面層による）を除去
するのに役立つ。
ていない硝子と上側層の燐でドープした硝子とで構成さ
れた２層の硝子カプセル封じ（又はそれと同等であるが
、ドーピング濃度を連続的に変えたドープ硝子）を使う
ことにより、希釈硫酸だけを用いて、炉で処理されたチ
タンを除去することが可能になることである。燐をドー
プした硝子（燐珪酸塩硝子）の付加的な層をデポジット
して稠密化する時、導電界面層（これは前に述べた様に
硫酸によって除去されない）の形成が起らない。この２
重層の特徴は、キャップ酸化物及び側壁酸化物の両方の
層にドープしていないプラズマ酸化物層だけを用いる従
来使われていたプロセスの流れと対照的である。セルフ
ァライン シリサイド プロセスの様に、キャップ酸化
物を使わないプロセスでは、この発明の方法は、普通起
るゲート・ドレイン間短絡（導電界面層による）を除去
するのに役立つ。
この発明に特有と考えられる新規な特／４敗は特許請求
の範囲に記載しであるが４この発明自体、並びにその他
の特徴及び利点は、以下図面について詳しく説明する所
から、最もよく理解されよう。
の範囲に記載しであるが４この発明自体、並びにその他
の特徴及び利点は、以下図面について詳しく説明する所
から、最もよく理解されよう。
実施例
第１図乃至第５図について、シリサイド化されたソース
／ドレイン領域を持つモリブデン・ゲート・トランジス
タを製造する方法を説明する。第１図に示す様に、シリ
コン基板１０をゲート酸化物として作用する薄い熱酸化
物１１で被覆する。
／ドレイン領域を持つモリブデン・ゲート・トランジス
タを製造する方法を説明する。第１図に示す様に、シリ
コン基板１０をゲート酸化物として作用する薄い熱酸化
物１１で被覆する。
酸化物１１は例えば厚さが２００乃至３００人であって
よい。ゲート酸化物１１の上に大体２．５００人の厚さ
で、モリブデン層１２を被着する。酸化シリコンのデポ
ジツシヨンにより、モリブデンをキャップ酸化物層１３
で覆う。次に、第２図に示す様に、普通の写真製版によ
るパターン形成により、ゲートを限定し、大体１．５又
は２ミクロンの寸法を持つトランジスタ・ゲート１４を
残す。表面に別の酸化シリコン被覆１６を被覆し、この
被覆をＲＩＥエッチ（反応性イオンエッチ）の様な異方
性エッチにかけて、第３図に示す様に、側壁酸化物１７
だけを残す。
よい。ゲート酸化物１１の上に大体２．５００人の厚さ
で、モリブデン層１２を被着する。酸化シリコンのデポ
ジツシヨンにより、モリブデンをキャップ酸化物層１３
で覆う。次に、第２図に示す様に、普通の写真製版によ
るパターン形成により、ゲートを限定し、大体１．５又
は２ミクロンの寸法を持つトランジスタ・ゲート１４を
残す。表面に別の酸化シリコン被覆１６を被覆し、この
被覆をＲＩＥエッチ（反応性イオンエッチ）の様な異方
性エッチにかけて、第３図に示す様に、側壁酸化物１７
だけを残す。
砒素をドープ剤として使って、こ１でｎ＋打込みを実施
し、第３図に見られる様に、ソース／ドレイン領域１８
を作る。領１４１Ｂはモート領域とも呼ぶが、後で説明
する様に、この後シリサイド化又はクラッド被覆される
。最初に、モリブデン１２をこの後で使われるエッチャ
ントと反応しない様に保護する何等かの措置を講じ・な
ければならない。
し、第３図に見られる様に、ソース／ドレイン領域１８
を作る。領１４１Ｂはモート領域とも呼ぶが、後で説明
する様に、この後シリサイド化又はクラッド被覆される
。最初に、モリブデン１２をこの後で使われるエッチャ
ントと反応しない様に保護する何等かの措置を講じ・な
ければならない。
この発明では、モリブデンを保護する１つの方法が、別
々にデポジットしたキャップ酸化物１３と側壁プラズマ
酸化物１７とを更に完全に結合する為に、プロセス内の
この時点で蒸気稠密化（５ｔｅａｌ ｃｔｅｎｓｔｒｔ
ｃａｔｔｏｎ）工程を付は加えることである。これによ
って接合１９が密封される。蒸気稠密化は、例えば９０
０℃で９分間蒸気内で行なうことが出来る。
々にデポジットしたキャップ酸化物１３と側壁プラズマ
酸化物１７とを更に完全に結合する為に、プロセス内の
この時点で蒸気稠密化（５ｔｅａｌ ｃｔｅｎｓｔｒｔ
ｃａｔｔｏｎ）工程を付は加えることである。これによ
って接合１９が密封される。蒸気稠密化は、例えば９０
０℃で９分間蒸気内で行なうことが出来る。
別の実施例として、プラズマ・デポジット・キャップ酸
化物１３又は側壁酸化物１７の内の一方又は両方を、非
常に薄いが連続的なプラズマ酸化物ｍ＜これは前は裸で
あったモリブデンを炉の中に導入することが出来る様に
する）と、高温低圧化学気相堆積よる酸化物の一層厚手
の層とで構成された層状構造に置き換えることにより、
更に品質の高い酸化物が得られる。その場合の構造は第
４図に示す様になる。第４図は第３図と同様であるが、
拡大しである。この図では、層１３及び１７が、２重１
１１３ａ、１３ｂと、１７ａ。
化物１３又は側壁酸化物１７の内の一方又は両方を、非
常に薄いが連続的なプラズマ酸化物ｍ＜これは前は裸で
あったモリブデンを炉の中に導入することが出来る様に
する）と、高温低圧化学気相堆積よる酸化物の一層厚手
の層とで構成された層状構造に置き換えることにより、
更に品質の高い酸化物が得られる。その場合の構造は第
４図に示す様になる。第４図は第３図と同様であるが、
拡大しである。この図では、層１３及び１７が、２重１
１１３ａ、１３ｂと、１７ａ。
１７ｂとなって現われる。
今述べた２重層形は、燐をドープした大気圧のＣｖＤに
よる酸化物１３及び１７（プラズマ・デポジット酸化物
の代り）によっても達成することが出来る。このＣＶＤ
酸化物は、燐珪酸塩硝子又はＰＳＧとも呼ぶが、多重バ
ス・デポジツシヨン装置を用いてデポジットできるが、
厚手のＭＬＯ。
よる酸化物１３及び１７（プラズマ・デポジット酸化物
の代り）によっても達成することが出来る。このＣＶＤ
酸化物は、燐珪酸塩硝子又はＰＳＧとも呼ぶが、多重バ
ス・デポジツシヨン装置を用いてデポジットできるが、
厚手のＭＬＯ。
即ち、多重レベル酸化物に使われる普通の多重パスの代
りに、１つのパスを使う。この装置は、こういう単一層
に対して使われる単一層厚子ＭＬＯ装置によって得られ
る制御に較べて、更によい制御が得られるという利点が
ある。ターゲットは、夫々１．０００人又は５００人の
プラズマ・デポジット・デポジット酸化物１！１３ａ又
は１７ａの上の厚さ２．０００人又は１．５００人のＰ
ＳＧ層１３ｂ又は１７ｂである。これによって側壁酸化
物１７の合計の厚さは３．０００人になる。キャップ酸
化物１３は２層で約２．０００人である。
りに、１つのパスを使う。この装置は、こういう単一層
に対して使われる単一層厚子ＭＬＯ装置によって得られ
る制御に較べて、更によい制御が得られるという利点が
ある。ターゲットは、夫々１．０００人又は５００人の
プラズマ・デポジット・デポジット酸化物１！１３ａ又
は１７ａの上の厚さ２．０００人又は１．５００人のＰ
ＳＧ層１３ｂ又は１７ｂである。これによって側壁酸化
物１７の合計の厚さは３．０００人になる。キャップ酸
化物１３は２層で約２．０００人である。
２番目の層としてＰＳＧ硝子を、使うと、（１）応力が
一層少なくなり、ひず割れを生ずる傾向が少なくなり、
（り金属ゲートの処理に関係を持つことがあるナトリウ
ム又はその他の移動性イオンのゲッタ作用を補助するこ
とが出来るという利点がある。
一層少なくなり、ひず割れを生ずる傾向が少なくなり、
（り金属ゲートの処理に関係を持つことがあるナトリウ
ム又はその他の移動性イオンのゲッタ作用を補助するこ
とが出来るという利点がある。
処理を続けて、第５図に見られる様に、チタンの薄い被
覆２０をデポジットし、炉の中でこのスライスに熱を加
えて、このチタンをシリコンと反応させて、モート区域
の表面に珪化チタン２１を作る。希釈硫酸だけを用いて
、ゲート１５の頂部に残っているチタン２０を除去する
。
覆２０をデポジットし、炉の中でこのスライスに熱を加
えて、このチタンをシリコンと反応させて、モート区域
の表面に珪化チタン２１を作る。希釈硫酸だけを用いて
、ゲート１５の頂部に残っているチタン２０を除去する
。
この発明を実施例について説明したが、この説明はこの
発明を制約するものと解してはならない。
発明を制約するものと解してはならない。
以上の説明から、当業者にはこの実施例の種々の変更並
びにこの発明のその他の実施例が容易に考えられよう。
びにこの発明のその他の実施例が容易に考えられよう。
従って、特許請求の範囲は、この発明の範囲内に含まれ
るこれらの全ての変更及び実施例を包括するものである
ことを承知されたい。
るこれらの全ての変更及び実施例を包括するものである
ことを承知されたい。
第１図乃至第５図はこの発明の製造過程の種々の段階に
於ける半導体スライスのごく小さな一部分を著しく拡大
した側面断面図である。 符号の説明 １０：シリコン基板 １２：モリブデン層 １３：キャップ酸化物層 １４：ゲート １７：側壁酸化物 ２０：チタン被覆 ２１：珪化チタン
於ける半導体スライスのごく小さな一部分を著しく拡大
した側面断面図である。 符号の説明 １０：シリコン基板 １２：モリブデン層 １３：キャップ酸化物層 １４：ゲート １７：側壁酸化物 ２０：チタン被覆 ２１：珪化チタン
Claims (20)
- （１）シリコン本体の面上にゲート電極を形成し、該ゲ
ート電極の上に酸化物被覆を設ける工程、酸化物をデポ
ジットし、異方性エッチングをすることにより、前記ゲ
ート電極の側壁の上に酸化物被覆を形成する工程、 ここで前記ゲート電極の頂部及び側壁上の酸化物被覆は
別々のデポジツシヨンによつて作られるが、該酸化物被
覆の間の界面で非滲透性になる様に封着されており、 前記本体の面の上に金属層を被着し、該金属を、前記ゲ
ート電極並びに側壁酸化物によつて覆われていない区域
で、前記本体の面のシリコンと反応させる工程、 その後エッチングにより、ゲート電極を乱さずに、前記
本体の面から未反応の金属を除去する工程 を含むトランジスタ装置の製法。 - （２）特許請求の範囲第１項に記載したトランジスタ装
置の製法に於て、前記ゲート電極が高融点金属であり、
前記金属層が異なる高融点金属であるトランジスタ装置
の製法。 - （３）特許請求の範囲第１項に記載したトランジスタ装
置の製法に於て、各々の酸化物被覆が第１のプラズマ・
デポジット被覆及び第２の燐をドープしたＣＶＤ酸化物
被覆を含んでいるトランジスタ装置の製法。 - （４）特許請求の範囲第１項に記載した方法に於て、前
記金属層がチタンであるトランジスタ装置の製法。 - （５）特許請求の範囲第４項に記載したトランジスタ装
置の製法に於て、前記エッチング工程が希釈硫酸を用い
るトランジスタ装置の製法。 - （６）特許請求の範囲第１項に記載したトランジスタ装
置の製法に於て、前記ゲート電極がモリブデンであり、
前記金属層がチタンであり、前記エッチング工程が硫酸
を用いるトランジスタ装置の製法。 - （７）特許請求の範囲第６項に記載した装置の製法に於
て、前記酸化物被覆がプラズマ・デポジット層及び燐珪
酸塩硝子層の２層であるトランジスタ装置の製法。 - （８）シリコン本体の面上に電極を形成し、該電極の頂
部の上に酸化物被覆を設ける工程、 酸化物をデポジットすること並びに異方性エッチングに
より、前記電極の側壁上に酸化物被覆を形成する工程、 ここで、前記電極の頂部上及び側壁上の酸化物被覆は別
々のデポジツシヨンによつて作られるが、酸化物被覆の
間の界面で非滲透性となる様に封着されており、 前記本体の面の上に導電材料の層を被着して、該材料を
、前記電極並びに側壁酸化物によつて覆われていない区
域にある前記本体の面のシリコンと反応させる工程、 その後、導電材料の選択的なエッチングにより、前記電
極をエッチせずに、前記面から未反応の導電材料を除去
する工程 を含む半導体装置の製法。 - （９）特許請求の範囲第８項に記載した半導体装置の製
法に於て、前記電極が高融点金属であり、前記導電材料
の層が異なる高融点金属である半導体装置の製法。 - （１０）特許請求の範囲第８項に記載した半導体装置の
製法に於て、各々の酸化物被覆が第１のプラズマ・デポ
ジット被覆及び第２の燐をドープしたＣＶＤ酸化物被覆
を含んでいる半導体装置の製法。 - （１１）特許請求の範囲第８項に記載した半導体装置の
製法に於て、前記導電材料の層がチタンである半導体装
置の製法。 - （１２）特許請求の範囲第１１項に記載した半導体装置
の製法に於て、前記エッチング工程が希釈硫酸を用いる
半導体装置の製法。 - （１３）特許請求の範囲第８項に記載した半導体装置の
製法に於て、前記電極がモリブデンであり、前記導電材
料の層がチタンであり、前記エッチング工程が硫酸を用
いる半導体装置の製法。 - （１４）特許請求の範囲第１３項に記載した半導体装置
の製法に於て、前記酸化物被覆がプラズマ・デポジット
層及び燐珪酸塩硝子層の２層である半導体装置の製法。 - （１５）シリコン本体の面上にあるゲート電極であつて
その頂部の上に酸化物被覆を備えたゲート電極と、 前記ゲート電極の側壁上にのみある側壁酸化物被覆と、 前記本体の面上の金属層とを有し、 前記ゲート電極の頂部並びに側壁上の酸化物被覆は別々
の被覆を封着して、該酸化物被覆の間の界面で非滲透性
になる様にし、前記金属は、前記ゲート電極並びに側壁
酸化物によつて覆われていない区域にある前記面のシリ
コンと反応しているトランジスタ装置。 - （１６）特許請求の範囲第１５項に記載したトラン ジ
スタ装置に於て、前記ゲート電極が高融点金属であり、
前記金属層が異なる高融点金属であるトランジスタ装置
。 - （１７）特許請求の範囲第１５項に記載したトランジス
タ装置に於て、各々の酸化物被覆が第１のプラズマ・デ
ポジット被覆及び第２の燐をドープしたＣＶＤ酸化物被
覆を含んでいるトランジスタ装置。 - （１８）特許請求の範囲１５項に記載したトランジスタ
装置に於て、前記金属層がチタンであるトランジスタ装
置。 - （１９）特許請求の範囲第１５項に記載したトランジス
タ装置に於て、前記ゲート電極がモリブデンであり、前
記金属層がチタンであるトランジスタ装置。 - （２０）特許請求の範囲第１９項に記載したトランジス
タ装置に於て、前記酸化物被覆がプラズマ・デポジット
層及び燐珪酸塩硝子層の２層であるトランジスタ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US62407584A | 1984-06-25 | 1984-06-25 | |
| US624075 | 1984-06-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6181667A true JPS6181667A (ja) | 1986-04-25 |
| JPH0620078B2 JPH0620078B2 (ja) | 1994-03-16 |
Family
ID=24500546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60137651A Expired - Lifetime JPH0620078B2 (ja) | 1984-06-25 | 1985-06-24 | トランジスタ装置の製法及び半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620078B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203104A (ja) * | 2005-01-24 | 2006-08-03 | Mitsubishi Electric Corp | 半導体レーザ装置およびその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56164580A (en) * | 1980-04-17 | 1981-12-17 | Western Electric Co | Method of producing transistor device |
| JPS5799775A (en) * | 1980-12-12 | 1982-06-21 | Toshiba Corp | Manufacture of semiconductor device |
| JPS59186374A (ja) * | 1983-04-07 | 1984-10-23 | Sony Corp | 半導体装置の製法 |
-
1985
- 1985-06-24 JP JP60137651A patent/JPH0620078B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56164580A (en) * | 1980-04-17 | 1981-12-17 | Western Electric Co | Method of producing transistor device |
| JPS5799775A (en) * | 1980-12-12 | 1982-06-21 | Toshiba Corp | Manufacture of semiconductor device |
| JPS59186374A (ja) * | 1983-04-07 | 1984-10-23 | Sony Corp | 半導体装置の製法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203104A (ja) * | 2005-01-24 | 2006-08-03 | Mitsubishi Electric Corp | 半導体レーザ装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0620078B2 (ja) | 1994-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4641417A (en) | Process for making molybdenum gate and titanium silicide contacted MOS transistors in VLSI semiconductor devices | |
| JP2607503B2 (ja) | 二重誘電体ｍｏｓゲート絶縁装置とその形成方法 | |
| US5238863A (en) | Process for fabricating gate insulating structure of a charge coupled device | |
| KR19990000815A (ko) | 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법 | |
| JPS6181667A (ja) | トランジスタ装置の製法及び半導体装置の製法 | |
| US7375015B2 (en) | Manufacturing method which prevents abnormal gate oxidation | |
| JPS6312152A (ja) | 半導体装置およびその製造方法 | |
| JPH11204757A (ja) | 半導体素子の製造方法 | |
| JP2545907B2 (ja) | 半導体装置の製造方法 | |
| US6214713B1 (en) | Two step cap nitride deposition for forming gate electrodes | |
| KR100317338B1 (ko) | 반도체 소자 제조 방법 | |
| JPH07183515A (ja) | 半導体装置の製造方法 | |
| JPH06232155A (ja) | 半導体装置の製造方法 | |
| JPS58116751A (ja) | 半導体装置の製造方法 | |
| JP2717661B2 (ja) | 絶縁膜の形成方法 | |
| JPH02114641A (ja) | 半導体装置の製造方法 | |
| JPH0377661B2 (ja) | ||
| KR20030049594A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR970000445Y1 (ko) | 반도체장치 | |
| JPH03278576A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS63114211A (ja) | 半導体装置の製造方法 | |
| JPH06268155A (ja) | 半導体装置の絶縁膜保護方法と容量素子の製造方法 | |
| JPS62194658A (ja) | 半導体装置の製造方法 | |
| JPS6181665A (ja) | 半導体領域の形成方法 | |
| JPS61290771A (ja) | 半導体記憶装置の製造方法 |