JPS6182261A - 入出力システム - Google Patents
入出力システムInfo
- Publication number
- JPS6182261A JPS6182261A JP19033984A JP19033984A JPS6182261A JP S6182261 A JPS6182261 A JP S6182261A JP 19033984 A JP19033984 A JP 19033984A JP 19033984 A JP19033984 A JP 19033984A JP S6182261 A JPS6182261 A JP S6182261A
- Authority
- JP
- Japan
- Prior art keywords
- byte
- input
- transfer
- counter
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、チャネル処理方式に係わり１．特に入出力装
置とチャネルとの間のデータ転送を任意のバイト数で行
い得ると共にチャネルの処理を簡単化出来るようにした
転送制御方式に関するものである。
置とチャネルとの間のデータ転送を任意のバイト数で行
い得ると共にチャネルの処理を簡単化出来るようにした
転送制御方式に関するものである。
マルチプレクサ・チャネルにおいては、一回の入出力装
置との結合で転送されるバイト数は１バイト又は数バイ
トであり、これは入出力装置の種類に依存する。従来の
マルチプレクサ・チャネルにおける転送制御手順は、１
バイト転送されると次の転送要求が発生し、該転送要求
を認識するとバイト・カウント値の更新や次の転送デー
タの設定若しくは格納を行う。転送バイト数が数バイト
の場合、転送データを一時記憶し、１バイト毎に前記処
理手順を繰り返す。従って、一台の入出力装置に対する
処理時間は、転送バイト幅に比例して大きくなる為、マ
ルチプレクサ・チャネルに対する影響が無視出来ない。
置との結合で転送されるバイト数は１バイト又は数バイ
トであり、これは入出力装置の種類に依存する。従来の
マルチプレクサ・チャネルにおける転送制御手順は、１
バイト転送されると次の転送要求が発生し、該転送要求
を認識するとバイト・カウント値の更新や次の転送デー
タの設定若しくは格納を行う。転送バイト数が数バイト
の場合、転送データを一時記憶し、１バイト毎に前記処
理手順を繰り返す。従って、一台の入出力装置に対する
処理時間は、転送バイト幅に比例して大きくなる為、マ
ルチプレクサ・チャネルに対する影響が無視出来ない。
特に、マイクロプログラム制御のマルチプレクサ・チャ
ネルの場合、走行ステップ数の増大を招く。また、一台
のマルチプレクサ・チャネルに対し種々のバイト幅の入
出力装置を接続した場合でも、基本的には１バイト幅で
処理されるため、マルチプレクサ・チャネルの性能がバ
イト幅の広い入出力装置により制限されることになる。
ネルの場合、走行ステップ数の増大を招く。また、一台
のマルチプレクサ・チャネルに対し種々のバイト幅の入
出力装置を接続した場合でも、基本的には１バイト幅で
処理されるため、マルチプレクサ・チャネルの性能がバ
イト幅の広い入出力装置により制限されることになる。
この問題点は入出力装置のデータ転送幅をマルチプレク
サ・チャネルが意識していない為に生じるものである。
サ・チャネルが意識していない為に生じるものである。
本発明は、上記の考察に基づくものであって、データ転
送に要する処理時間（但し入出力装置との実際のデータ
送受信に要する時間は除く）を転送バイト幅に関係なく
一定とすることにより、マルチプレクサ・チャネルのデ
ータ転送能力を向上させることを目的としている。
送に要する処理時間（但し入出力装置との実際のデータ
送受信に要する時間は除く）を転送バイト幅に関係なく
一定とすることにより、マルチプレクサ・チャネルのデ
ータ転送能力を向上させることを目的としている。
〔目的を達成するための手段〕
そしてそのため本発明の転送制御方式は、メモリと、マ
ルチプレクサ・チャネルと、複数の入出力装置とを具備
する入出力システムにおける転送制御方式であって、前
記マルチプレクサ・チャネルは、一回の結合での入出力
装置とのバイト数をカウントするローカル・カウンタと
、結合時の転送バイト数を指定するバイト・リクエスト
・レジスタと、バイト・カウント値がセットされるバイ
ト・カウンタ・レジスタと、人出カバソファと、前記バ
イト・リクエスト・レジスタの値と前記ローカル・カウ
ンタの値とを比較し両者が一致した時に処理要求を発行
する比較手段と、前記処理要求が発行された時に前記バ
イト・カウンタ・レジスタの値をローカル・カウンタの
値だけ減らず減算手段とを具備すると共に、前記処理要
求が発行されたときにサブチャネルを介して前記人出カ
バソファと前記メモリとの間のデータ転送を行うよう構
成されていることを特徴とするものである。
ルチプレクサ・チャネルと、複数の入出力装置とを具備
する入出力システムにおける転送制御方式であって、前
記マルチプレクサ・チャネルは、一回の結合での入出力
装置とのバイト数をカウントするローカル・カウンタと
、結合時の転送バイト数を指定するバイト・リクエスト
・レジスタと、バイト・カウント値がセットされるバイ
ト・カウンタ・レジスタと、人出カバソファと、前記バ
イト・リクエスト・レジスタの値と前記ローカル・カウ
ンタの値とを比較し両者が一致した時に処理要求を発行
する比較手段と、前記処理要求が発行された時に前記バ
イト・カウンタ・レジスタの値をローカル・カウンタの
値だけ減らず減算手段とを具備すると共に、前記処理要
求が発行されたときにサブチャネルを介して前記人出カ
バソファと前記メモリとの間のデータ転送を行うよう構
成されていることを特徴とするものである。
第１図はマルチプレクサ・チャネルの概要を示す図であ
る。第１図において、１はメモリ、２はマルチプレクサ
・チャネル、３−１と３−２はサブチャネル、４はマイ
クロプロセッサ、５−１と５−２はバッファ、６は入出
力バソファをそれぞれ示している。マルチプレクサ・チ
ャネル２は、サブチャネル３−１と３−２及びマイクロ
プロセッサ４を有している。サブチャネルは２台しか示
されていないが、サブチャネルは入出力装置の数だけ存
在するものである。サブチャネル３−１はバッファ５−
１を有しており、サブチャネル３−２はバッ゛ファ５−
２を有している。マイクロプロセッサ４は、マルチプレ
クサ・チャネル２全体を制御するものである。人出力バ
ッファ６は入出力装置へ送るべきデータ又は入出力装置
から送られて来たデータを一時的に保持するものである
。
る。第１図において、１はメモリ、２はマルチプレクサ
・チャネル、３−１と３−２はサブチャネル、４はマイ
クロプロセッサ、５−１と５−２はバッファ、６は入出
力バソファをそれぞれ示している。マルチプレクサ・チ
ャネル２は、サブチャネル３−１と３−２及びマイクロ
プロセッサ４を有している。サブチャネルは２台しか示
されていないが、サブチャネルは入出力装置の数だけ存
在するものである。サブチャネル３−１はバッファ５−
１を有しており、サブチャネル３−２はバッ゛ファ５−
２を有している。マイクロプロセッサ４は、マルチプレ
クサ・チャネル２全体を制御するものである。人出力バ
ッファ６は入出力装置へ送るべきデータ又は入出力装置
から送られて来たデータを一時的に保持するものである
。
第２図は本発明の１実施例構成を示す図である。
第２図において、７はバイト・リクエスト・レジスタ、
８はローカル・カウンタ、９はバイト・カウンタ・レジ
スタ、１０は比較器、１１は減算器、１２−１は入出力
装置、１３はゲートをそれぞれ示している。符号６．
７． ８． ９．１０． ＩＬ １３．の部分は、マル
チプレクサ・チャネル２内に存在する。
８はローカル・カウンタ、９はバイト・カウンタ・レジ
スタ、１０は比較器、１１は減算器、１２−１は入出力
装置、１３はゲートをそれぞれ示している。符号６．
７． ８． ９．１０． ＩＬ １３．の部分は、マル
チプレクサ・チャネル２内に存在する。
入出力バソファ６はｎ＋１個の部分から構成されている
。バイト・リクエスト・レジスタ７には要求転送バイト
幅がセットされる。ローカル・カウンタ８は、入出力装
置１２ ｉとの転送バイト数をカウントするものであ
る。バイト・カウンタ・レジスタ９にはサブチャネル３
−ｉ内のバイト・カウンタの値がセットされる。比較器
１０は、ローカル・カウンタ８の値がバイト・リクエス
ト・レジスタ７の値と一致すると、チャネル（マイクロ
プログラム）に対して処理要求ＣＨＲＥ口を発行するも
のある。減算器１１は、処理要求ＣＩ（ＲＥＱが発行さ
れた時、バイト・カウンタ・レジスタ９の値からローカ
ル・カウンタ８の値を減算し、これを再びバイト・カウ
ンタ・レジスタ９にセットするものである。人出力バッ
ファ６に１バイトのデータが送られて来る度又は入出力
バソファ６から入出力装置１２−１に１ハイドのデータ
が送られる度に、カウント・アンプ指示信号ＵＰが「１
」になり、ローカル・カウンタ８の値がカウント・アッ
プされる。ＲＥＡＤの場合には処理要求ＣＩＩＲＥＱが
発行されると、マイクロプロセッサ４のマイクロプログ
ラムの制御により、入出力バッファ６のデータがサブチ
ャネル３−ｉのバッファ５−ｉを経由してメモリ１に格
納される。ＷＲＩＴＥの場合には処理要求ＣＩＩＲＥＱ
が発行されると、マイクロプロセッサ４の制御により、
メモリ１のデータがサブチャネル３−４のバッファ５−
ｉを経由して入出力バソファ６に格納される。
。バイト・リクエスト・レジスタ７には要求転送バイト
幅がセットされる。ローカル・カウンタ８は、入出力装
置１２ ｉとの転送バイト数をカウントするものであ
る。バイト・カウンタ・レジスタ９にはサブチャネル３
−ｉ内のバイト・カウンタの値がセットされる。比較器
１０は、ローカル・カウンタ８の値がバイト・リクエス
ト・レジスタ７の値と一致すると、チャネル（マイクロ
プログラム）に対して処理要求ＣＨＲＥ口を発行するも
のある。減算器１１は、処理要求ＣＩ（ＲＥＱが発行さ
れた時、バイト・カウンタ・レジスタ９の値からローカ
ル・カウンタ８の値を減算し、これを再びバイト・カウ
ンタ・レジスタ９にセットするものである。人出力バッ
ファ６に１バイトのデータが送られて来る度又は入出力
バソファ６から入出力装置１２−１に１ハイドのデータ
が送られる度に、カウント・アンプ指示信号ＵＰが「１
」になり、ローカル・カウンタ８の値がカウント・アッ
プされる。ＲＥＡＤの場合には処理要求ＣＩＩＲＥＱが
発行されると、マイクロプロセッサ４のマイクロプログ
ラムの制御により、入出力バッファ６のデータがサブチ
ャネル３−ｉのバッファ５−ｉを経由してメモリ１に格
納される。ＷＲＩＴＥの場合には処理要求ＣＩＩＲＥＱ
が発行されると、マイクロプロセッサ４の制御により、
メモリ１のデータがサブチャネル３−４のバッファ５−
ｉを経由して入出力バソファ６に格納される。
次に第２図の実施例の動作について説明する。
転送バイト幅のｍバイトの入出力装置１２−１に対して
起動が掛けられると、マイクロプログラムは対応するサ
ブチャネル３−ｉを確定し、サブチャネル３−ｉの中に
保持されている転送バイト幅ｍをバイト・リクエスト・
レジスタ７にセントする。
起動が掛けられると、マイクロプログラムは対応するサ
ブチャネル３−ｉを確定し、サブチャネル３−ｉの中に
保持されている転送バイト幅ｍをバイト・リクエスト・
レジスタ７にセントする。
同時に、ローカル・カウンタ８の初期化処理及びバイト
・カウンタ・レジスタ９の設定を行う。入出力装置１２
−１との間でデータ転送が行われると、１バイト転送毎
にローカル・カウンタ８の値がカウント・アップされ、
ハ゛イト・リクエスト・レジスタ７の値と比較され、一
致すると、マイクロプログラムに対して次の転送処理要
求ＣＩＩＲＥＱが発行される。また、バイト・カウンタ
・レジスタ９のイ直は、ローカル・カウンタ８のイ直だ
げ減らされる。
・カウンタ・レジスタ９の設定を行う。入出力装置１２
−１との間でデータ転送が行われると、１バイト転送毎
にローカル・カウンタ８の値がカウント・アップされ、
ハ゛イト・リクエスト・レジスタ７の値と比較され、一
致すると、マイクロプログラムに対して次の転送処理要
求ＣＩＩＲＥＱが発行される。また、バイト・カウンタ
・レジスタ９のイ直は、ローカル・カウンタ８のイ直だ
げ減らされる。
マイクロプログラム側では、処理要求ＣＩＩＩ？Ｅ口を
認識すると、処理要求ＣＨＲＨＱを発行した入出力装置
１２−ｊ及びサブチャネル３−ｉを確定し、サブチャネ
ル３−ｉ内のバイト・カウンタ値を参照する。
認識すると、処理要求ＣＨＲＨＱを発行した入出力装置
１２−ｊ及びサブチャネル３−ｉを確定し、サブチャネ
ル３−ｉ内のバイト・カウンタ値を参照する。
バイト・カウンタ値が入出力装置１２−１の転送バイト
幅より小さい場合には新たなハイド・リクエストをハイ
ド・リクエスト・レジスタ７にセｙ Ｉ・し、次の転送
の準備を行い、ハイド・カウンタ値が入出力装置１２−
１の転送ハイド幅より大きい場合には入出力袋ｆｆ１２
ｉの転送ハイド幅ｍをハイド・リクエスト・レジス
タ７にセソ１〜し、次の転送の準備を行う。また、マイ
クロプロゲラＪ、は、ＲＥＡＤ系コマンドの場合はこれ
と同時ムこ入出力バソファ６のデータをサブチャネル３
−ｉのバッファ５−ｉに格納し、しかる後にメモリ１に
送るための処理を行い、ＷＲＩＴＥ系コマンドの場合は
これと同時にメモリ１のデータをサブチャネル３−４の
バッファ５−ｉに送り、しかる後に入出力バソファ６に
格納すための処理を行う。さらに、マイクロプログラム
は、処理要求ＣＩＩＲＲＱが発行されると、チェインデ
ータ処理等も行う。
幅より小さい場合には新たなハイド・リクエストをハイ
ド・リクエスト・レジスタ７にセｙ Ｉ・し、次の転送
の準備を行い、ハイド・カウンタ値が入出力装置１２−
１の転送ハイド幅より大きい場合には入出力袋ｆｆ１２
ｉの転送ハイド幅ｍをハイド・リクエスト・レジス
タ７にセソ１〜し、次の転送の準備を行う。また、マイ
クロプロゲラＪ、は、ＲＥＡＤ系コマンドの場合はこれ
と同時ムこ入出力バソファ６のデータをサブチャネル３
−ｉのバッファ５−ｉに格納し、しかる後にメモリ１に
送るための処理を行い、ＷＲＩＴＥ系コマンドの場合は
これと同時にメモリ１のデータをサブチャネル３−４の
バッファ５−ｉに送り、しかる後に入出力バソファ６に
格納すための処理を行う。さらに、マイクロプログラム
は、処理要求ＣＩＩＲＲＱが発行されると、チェインデ
ータ処理等も行う。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、一度
の入出力装置との結合で複数バイトのデータ転送を行う
場合でも、マイクロプログラム側の処理が転送開始時か
或いは終了時の一度で済むため、処理時間を短縮でき、
マルチプレクサ・チャネルの転送能力を向上出来る。
の入出力装置との結合で複数バイトのデータ転送を行う
場合でも、マイクロプログラム側の処理が転送開始時か
或いは終了時の一度で済むため、処理時間を短縮でき、
マルチプレクサ・チャネルの転送能力を向上出来る。
第１図はマルチプレクサ・チャネルの概要を示す図、第
２図は本発明の１実施例構成を示す図である。 ］・・・メモリ、２・・・マルチプレクサ・チャネル、
３−１と３−２・・・ザブチャネル、４・・・マイクロ
プロセッサ、５−１と５−２・・・バッファ、６・・・
入出力バソファ、７・・・バイト・リクエスト・レジス
タ、８・・・ローカル・カウンタ、９・・・ハイド・カ
ウンタ・レジスタ、１０川比較器、１１・・・減算器、
１２−１・・・入出力装置、１３・・・ゲート。
２図は本発明の１実施例構成を示す図である。 ］・・・メモリ、２・・・マルチプレクサ・チャネル、
３−１と３−２・・・ザブチャネル、４・・・マイクロ
プロセッサ、５−１と５−２・・・バッファ、６・・・
入出力バソファ、７・・・バイト・リクエスト・レジス
タ、８・・・ローカル・カウンタ、９・・・ハイド・カ
ウンタ・レジスタ、１０川比較器、１１・・・減算器、
１２−１・・・入出力装置、１３・・・ゲート。
Claims (1)
- メモリと、マルチプレクサ・チャネルと、複数の入出力
装置とを具備する入出力システムにおける転送制御方式
であって、前記マルチプレクサ・チャネルは、一回の結
合での入出力装置とのバイト数をカウントするローカル
・カウンタと、結合時の転送バイト数を指定するバイト
・リクエスト・レジスタと、バイト・カウント値がセッ
トされるバイト・カウンタ・レジスタと、入出力バッフ
ァと、前記バイト・リクエスト・レジスタの値と前記ロ
ーカル・カウンタの値とを比較し両者が一致した時に処
理要求を発行する比較手段と、前記処理要求が発行され
た時に前記バイト・カウンタ・レジスタの値をローカル
・カウンタの値だけ減らす減算手段とを具備すると共に
、前記処理要求が発行されたときにサブチャネルを介し
て前記入出力バッファと前記メモリとの間のデータ転送
を行うよう構成されていることを特徴とする転送制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19033984A JPS6182261A (ja) | 1984-09-11 | 1984-09-11 | 入出力システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19033984A JPS6182261A (ja) | 1984-09-11 | 1984-09-11 | 入出力システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6182261A true JPS6182261A (ja) | 1986-04-25 |
| JPH0353662B2 JPH0353662B2 (ja) | 1991-08-15 |
Family
ID=16256547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19033984A Granted JPS6182261A (ja) | 1984-09-11 | 1984-09-11 | 入出力システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6182261A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6466766A (en) * | 1987-09-08 | 1989-03-13 | Nec Corp | Output data production/output system for asynchronous output |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55134435A (en) * | 1979-04-04 | 1980-10-20 | Fujitsu Ltd | Channel transfer control system |
-
1984
- 1984-09-11 JP JP19033984A patent/JPS6182261A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55134435A (en) * | 1979-04-04 | 1980-10-20 | Fujitsu Ltd | Channel transfer control system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6466766A (en) * | 1987-09-08 | 1989-03-13 | Nec Corp | Output data production/output system for asynchronous output |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0353662B2 (ja) | 1991-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02299337A (ja) | データ通信制御装置 | |
| JPS6182261A (ja) | 入出力システム | |
| JPS61123244A (ja) | デ−タ通信処理装置 | |
| JPH04264652A (ja) | Ｄｍａ制御方式 | |
| JPS63293660A (ja) | 通信制御装置 | |
| JPH05233522A (ja) | Ｄｍａ転送装置 | |
| JPS61150055A (ja) | Ｄｍａデ−タ転送方式 | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JPH02287661A (ja) | データアクセス方式 | |
| JPS6259344B2 (ja) | ||
| JPH0342741B2 (ja) | ||
| JPH05242012A (ja) | Ｄｍａアドレス発生装置 | |
| JPS634361A (ja) | Ｄｍａ制御回路 | |
| JPS6131899B2 (ja) | ||
| JPS6154555A (ja) | チャネル処理装置 | |
| JPS6289157A (ja) | デ−タ転送方式 | |
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPH02301851A (ja) | システムバスアクセス方式 | |
| JPH01316855A (ja) | チャネルプログラム制御方式 | |
| JPS6194167A (ja) | 周辺制御装置 | |
| JPS57101928A (en) | Interruption controlling system | |
| JPH01181144A (ja) | データ入出力装置 | |
| JPH0786852B2 (ja) | Ｉ／ｏプロセッサのデータ転送方式 | |
| JPS6337454A (ja) | 非同期転送制御装置 | |
| JPH03110655A (ja) | バス転送制御装置 |