JPS6182452A - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JPS6182452A JPS6182452A JP59204729A JP20472984A JPS6182452A JP S6182452 A JPS6182452 A JP S6182452A JP 59204729 A JP59204729 A JP 59204729A JP 20472984 A JP20472984 A JP 20472984A JP S6182452 A JPS6182452 A JP S6182452A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- oxide film
- heat sink
- exposed portion
- appearance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
- H10W70/045—Cleaning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
崖１上旦■且丘！
この発明は樹脂モールド型半導体装置などのリードフレ
ームを使って製造される電子部品の製造方法に関する。
ームを使って製造される電子部品の製造方法に関する。
従未互荻丘
トランジスタ等の樹脂モールド型半導体装置はリードフ
レームを］史って複数価が一括して製造され、その製造
工程は次の（Ａ）〜ｒＦ）が一般的である。
レームを］史って複数価が一括して製造され、その製造
工程は次の（Ａ）〜ｒＦ）が一般的である。
（Ａ）リードフレームの主要部に半導体ペレットをマウ
ントする工程、 （Ｂ）マウントされた半導体ペレットとリードフレーム
のリードとに金属細線をボンディングする工程、 （Ｃ）リードフレームの半導体ペレットを含む主要部を
樹脂材で被覆外装してから高温保管する工程、 ＣＤ）リードフレームを半導体装置毎に切断分離する工
程、 （Ｅ）個々の半導体装置の外観を検査する工程、 ＣＦ）外観良品の個々の半導体装置毎に特性検査する工
程。
ントする工程、 （Ｂ）マウントされた半導体ペレットとリードフレーム
のリードとに金属細線をボンディングする工程、 （Ｃ）リードフレームの半導体ペレットを含む主要部を
樹脂材で被覆外装してから高温保管する工程、 ＣＤ）リードフレームを半導体装置毎に切断分離する工
程、 （Ｅ）個々の半導体装置の外観を検査する工程、 ＣＦ）外観良品の個々の半導体装置毎に特性検査する工
程。
上記製造工程の具体例を第３図乃至茅７図を参照して説
明すると次の通りである。
明すると次の通りである。
例えば先ず第３図及び第４図に示すリードフレーム（１
）を用意する。これは３本−組のリード（２）（２）・
−・を複数組、タイバ（３）（３”） −で一連に連結
し、各組のリード（２）（２）−一一一の中央の１本の
先端に１つの放熱板（４）（４）−・を一体に連結した
ものであり、各放熱板（４）（４）、−はタイバ（５＞
（５）−・にて一連に連結されている。次に第５図
及び第６図に示すように各放熱板（４）、（４）−・−
上のペレットマウント位置に半導体ベレット（６）（６
）・−をマウントしてから、その各々の表面電極とリー
ド（２）（２）・・−・の各組の両側の２本の先端部と
を金属細線（７）（７）−・で接続し、而る後放熱板（
４） （４，）−・の裏面を露出させて半導体ペレッ
） （６’） ＜６） −を含む主要部に外装樹脂材
（８）（８）−にてモールド成形する。次にリードフレ
ーム（１）よりタイバ（３）（３）−・、（５）（５Ｌ
−・を切断除去して第７図に示す樹脂モールド型半導体
装置（９）を得て、外観検査、特性検査の各工程に送り
、良品のみが出荷される。
）を用意する。これは３本−組のリード（２）（２）・
−・を複数組、タイバ（３）（３”） −で一連に連結
し、各組のリード（２）（２）−一一一の中央の１本の
先端に１つの放熱板（４）（４）−・を一体に連結した
ものであり、各放熱板（４）（４）、−はタイバ（５＞
（５）−・にて一連に連結されている。次に第５図
及び第６図に示すように各放熱板（４）、（４）−・−
上のペレットマウント位置に半導体ベレット（６）（６
）・−をマウントしてから、その各々の表面電極とリー
ド（２）（２）・・−・の各組の両側の２本の先端部と
を金属細線（７）（７）−・で接続し、而る後放熱板（
４） （４，）−・の裏面を露出させて半導体ペレッ
） （６’） ＜６） −を含む主要部に外装樹脂材
（８）（８）−にてモールド成形する。次にリードフレ
ーム（１）よりタイバ（３）（３）−・、（５）（５Ｌ
−・を切断除去して第７図に示す樹脂モールド型半導体
装置（９）を得て、外観検査、特性検査の各工程に送り
、良品のみが出荷される。
さ ＜７′ しよ゛と る 占
ところで、上記のような放熱板を含むリードフルシーム
は熱伝、導性の良好な銅板を打抜き成形したものが−ｉ
１〉的であるが、このようなリードフレームはベレット
マウント位置などで加熱されると酸化するので、予め金
メッキやニッケルメッキをしてリードフレームの酸化防
止や外観劣化防止を図ることが行われている。しかし、
これではリードフレームに金メッキ、ニッケルメッキを
施す工程が必要でリードフレームがコスト高となる間厘
があり、そこで最近はノ′ツキ処理を行わずにリードフ
レームをペレットマウント位置等に送って製造する傾向
になっている。
は熱伝、導性の良好な銅板を打抜き成形したものが−ｉ
１〉的であるが、このようなリードフレームはベレット
マウント位置などで加熱されると酸化するので、予め金
メッキやニッケルメッキをしてリードフレームの酸化防
止や外観劣化防止を図ることが行われている。しかし、
これではリードフレームに金メッキ、ニッケルメッキを
施す工程が必要でリードフレームがコスト高となる間厘
があり、そこで最近はノ′ツキ処理を行わずにリードフ
レームをペレットマウント位置等に送って製造する傾向
になっている。
酸化防止のメッキ処理をしないリードフレームを使った
製造方法として、例えばペレソトマうント工程ではリー
ドフレームのベレットマウント位置を半導体ペレットを
マウントする直前に水素トーチで焼いて酸化膜を還元除
去することや、金＠細線のボンディング工程ではリード
上の酸化膜を突き破る程度にボンディング強度を大きく
することなどが行われており、このようにすることによ
りリードフレームに酸化防止のメッキ処理をしなくても
十分に信頼性の良い半導体装置が得られることが分かっ
ている。ところが、酸化防止のメッキ処理をしないリー
ドフレームを使って製造した半導体’ｔｔＥにおいては
金属の露呈部分が不均一に形成されるためこの半導体装
置を外部放熱器に取り付けても放熱性がばらつく上、放
熱器に取り付けずに使用する場合には酸化膜で外観が悪
くなることがあった。例えば第７図の半導体装置（９）
において、外装樹脂材（８）から突出するリード（２）
は（及で半田メッキされるので外観が悪（なることは無
いが、放熱４反（４）の露呈部分にできる酸化π９はベ
レットマウント時の部分的な加熱などによって斑が多く
、特に放熱板（４）の裏面は８−製造工程での搬送時に
レールに擦れて擦り傷などができてこの裏面での酸化膜
の斑が目立ち、外観を悪クシて後の外観検査で不良品と
判定される大きな要因となっていた。
製造方法として、例えばペレソトマうント工程ではリー
ドフレームのベレットマウント位置を半導体ペレットを
マウントする直前に水素トーチで焼いて酸化膜を還元除
去することや、金＠細線のボンディング工程ではリード
上の酸化膜を突き破る程度にボンディング強度を大きく
することなどが行われており、このようにすることによ
りリードフレームに酸化防止のメッキ処理をしなくても
十分に信頼性の良い半導体装置が得られることが分かっ
ている。ところが、酸化防止のメッキ処理をしないリー
ドフレームを使って製造した半導体’ｔｔＥにおいては
金属の露呈部分が不均一に形成されるためこの半導体装
置を外部放熱器に取り付けても放熱性がばらつく上、放
熱器に取り付けずに使用する場合には酸化膜で外観が悪
くなることがあった。例えば第７図の半導体装置（９）
において、外装樹脂材（８）から突出するリード（２）
は（及で半田メッキされるので外観が悪（なることは無
いが、放熱４反（４）の露呈部分にできる酸化π９はベ
レットマウント時の部分的な加熱などによって斑が多く
、特に放熱板（４）の裏面は８−製造工程での搬送時に
レールに擦れて擦り傷などができてこの裏面での酸化膜
の斑が目立ち、外観を悪クシて後の外観検査で不良品と
判定される大きな要因となっていた。
問題点を解決するための王ＣＩ
ズ；発明は上記問題点に鑑みて提案されたもので、リー
ドフレーム上に部品本体を固着し、リードフレームを部
分的に露呈させて部品本体を含む主要部を樹脂材にて被
覆した電子部品の前記リードフレーム露呈部分の酸化膜
を除去する工程と、この酸化膜除去後に前記リードフレ
ーム露呈部分を均一に酸化させる工程とを加えることに
より上記問題点を解決したものである。
ドフレーム上に部品本体を固着し、リードフレームを部
分的に露呈させて部品本体を含む主要部を樹脂材にて被
覆した電子部品の前記リードフレーム露呈部分の酸化膜
を除去する工程と、この酸化膜除去後に前記リードフレ
ーム露呈部分を均一に酸化させる工程とを加えることに
より上記問題点を解決したものである。
作且
上記手段によるとリードフレーム露呈部分が製造工程時
に不つ−に酸化されていても、これを除去してから後で
積極的に酸化することにより酸化膜は斑無く均一に形成
され、外観が良（なる。
に不つ−に酸化されていても、これを除去してから後で
積極的に酸化することにより酸化膜は斑無く均一に形成
され、外観が良（なる。
爽え皿
例えば第３図の放熱板付リードフレーム（１）が酸化防
止のメッキ処理されていないものであって、このリード
フレーム（１）を使って前述（Ａ）〜（Ｆ）の工程で第
７図の半導体装置（９）を製造し出荷する場合、本発明
は（Ｃ）の樹脂モールド工程とＣＤ）のリードフレーム
切断工程の間に次の酸化膜除去工程及び酸化工程を追加
する。
止のメッキ処理されていないものであって、このリード
フレーム（１）を使って前述（Ａ）〜（Ｆ）の工程で第
７図の半導体装置（９）を製造し出荷する場合、本発明
は（Ｃ）の樹脂モールド工程とＣＤ）のリードフレーム
切断工程の間に次の酸化膜除去工程及び酸化工程を追加
する。
上記酸化膜除去工程はリードフレーム（１）における各
放熱板（４）（４Ｌ−・の露呈部分の酸化膜を除去する
工程で、この酸化膜除去はエツチング法やサンドブラス
ト法などで行われる。この工程をエツチング法で説明す
ると、例えば第１図に示すように樹脂モールド工程が完
了したリードフレーム（１）を放熱板（４）（４）−・
を下にしてホルダ（１０）で吊下支持しておいて、各放
熱板＜４＞（４Ｌ−・の露呈部分をエツチング液（１）
）に浸漬する。エツチング液（１））は放熱板露呈部の
酸化膜（Ｃｕ Ｏ２など）を選択的にエツチング除去す
るものが使用される。放熱板露呈部分での酸化膜除去が
完了すると、その直ぐ後にリードフレーム（１）を酸素
雰囲気中に配して放熱板露呈部分に積極的に酸化膜を形
成する０例えば第２図に示すようにリードフレーム（１
）を酸化槽（１２）に入れて蓋（１３）をして内部を酸
素含有雰囲気で満たし一定時間放置すれば、放熱板（４
）（４）・−・の露呈部分はＷＪ単、確実に均一に酸化
される。放熱板（４）（４）−が銅板の場合は露呈部分
全体が均一なエビ茶色に酸化され、外観の良いものが得
られる。
放熱板（４）（４Ｌ−・の露呈部分の酸化膜を除去する
工程で、この酸化膜除去はエツチング法やサンドブラス
ト法などで行われる。この工程をエツチング法で説明す
ると、例えば第１図に示すように樹脂モールド工程が完
了したリードフレーム（１）を放熱板（４）（４）−・
を下にしてホルダ（１０）で吊下支持しておいて、各放
熱板＜４＞（４Ｌ−・の露呈部分をエツチング液（１）
）に浸漬する。エツチング液（１））は放熱板露呈部の
酸化膜（Ｃｕ Ｏ２など）を選択的にエツチング除去す
るものが使用される。放熱板露呈部分での酸化膜除去が
完了すると、その直ぐ後にリードフレーム（１）を酸素
雰囲気中に配して放熱板露呈部分に積極的に酸化膜を形
成する０例えば第２図に示すようにリードフレーム（１
）を酸化槽（１２）に入れて蓋（１３）をして内部を酸
素含有雰囲気で満たし一定時間放置すれば、放熱板（４
）（４）・−・の露呈部分はＷＪ単、確実に均一に酸化
される。放熱板（４）（４）−が銅板の場合は露呈部分
全体が均一なエビ茶色に酸化され、外観の良いものが得
られる。
発３影と九展
本発明によればリードフレームに酸化防止のメッキ処理
をしない低コストのものを使用しても、均一な酸化膜で
放熱板露出面が覆われるため、外部放熱器に取付けた際
に、放熱板全面が均一な熱伝導性を持ち、放熱性が良好
となる。
をしない低コストのものを使用しても、均一な酸化膜で
放熱板露出面が覆われるため、外部放熱器に取付けた際
に、放熱板全面が均一な熱伝導性を持ち、放熱性が良好
となる。
また外観も良好となる。
第１図及び第２図は本発明の詳細な説明するための酸化
膜除去及び酸化工程での実施装置例の断面図である。第
３図乃至第７図は従来の電子部品製造方法を説明するた
めのもので、第３図はリードフレームの平面図、第４図
は第３図のＡ−Ａ線断面図、第５図は樹脂モールド成形
後のリードフレームの平面図、第６図は第５図のＢ−Ｂ
線断面図、第７図は樹脂モールド型半導体装置の斜視図
である。 （１） −リードフレーム、（６） 一部品本体〔半導
体ベレット〕、（８） −・樹脂材、（９）−電子部品
〔半導体装置〕。 特 許 出 願 人 関西日本電気株式会社代
理 人 江 原 省 吾〃
江 原 秀き１図 ！１ｊ：ｌｌｉＪ
膜除去及び酸化工程での実施装置例の断面図である。第
３図乃至第７図は従来の電子部品製造方法を説明するた
めのもので、第３図はリードフレームの平面図、第４図
は第３図のＡ−Ａ線断面図、第５図は樹脂モールド成形
後のリードフレームの平面図、第６図は第５図のＢ−Ｂ
線断面図、第７図は樹脂モールド型半導体装置の斜視図
である。 （１） −リードフレーム、（６） 一部品本体〔半導
体ベレット〕、（８） −・樹脂材、（９）−電子部品
〔半導体装置〕。 特 許 出 願 人 関西日本電気株式会社代
理 人 江 原 省 吾〃
江 原 秀き１図 ！１ｊ：ｌｌｉＪ
Claims (1)
- （１）リードフレーム上に部品本体を固着し、リードフ
レームを部分的に露呈させて部品本体を含む主要部を樹
脂材にて被覆した電子部品の前記リードフレーム露呈部
分の酸化膜を除去する工程と、この酸化膜除去後に前記
リードフレーム露呈部分を均一に酸化させる工程とを含
むことを特徴とする電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204729A JPS6182452A (ja) | 1984-09-29 | 1984-09-29 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204729A JPS6182452A (ja) | 1984-09-29 | 1984-09-29 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6182452A true JPS6182452A (ja) | 1986-04-26 |
| JPH0422340B2 JPH0422340B2 (ja) | 1992-04-16 |
Family
ID=16495342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59204729A Granted JPS6182452A (ja) | 1984-09-29 | 1984-09-29 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6182452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10478880B2 (en) | 2015-04-28 | 2019-11-19 | Aws Schaefer Technologie Gmbh | Method for induction bend forming a compression-resistant pipe having a large wall thickness and a large diameter |
-
1984
- 1984-09-29 JP JP59204729A patent/JPS6182452A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10478880B2 (en) | 2015-04-28 | 2019-11-19 | Aws Schaefer Technologie Gmbh | Method for induction bend forming a compression-resistant pipe having a large wall thickness and a large diameter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0422340B2 (ja) | 1992-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2552822B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP3718181B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2501953B2 (ja) | 半導体装置 | |
| JPH08264581A (ja) | パッケージ及びその製造方法 | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JPS6182452A (ja) | 電子部品の製造方法 | |
| JP3191684B2 (ja) | 電気めっきリードを有する半導体素子の製造方法 | |
| JP3959898B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2902728B2 (ja) | 片面めっき方法 | |
| JPH10189792A (ja) | 半導体パッケージ | |
| JPH08222673A (ja) | リードフレーム | |
| JPS5816555A (ja) | リ−ドフレ−ム | |
| JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2606332B2 (ja) | 半導体装置の製造方法 | |
| JPH0878842A (ja) | プリント配線板の製造方法 | |
| JP2002124596A (ja) | 半導体装置およびその製造方法 | |
| JPH0513653A (ja) | Ｌｏｃ用リードフレーム組立体 | |
| JPS6364052B2 (ja) | ||
| JP2926497B2 (ja) | 半導体装置の製造方法 | |
| JPH0823067A (ja) | リードフレーム | |
| JPS592355A (ja) | 半導体パツケ−ジ用リ−ドフレ−ム及びそれを用いた半導体装置 | |
| JPH06232316A (ja) | 半導体装置用リードフレームおよびこれを用いた半導体装置製造方法 | |
| JPS61240640A (ja) | 半導体素子のマウント方法 | |
| JPS6148953A (ja) | 樹脂封止形半導体装置の製造方法 | |
| JPH11219959A (ja) | 半導体装置製造用キャリア |