JPS6184071A - スイッチング素子 - Google Patents
スイッチング素子Info
- Publication number
- JPS6184071A JPS6184071A JP59206082A JP20608284A JPS6184071A JP S6184071 A JPS6184071 A JP S6184071A JP 59206082 A JP59206082 A JP 59206082A JP 20608284 A JP20608284 A JP 20608284A JP S6184071 A JPS6184071 A JP S6184071A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- type
- electrode
- carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「発明の利用分野」
この発明は、表示素子好ましくは液晶表示パネルを設け
ることにより、マイクロコンピュータ、ワードプロセッ
サまたはテレビ等の表示部の固体化を図る固体表示装置
、イメージセンサまたは液晶プリンタに応用する非線型
特性を有する半導体装置に関するものである。
ることにより、マイクロコンピュータ、ワードプロセッ
サまたはテレビ等の表示部の固体化を図る固体表示装置
、イメージセンサまたは液晶プリンタに応用する非線型
特性を有する半導体装置に関するものである。
「従来の技術」
固体表示パネルは各絵素を独立に制御する方式が大面積
用として有効である。このようなアクティブ素子を用い
たパネルとして、アモルファスンリコンをすべての画素
と１＝１に連結して用いるＮＩＮ接合構造の非線型素子
が知られている。しかし、このＮＩＮ接合を用いんとし
ても、そのＮ【またはＩＮ接合界面がどのようになって
いるか不明であり、十分なＶ−１特性における原点対称
の非線型特性を得るに至っていない。
用として有効である。このようなアクティブ素子を用い
たパネルとして、アモルファスンリコンをすべての画素
と１＝１に連結して用いるＮＩＮ接合構造の非線型素子
が知られている。しかし、このＮＩＮ接合を用いんとし
ても、そのＮ【またはＩＮ接合界面がどのようになって
いるか不明であり、十分なＶ−１特性における原点対称
の非線型特性を得るに至っていない。
「発明が解決しようとする問題点」
しかし非線型素子を用いんとして、基板上にＮ層■層Ｎ
層をプラズマＣＩ／Ｄ法により漸次積層していっでも、
このＮ［界面ではＮ型不純物であるリンが■型半導体層
内に混入する。またＩＮ界面ではＩ型半導体とＮ型層と
の混合Ｎ一層が界面領域にできてしまう。このような界
面での不純物および構成成分のおたがいの混合が存在す
るならば、そのＶ−■特性において対称性を有せしめる
ことがまったく不可能であった。
層をプラズマＣＩ／Ｄ法により漸次積層していっでも、
このＮ［界面ではＮ型不純物であるリンが■型半導体層
内に混入する。またＩＮ界面ではＩ型半導体とＮ型層と
の混合Ｎ一層が界面領域にできてしまう。このような界
面での不純物および構成成分のおたがいの混合が存在す
るならば、そのＶ−■特性において対称性を有せしめる
ことがまったく不可能であった。
「問題を解決するだめの手段」
本発明はかかる問題を解決するため、水素またはハロゲ
ン元素が添加された非単結晶半導体よりなる非線形素子
を用い、かつその■型半導体とＮ型半導体との界面に炭
素を多量に添加した５ｉｘＣ，’−ｘ（０＜Ｘ＜１）を
設け、かかるバリア層により被膜形成時における不純物
および構成分の混合を防がんとするものである。さらに
本発明はこの■型半導体中には微量の炭素を添加したＳ
ｉ −５ｉｘＣ＋−ｘ（０＜Ｘ＜１）−５ｉ構造を有せ
しめたことを主としている。
ン元素が添加された非単結晶半導体よりなる非線形素子
を用い、かつその■型半導体とＮ型半導体との界面に炭
素を多量に添加した５ｉｘＣ，’−ｘ（０＜Ｘ＜１）を
設け、かかるバリア層により被膜形成時における不純物
および構成分の混合を防がんとするものである。さらに
本発明はこの■型半導体中には微量の炭素を添加したＳ
ｉ −５ｉｘＣ＋−ｘ（０＜Ｘ＜１）−５ｉ構造を有せ
しめたことを主としている。
かかる本発明に用いる非線形素子は、１つのＰＩＮ接合
とその上下にコンタクトを有する電極より構成されるダ
イオードを用いるのではなく、一対の電極とはそれぞれ
オーム接触性を有するが、逆向整流特性を構成する複合
ダイオードを有する素子よりなるもので、その代表例は
Ｎ型半導体−■型（以下真性または実質的に真性という
）半導体−Ｎ型半導体を積層して設けたＮＩＮ構造、即
ちＮｌ接合とＩＮ接合とが電気的に逆向きに連結され、
かつ半導体として一体化したＮＩＮ接合を有する半導体
をはじめ、その変形であるＮＮ−Ｎ、ＮＰ−Ｎ、ＰＩＰ
、ＰＰ−ＰまたはＰＮ−Ｐ構造を有せしめた複合ダイオ
ードである。
とその上下にコンタクトを有する電極より構成されるダ
イオードを用いるのではなく、一対の電極とはそれぞれ
オーム接触性を有するが、逆向整流特性を構成する複合
ダイオードを有する素子よりなるもので、その代表例は
Ｎ型半導体−■型（以下真性または実質的に真性という
）半導体−Ｎ型半導体を積層して設けたＮＩＮ構造、即
ちＮｌ接合とＩＮ接合とが電気的に逆向きに連結され、
かつ半導体として一体化したＮＩＮ接合を有する半導体
をはじめ、その変形であるＮＮ−Ｎ、ＮＰ−Ｎ、ＰＩＰ
、ＰＰ−ＰまたはＰＮ−Ｐ構造を有せしめた複合ダイオ
ードである。
かかる複合ダイオードのスレッシュホールド電圧は、ダ
イオード特性を互いに逆向きに相対せしめ、そのビルド
イン（立ち上がり）電圧（しきい値）はＮｌ接合のＮ型
半導体と■型半導体またはＮＩ界面近傍での導電型を決
める微量のリン等の不純物と、エネルギバンド中を決め
る炭素等の不純物および添加物の濃度で決めることがで
きる。このため、製造プロセスを制御することにより、
所望の素子のしきい値電圧の値およびしきい値以下での
電流の流れにくさおよびしきい値以上での電流の流やす
さを制御し得る。さらに絶縁膜−半導体の界面物性を用
いず、半導体−半導体接合方式であるため、温度処理、
Ｂ−Ｔ処理（バイアス一温度）処理に対し不安定性がな
いという特長を有する。
イオード特性を互いに逆向きに相対せしめ、そのビルド
イン（立ち上がり）電圧（しきい値）はＮｌ接合のＮ型
半導体と■型半導体またはＮＩ界面近傍での導電型を決
める微量のリン等の不純物と、エネルギバンド中を決め
る炭素等の不純物および添加物の濃度で決めることがで
きる。このため、製造プロセスを制御することにより、
所望の素子のしきい値電圧の値およびしきい値以下での
電流の流れにくさおよびしきい値以上での電流の流やす
さを制御し得る。さらに絶縁膜−半導体の界面物性を用
いず、半導体−半導体接合方式であるため、温度処理、
Ｂ−Ｔ処理（バイアス一温度）処理に対し不安定性がな
いという特長を有する。
このため、固体表示素子である例えば液晶に対し、交流
バイアスを液晶の他方の電極リードのレベルを制御する
ことにより制御し得、階調制御も可能であるという特徴
を有する。
バイアスを液晶の他方の電極リードのレベルを制御する
ことにより制御し得、階調制御も可能であるという特徴
を有する。
「作用」
かかる界面に十分薄い、即ち好ましくはトンネル電流を
流しえる５ｉｘＣ＋−ｘ（０＜Ｘ４）でかつ大きなエネ
ルギバンド中を有するバリアを設けることにより、Ｎ型
半導体とＩ型半導体との界面での大電流を流すことによ
るアモルファス半導体特有の接合部が「なまってしまう
」ことを防止でき、高信頼性を有するＮＩＮ接合型非線
型半導体を作製することができる。
流しえる５ｉｘＣ＋−ｘ（０＜Ｘ４）でかつ大きなエネ
ルギバンド中を有するバリアを設けることにより、Ｎ型
半導体とＩ型半導体との界面での大電流を流すことによ
るアモルファス半導体特有の接合部が「なまってしまう
」ことを防止でき、高信頼性を有するＮＩＮ接合型非線
型半導体を作製することができる。
以下に実施例に従って本発明を説明する。
「実施例１」
第１図（Ａ）は実際の素子構造の縦断面図を示している
。
。
第１図（Ａ）において、透光性絶縁基板として無アルカ
リガラス（２０）を用いた。この上面にスパッタ法また
は電子ビーム蒸着法により導電膜であるＩＴＯまたは酸
化スズ膜を０．１〜０．５ μの厚さに、さらにこの上
面に遮光用クロムを３００〜２５００人の厚さに同様に
積層形成した。この後、この導電膜にパターニングを第
１のマスク■により行い、不要部を除去して電極を形成
した。
リガラス（２０）を用いた。この上面にスパッタ法また
は電子ビーム蒸着法により導電膜であるＩＴＯまたは酸
化スズ膜を０．１〜０．５ μの厚さに、さらにこの上
面に遮光用クロムを３００〜２５００人の厚さに同様に
積層形成した。この後、この導電膜にパターニングを第
１のマスク■により行い、不要部を除去して電極を形成
した。
この後、これらの全面にプラズマ気相反応法によりＮＩ
Ｎ構造を有する水素またはハロゲン元素が添加された非
単結晶半導体よりなる複合ダイオードを形成した。即ち
、Ｎ型半導体（１２）をシランを１３．５６ＭＨｚの高
周波グロー放電を行うことにより、２００〜２５０°Ｃ
に保持された基板上の被形成面上にアモルファス構造を
有する非単結晶半導体を作る。
Ｎ構造を有する水素またはハロゲン元素が添加された非
単結晶半導体よりなる複合ダイオードを形成した。即ち
、Ｎ型半導体（１２）をシランを１３．５６ＭＨｚの高
周波グロー放電を行うことにより、２００〜２５０°Ｃ
に保持された基板上の被形成面上にアモルファス構造を
有する非単結晶半導体を作る。
その電気伝導度は１０−Ｓ〜１０″３（Ωｃｍ）−’を
有し、５０〜５００ 人の厚さとした。さらに次に１０
−６〜１０−’ｔｏｒｒまで、十分真空引きをした。さ
らに、シラン（Ｓｉｍｌ（ｚｆｆｉ−ｚ例えばｍ＝１の
ＳｉＨ，）にメチルシラン（Ｓｉｌｌｎ（Ｃ１ｌｚ）４
−ｎ ｎ 〜１〜３）を混入させた。即ち、ｎ ＝２で
は、ＨｚＳｉ（ＣＨｉ）ｚ／５ｉＨａ＝１／１０〜１／
２００例えば１１５０（流ｆｆｉ ｃ ｃ ）とした。
有し、５０〜５００ 人の厚さとした。さらに次に１０
−６〜１０−’ｔｏｒｒまで、十分真空引きをした。さ
らに、シラン（Ｓｉｍｌ（ｚｆｆｉ−ｚ例えばｍ＝１の
ＳｉＨ，）にメチルシラン（Ｓｉｌｌｎ（Ｃ１ｌｚ）４
−ｎ ｎ 〜１〜３）を混入させた。即ち、ｎ ＝２で
は、ＨｚＳｉ（ＣＨｉ）ｚ／５ｉＨａ＝１／１０〜１／
２００例えば１１５０（流ｆｆｉ ｃ ｃ ）とした。
この混合反応性気体をプラズマ反応炉内に導入し、プラ
ズマ反応をさせ、■型の水素またはハロゲン元素が添加
された５ｉｘＣ１−ｘ（０＜Ｘ４）で示される非単結晶
半導体（１３）を０．２〜１μの厚さに、例えば０．４
μの厚さＮ型半導体上に積層して形成した。さらに、
１０−６〜１Ｏ−７ｔｏｒｒまで十分真空引きをした。
ズマ反応をさせ、■型の水素またはハロゲン元素が添加
された５ｉｘＣ１−ｘ（０＜Ｘ４）で示される非単結晶
半導体（１３）を０．２〜１μの厚さに、例えば０．４
μの厚さＮ型半導体上に積層して形成した。さらに、
１０−６〜１Ｏ−７ｔｏｒｒまで十分真空引きをした。
再び、同様のＮ型半導体（１４）をアモルファス構造と
して５０〜５００人の厚さに積層してＮＩＮ接合とした
。
して５０〜５００人の厚さに積層してＮＩＮ接合とした
。
この後、この上面に、ＣＴＦとしてのＳｎＯ□またはＩ
ＴＯを５００〜１５００人の厚さに、さらにリードおよ
び電極となるクロムまたはアルミニューム（５００〜１
５００人）を電子ビーム蒸着法またはスパッタ法により
積層した。さらに、電極（２２） 、複合ダイオード（
２）として設ける領域を除き、他部を第２のフォトマス
ク■を用いてフォトエツチング法により除去して第２の
電極を構成した。
ＴＯを５００〜１５００人の厚さに、さらにリードおよ
び電極となるクロムまたはアルミニューム（５００〜１
５００人）を電子ビーム蒸着法またはスパッタ法により
積層した。さらに、電極（２２） 、複合ダイオード（
２）として設ける領域を除き、他部を第２のフォトマス
ク■を用いてフォトエツチング法により除去して第２の
電極を構成した。
即ち第２図（Ａ）において、ガラス基板（２０）上の透
光性導電膜（１７） 、クロム電極（１１）よりなる第
１の電極（２１）、 Ｎ（１２）ｒ（１３）Ｎ（１４）
半導体積層体よりなるＮＩＮ接合型複合ダイオード（２
） 、 ＣＴＦ （１５） 、クロムまたはアルミニュ
ーム（１６）よりなる第２の電極（２２）よりなってい
る。このＮＩＮ構造の記号が第２図（Ｂ）に記されてい
る。
光性導電膜（１７） 、クロム電極（１１）よりなる第
１の電極（２１）、 Ｎ（１２）ｒ（１３）Ｎ（１４）
半導体積層体よりなるＮＩＮ接合型複合ダイオード（２
） 、 ＣＴＦ （１５） 、クロムまたはアルミニュ
ーム（１６）よりなる第２の電極（２２）よりなってい
る。このＮＩＮ構造の記号が第２図（Ｂ）に記されてい
る。
第２図（Ａ）〜（Ｄ）に従来より公知のＮＩＮ接合型の
非線型素子の動作原理の概要を示す。
非線型素子の動作原理の概要を示す。
第２図（Ａ）はＮ （１２） 、 Ｉ （１３） 、
Ｎ （１４）構造を有する半導体（２）である。この場
合はＮ、Ｉ、Ｎのすべての半導体に水素を含む珪素の非
単結晶半導体である。
Ｎ （１４）構造を有する半導体（２）である。この場
合はＮ、Ｉ、Ｎのすべての半導体に水素を含む珪素の非
単結晶半導体である。
その厚さはＮ （１２） ７００人、 Ｉ （１３）
４０００人、 Ｎ （１４） ７００人である。電圧が
端子（２１） 、 （２２）間に印加されていない場合
のエネルギバンド図を第２図（Ｂ）に示す。これに対し
て、もし基板側端子（２１）に比べて（２２）に正の電
圧（Ｖａ）がかかると、第２図（Ｃ）のエネルギバンド
構造となる。すると電子（４３）は障壁（４１）が（４
１”）にその高さを低くするに準じて順方向の電流とし
て流れる。
４０００人、 Ｎ （１４） ７００人である。電圧が
端子（２１） 、 （２２）間に印加されていない場合
のエネルギバンド図を第２図（Ｂ）に示す。これに対し
て、もし基板側端子（２１）に比べて（２２）に正の電
圧（Ｖａ）がかかると、第２図（Ｃ）のエネルギバンド
構造となる。すると電子（４３）は障壁（４１）が（４
１”）にその高さを低くするに準じて順方向の電流とし
て流れる。
加えてＮｌ界面（３１）はＮ型半導体層（２１）を構成
する不純物のリンの一部がＩ型半導体（２３）内にプラ
ズマＣＶＤでの被膜形成の際混入してしまうため、界面
近傍の１層がＮ−傾向に変成してしまう。このため旧界
面の＋Ｖａの印加によるバリアの障壁が十分低くなり、
結果として第４図（５１）の如く１〜２■の低いしきい
値電圧しか得られない電流特性が得られた。
する不純物のリンの一部がＩ型半導体（２３）内にプラ
ズマＣＶＤでの被膜形成の際混入してしまうため、界面
近傍の１層がＮ−傾向に変成してしまう。このため旧界
面の＋Ｖａの印加によるバリアの障壁が十分低くなり、
結果として第４図（５１）の如く１〜２■の低いしきい
値電圧しか得られない電流特性が得られた。
この時、他の障壁（４２） 、 （３２） （第２図（
Ｂ））は障壁を構成せず、電流の流れに対しバリアを構
成しない。
Ｂ））は障壁を構成せず、電流の流れに対しバリアを構
成しない。
また、逆に端子（２２）に負の電圧（−Ｖａ）が加わる
と（第２図（Ｃ））障壁（４２）は（４２’）となり、
そのＮ型半導体層（１４）の電子（４３’）が（４２”
）より（１３）へと流れる。かかる従来例の珪素のみで
のプラズマＣＶＤ法により形成する場合は、１層（１３
）の珪素がＮ層（１４）に混入し、このＮ層（１４）の
界面近傍をＮ−化する傾向にするため、中間領域（３２
）は広く、かつ−Ｖａが変わってもバリアの高さく４２
’）は十分低（なり得ない。結果として第４図（５１’
）のダイオードの逆流特性の如きＶ−１特性となる。
と（第２図（Ｃ））障壁（４２）は（４２’）となり、
そのＮ型半導体層（１４）の電子（４３’）が（４２”
）より（１３）へと流れる。かかる従来例の珪素のみで
のプラズマＣＶＤ法により形成する場合は、１層（１３
）の珪素がＮ層（１４）に混入し、このＮ層（１４）の
界面近傍をＮ−化する傾向にするため、中間領域（３２
）は広く、かつ−Ｖａが変わってもバリアの高さく４２
’）は十分低（なり得ない。結果として第４図（５１’
）のダイオードの逆流特性の如きＶ−１特性となる。
結果として第４図曲線（５１） 、 （５１′）に示す
如き、ＮＩＮ構造を形成させたＰＩＮ接合のダイオード
の如き非対称の特性を得ることになりがちである。
如き、ＮＩＮ構造を形成させたＰＩＮ接合のダイオード
の如き非対称の特性を得ることになりがちである。
かくの如き非対称のダイオード特性を排除し、原点に対
し対称性を与えることが本発明の目的である。加えて１
層内に炭素を加えることにより、しきい値の大小の制御
を行うことが他の目的である。
し対称性を与えることが本発明の目的である。加えて１
層内に炭素を加えることにより、しきい値の大小の制御
を行うことが他の目的である。
第３図（Ａ）〜（Ｄ）に本発明の動作原理の概要を示す
。
。
第３図（Ａ）は水素が添加された非晶質珪素より
“なるＮ型半導体（厚さ５００Å以下好ましくは１００
〜２００人）の第１の半導体Ｎ（１２）、水素が添加さ
れた５ｉｘＣ１−ｘ（０＜Ｘ４）で示される真性または
実質的に真性の非晶質半導体よりなる第２の半導体１
（１３） 。
“なるＮ型半導体（厚さ５００Å以下好ましくは１００
〜２００人）の第１の半導体Ｎ（１２）、水素が添加さ
れた５ｉｘＣ１−ｘ（０＜Ｘ４）で示される真性または
実質的に真性の非晶質半導体よりなる第２の半導体１
（１３） 。
第１の半導体と同一特性を有する第３の半導体Ｎ（１４
）構造を有する半導体（２）である。その厚さはＮ（１
２） は１００〜２００ 人、 ｒ （１３）は２ｏ
ｏｏ〜４ｏｏｏ人、Ｎ（１４）は１００〜２００人であ
る。この場合の電圧が基板側端子（２１）を基準として
（２２）に印加されてぃない場合におけるエネルギハン
ド図を、第３図（Ｂ）に示す。この図面において、Ｎｌ
界面（３１）、ＩＮ界面（３２）は概略同一曲線性（３
１） 、 （３２）を有している。
）構造を有する半導体（２）である。その厚さはＮ（１
２） は１００〜２００ 人、 ｒ （１３）は２ｏ
ｏｏ〜４ｏｏｏ人、Ｎ（１４）は１００〜２００人であ
る。この場合の電圧が基板側端子（２１）を基準として
（２２）に印加されてぃない場合におけるエネルギハン
ド図を、第３図（Ｂ）に示す。この図面において、Ｎｌ
界面（３１）、ＩＮ界面（３２）は概略同一曲線性（３
１） 、 （３２）を有している。
この場合の１層内へのＤＭＳ （ジメチルシラン）の添
加は１層内で一定とした。即ち第１図（Ｃ）に示す如く
１層形成の際、０ＭＳ／５ｉＨ４−１１５０とした。
加は１層内で一定とした。即ち第１図（Ｃ）に示す如く
１層形成の際、０ＭＳ／５ｉＨ４−１１５０とした。
第３図（Ｃ）において、基板（２１）に比べて（２２）
に正の電圧（＋Ｖａ）を印加すると、第３図（Ｃ）のエ
ネルギハンド構造となる。すると電子（４３）は、障壁
（４１）が（４１’）にその高さを低くするに準じて順
方向の電流として流れる。そして第５図曲線（５２）を
得る。
に正の電圧（＋Ｖａ）を印加すると、第３図（Ｃ）のエ
ネルギハンド構造となる。すると電子（４３）は、障壁
（４１）が（４１’）にその高さを低くするに準じて順
方向の電流として流れる。そして第５図曲線（５２）を
得る。
また、逆に、端子（２２）に負の電圧（−Ｖａ）が加わ
ると、（Ｄ）に示されるごと（、障壁（４２）が（４２
’）と低くなり、そのＮ型半導体層（１４）の電子（４
３’）が（１４）より（１３）へと流れて、第５図曲線
（５２′）を得る。
ると、（Ｄ）に示されるごと（、障壁（４２）が（４２
’）と低くなり、そのＮ型半導体層（１４）の電子（４
３’）が（１４）より（１３）へと流れて、第５図曲線
（５２′）を得る。
結果として、第５図に示す如き非線型特性（５２）。
（５２’）を第３図（Ｃ） 、 （Ｄ）に対応して有せ
しめることができる。
しめることができる。
また１層に炭素を添加したため、＋Ｖａにおいては、し
きい値を１〜２ｖよりより高く、例えばＩＯＶ以上にし
得る。加えてこの１層中の炭素がＳｉｘＣ１−ｘと珪素
と十分結合し炭化珪素化するため、ＩＮ界面（３２）に
おける珪素のＮ層への混合を防ぎ、逆方向側（−Ｖａ側
）も（５１’）より（５２’）としきい値を低く、かつ
（５２）と原点に対し対称性を存せしめ得る。
きい値を１〜２ｖよりより高く、例えばＩＯＶ以上にし
得る。加えてこの１層中の炭素がＳｉｘＣ１−ｘと珪素
と十分結合し炭化珪素化するため、ＩＮ界面（３２）に
おける珪素のＮ層への混合を防ぎ、逆方向側（−Ｖａ側
）も（５１’）より（５２’）としきい値を低く、かつ
（５２）と原点に対し対称性を存せしめ得る。
即ち、このＮＩＮ接合にあっては、立ち上がり電圧（し
きい値電圧）（１００）、 （１００’）はこの第３図
における障壁の高さく４１） 、 （４２）および巾（
３１） 、 （３２）により決められる。
きい値電圧）（１００）、 （１００’）はこの第３図
における障壁の高さく４１） 、 （４２）および巾（
３１） 、 （３２）により決められる。
実施例２
本発明においては、実施例１における１層側のＮｌ界面
、ＩＮ界面をより急峻とするため、第１図ＣＤ）に示す
ごとくに炭素の添加量を界面近傍に増加させた。即ち、
第２の半導体を形成する初期工程において、メチルシラ
ン／シランの比を多くして、。
、ＩＮ界面をより急峻とするため、第１図ＣＤ）に示す
ごとくに炭素の添加量を界面近傍に増加させた。即ち、
第２の半導体を形成する初期工程において、メチルシラ
ン／シランの比を多くして、。
プラズマ気相法で５〜３０人のきわめて薄い厚さにバリ
ア（３４）を形成させた。すると、このしきい値（１０
０） 、 （１００″）がさらに急峻となり、第４図の
曲線（５３） 、 （５３“）を得ることができた。
ア（３４）を形成させた。すると、このしきい値（１０
０） 、 （１００″）がさらに急峻となり、第４図の
曲線（５３） 、 （５３“）を得ることができた。
加えて、このＮｌ界面、ＩＮ界面の双方に対して５〜３
０人のトンネル電流を流しえる障壁（バリア））（３４
） 、 （３５）を作り、第１図（Ｅ）の構成とすると
、シー■特性と第４図曲線（５４） 、 （５４°）を
得ることができた。
０人のトンネル電流を流しえる障壁（バリア））（３４
） 、 （３５）を作り、第１図（Ｅ）の構成とすると
、シー■特性と第４図曲線（５４） 、 （５４°）を
得ることができた。
この第４図のＶ−Ｉ特性を縦軸に対しログスケールとし
て第５図に対応して示す。すると、第１図（Ｄ） 、
（Ｅ）に示す如き界面に炭素を高濃度とし、不純物、構
成物のそれぞれの層での混合を防止するバリアを構成さ
せると、しきい値が＋Ｖａ と−Ｖａにおいて対称特性
をより有するに加えて、第５図での低電流領域である発
生領域（６１） 、 （６１”）は、より平坦になり、
大電流領域である（６２） 、 （６２”）の拡散電流
領域はより急峻に立ち上がるため、ｒＯＮＪ 。
て第５図に対応して示す。すると、第１図（Ｄ） 、
（Ｅ）に示す如き界面に炭素を高濃度とし、不純物、構
成物のそれぞれの層での混合を防止するバリアを構成さ
せると、しきい値が＋Ｖａ と−Ｖａにおいて対称特性
をより有するに加えて、第５図での低電流領域である発
生領域（６１） 、 （６１”）は、より平坦になり、
大電流領域である（６２） 、 （６２”）の拡散電流
領域はより急峻に立ち上がるため、ｒＯＮＪ 。
ｒＯＦＦ Ｊの境界を示すしきい値（１００） 、 （
１００’ ）をより明確にすることができ得る。
１００’ ）をより明確にすることができ得る。
「効果」
本発明は以上に示す如く、対称型のＶ−１特性を有する
複合ダイオードをそのしきい値を急峻にして構成せしめ
るため、１層とＮ層との界面またはその近傍に炭素を添
加したものである。その結果、しきい値以下の電圧での
電流を平坦にし、このしきい値以上の電圧での電流を急
峻にせしめる特性用のプロセス制御を行うことができる
。
複合ダイオードをそのしきい値を急峻にして構成せしめ
るため、１層とＮ層との界面またはその近傍に炭素を添
加したものである。その結果、しきい値以下の電圧での
電流を平坦にし、このしきい値以上の電圧での電流を急
峻にせしめる特性用のプロセス制御を行うことができる
。
さらに、この非線型素子はその応用である表示素子に用
いる液晶およびＳ／Ｎ比に適したしきい値を、１層への
炭素の添加量の制御を行うことにより成就できた。
いる液晶およびＳ／Ｎ比に適したしきい値を、１層への
炭素の添加量の制御を行うことにより成就できた。
本発明において、１層内に炭素を添加した。しかし炭素
ではなく、酸素または窒素としてもよい。
ではなく、酸素または窒素としてもよい。
しかしこれらは絶縁物化しやすいため、その添加量の制
御がより微妙であり、製造のしやすさでは炭素に比べて
困難さををしている。
御がより微妙であり、製造のしやすさでは炭素に比べて
困難さををしている。
第１図は、本発明の複合ダイオードの縦断面図（Ａ）
、 （Ｂ）および１層への炭素添加の濃度分布（Ｃ）。 （Ｄ）を示す。 第２図は従来より公知のアモルスアスシリコンのみを用
いたＮＩＮ接合の動作特性を示す。 第３図は本発明の１層内に炭素を添加したＮＩＮ接合型
複合ダイオードの非線形素子の動作原理を示す。 第４図、第５図は従来の特性（５１）、（５１’）およ
び本発明の特性（５２） ＋、 （５２’ ） 、 （
５３） 、 （５３°） 、 （５４） 、 （５４’
）を示す。
、 （Ｂ）および１層への炭素添加の濃度分布（Ｃ）。 （Ｄ）を示す。 第２図は従来より公知のアモルスアスシリコンのみを用
いたＮＩＮ接合の動作特性を示す。 第３図は本発明の１層内に炭素を添加したＮＩＮ接合型
複合ダイオードの非線形素子の動作原理を示す。 第４図、第５図は従来の特性（５１）、（５１’）およ
び本発明の特性（５２） ＋、 （５２’ ） 、 （
５３） 、 （５３°） 、 （５４） 、 （５４’
）を示す。
Claims (1)
- 【特許請求の範囲】 １、第１の電極および第２の電極とオーム接触性を示す
一対の逆向整流特性を有する半導体よりなる非線型素子
において、前記半導体は一導電型を有する第１の非単結
晶半導体と、該半導体上の真性または実質的に真性の第
２の非単結晶半導体と、該半導体上の前記第１の非単結
晶半導体と同一導電型を有する第３の半導体とを積層し
て設けた半導体装置において、前記第１または第３の半
導体と、前記第２の半導体の界面またはその近傍は炭素
が高濃度に添加されて設けられたことを特徴とする半導
体装置。 ２、特許請求の範囲第１項において、第２の非単結晶半
導体は珪素に炭素が添加されたことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206082A JPS6184071A (ja) | 1984-10-01 | 1984-10-01 | スイッチング素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206082A JPS6184071A (ja) | 1984-10-01 | 1984-10-01 | スイッチング素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6184071A true JPS6184071A (ja) | 1986-04-28 |
| JPH0516672B2 JPH0516672B2 (ja) | 1993-03-05 |
Family
ID=16517521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59206082A Granted JPS6184071A (ja) | 1984-10-01 | 1984-10-01 | スイッチング素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184071A (ja) |
-
1984
- 1984-10-01 JP JP59206082A patent/JPS6184071A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0516672B2 (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4864376A (en) | Thin-film transistor and method of fabricating the same | |
| US4849797A (en) | Thin film transistor | |
| JPH06148685A (ja) | 液晶表示装置 | |
| JP2524840B2 (ja) | 表示装置及び表示装置の製造方法 | |
| US4733284A (en) | Semiconductor devices and laminates including phosphorus doped transparent conductive film | |
| JPH1012882A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2675587B2 (ja) | マトリックス型液晶表示パネル | |
| JPH0564862B2 (ja) | ||
| JPS6184071A (ja) | スイッチング素子 | |
| US4738513A (en) | Liquid crystal display including a non-linear resistance element | |
| JP3079566B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPS6184069A (ja) | 固体表示装置 | |
| JPS6190191A (ja) | 半導体装置 | |
| JPS6191687A (ja) | 半導体装置 | |
| JPH0516671B2 (ja) | ||
| JP3243088B2 (ja) | 表示装置およびアレイ基板の製造方法 | |
| JPS6190189A (ja) | 半導体装置 | |
| JP2681148B2 (ja) | 薄膜接合電界効果素子の製造方法 | |
| JPS6161199A (ja) | 固体表示装置 | |
| JPH04192530A (ja) | 薄膜トランジスタの製造方法と液晶表示パネル | |
| JP2716035B2 (ja) | 薄膜電界効果トランジスタ | |
| JPH05235395A (ja) | ｐｉｎ型受光素子及びその製造方法 | |
| JPH028819A (ja) | アクティブマトリックス素子の製造方法 | |
| JPS6167262A (ja) | 半導体装置 | |
| JPS6161196A (ja) | 固体表示装置 |