JPH0516671B2 - - Google Patents
Info
- Publication number
- JPH0516671B2 JPH0516671B2 JP59206081A JP20608184A JPH0516671B2 JP H0516671 B2 JPH0516671 B2 JP H0516671B2 JP 59206081 A JP59206081 A JP 59206081A JP 20608184 A JP20608184 A JP 20608184A JP H0516671 B2 JPH0516671 B2 JP H0516671B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- interface
- added
- methylsilane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/50—PIN diodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Description
【発明の詳細な説明】
「発明の利用分野」
この発明は、表示素子好ましくは液晶表示パネ
ルを設けることにより、マイクロコピユータ、ワ
ードプロセツサまたはテレビ等の表示部の固体化
を図る固体表示装置、イメージセンサまたは液晶
プリンタに応用する非線型特性を有する半導体装
置の作製方法に関するものである。
ルを設けることにより、マイクロコピユータ、ワ
ードプロセツサまたはテレビ等の表示部の固体化
を図る固体表示装置、イメージセンサまたは液晶
プリンタに応用する非線型特性を有する半導体装
置の作製方法に関するものである。
「従来の技術」
固体表示パネルは各絵素を独立に制御する方式
が大面積用として有効である。このようなアクテ
イブ素子を用いたパネルとして、すべての画素と
１：１に連結して用いるアモルフアスシリコンの
みよりなるNIN接合構造の非線型素子が知られ
ている。しかし、このNIN接合を用いんとして
も、そのNIまたはIN接合界面がどのようになつ
ているか不明であり、十分な非線型特性を得るに
至つていない。
が大面積用として有効である。このようなアクテ
イブ素子を用いたパネルとして、すべての画素と
１：１に連結して用いるアモルフアスシリコンの
みよりなるNIN接合構造の非線型素子が知られ
ている。しかし、このNIN接合を用いんとして
も、そのNIまたはIN接合界面がどのようになつ
ているか不明であり、十分な非線型特性を得るに
至つていない。
「発明が解決しようとする問題点」
しかし非線型素子を用いんとして、基板上にＮ
層Ｉ層Ｎ層をプラズマCVD法により漸次積層し
ていつても、このNI界面ではＮ型不純物である
リンがＩ型半導体層内に混入する。またIN界面
ではＩ型半導体とＮ型層との混合N-層が界面領
域にできてしまう。このような界面での不純物お
よび構成成分のおたがいの混合が存在するなら
ば、そのV-I特性において対称性を有せしめるこ
とはまつたく不可能であつた。
層Ｉ層Ｎ層をプラズマCVD法により漸次積層し
ていつても、このNI界面ではＮ型不純物である
リンがＩ型半導体層内に混入する。またIN界面
ではＩ型半導体とＮ型層との混合N-層が界面領
域にできてしまう。このような界面での不純物お
よび構成成分のおたがいの混合が存在するなら
ば、そのV-I特性において対称性を有せしめるこ
とはまつたく不可能であつた。
「問題を解決するための手段」
本発明はかかる問題を解決するため、水素また
はハロゲン元素が添加された非単結晶半導体より
なる非線形素子を用い、かつそのＩ型半導体中に
は炭素を添加したSi−SiXC1-X（０＜Ｘ＜１）−Si
構造を有せしめたことを主としている。
はハロゲン元素が添加された非単結晶半導体より
なる非線形素子を用い、かつそのＩ型半導体中に
は炭素を添加したSi−SiXC1-X（０＜Ｘ＜１）−Si
構造を有せしめたことを主としている。
かかる本発明に用いる非線形素子は、１つの
PIN接合とその上下にコンタクトを有する電極よ
り構成されるダイオードを用いるのではなく、一
対の電極とはそれぞれオーム接触性を有するが、
逆向整流特性を構成する複合ダイオードを有する
素子よりなるもので、その代表例はＮ型半導体−
Ｉ型（以下真性または実質的に真性という）半導
体−Ｎ型半導体を積層して設けたNIN構造、即
ちNI接合とIN接合とが電気的に逆向きに連結さ
れ、かつ半導体として一体化したNIN接合を有
する半導体をはじめ、その変形であるNN-N、
NP-N、PIP、PP-PまたはPN-P構造を有せしめ
た複合ダイオードである。
PIN接合とその上下にコンタクトを有する電極よ
り構成されるダイオードを用いるのではなく、一
対の電極とはそれぞれオーム接触性を有するが、
逆向整流特性を構成する複合ダイオードを有する
素子よりなるもので、その代表例はＮ型半導体−
Ｉ型（以下真性または実質的に真性という）半導
体−Ｎ型半導体を積層して設けたNIN構造、即
ちNI接合とIN接合とが電気的に逆向きに連結さ
れ、かつ半導体として一体化したNIN接合を有
する半導体をはじめ、その変形であるNN-N、
NP-N、PIP、PP-PまたはPN-P構造を有せしめ
た複合ダイオードである。
かかる複合ダイオードのスレツシユホールド電
圧は、ダイオード特性を互いに逆向きに相対せし
め、そのビルドイン（立ち上がり）電圧（しきい
値）はNI接合のＮ型半導体とＩ型半導体または
NI界面近傍での導電型を決める微量のリン等の
不純物と、エネルギバンド巾を決める炭素等の添
加物の濃度で決めることができる。このため、製
造プロセスを制御することにより、所望の素子の
しきい値電圧の値およびしきい値以下での電流の
流れにくさおよびしきい値以上での電流の流れや
すさを制御し得る。さらに絶縁膜−半導体の界面
物性を用いず、半導体−半導体接合方式であるた
め、温度処理、Ｂ−Ｔ処理（バイアス−温度）処
理に対し不安定性がないという特長を有する。
圧は、ダイオード特性を互いに逆向きに相対せし
め、そのビルドイン（立ち上がり）電圧（しきい
値）はNI接合のＮ型半導体とＩ型半導体または
NI界面近傍での導電型を決める微量のリン等の
不純物と、エネルギバンド巾を決める炭素等の添
加物の濃度で決めることができる。このため、製
造プロセスを制御することにより、所望の素子の
しきい値電圧の値およびしきい値以下での電流の
流れにくさおよびしきい値以上での電流の流れや
すさを制御し得る。さらに絶縁膜−半導体の界面
物性を用いず、半導体−半導体接合方式であるた
め、温度処理、Ｂ−Ｔ処理（バイアス−温度）処
理に対し不安定性がないという特長を有する。
このため、固体表示素子である例えば液晶に対
し、交流バイアスの液晶を他方の電極リードのレ
ベルを制御することにより制御し得、階調制御も
可能であるという特徴を有する。
し、交流バイアスの液晶を他方の電極リードのレ
ベルを制御することにより制御し得、階調制御も
可能であるという特徴を有する。
「作用」
かかるＩ型半導体をSiXC1-X（０＜Ｘ＜１）とす
るとともに、この炭素をメタン等の炭化水素とシ
ラン等の珪素化合物を用いるのではなく、メチル
シラン（Si（CH3）oH4-oｎ＝１〜３等で示される
Ｃ−Si結合を分子内部に有するアルキル分子）と
することにより、プラズマ放電の出力を低出力化
し得る。かくすると、被膜形成時に被膜形成をプ
ラズマでスパツタすることを極力少なくし得、
NIまたはIN界面での混合層を実質的に除去し得
る。
るとともに、この炭素をメタン等の炭化水素とシ
ラン等の珪素化合物を用いるのではなく、メチル
シラン（Si（CH3）oH4-oｎ＝１〜３等で示される
Ｃ−Si結合を分子内部に有するアルキル分子）と
することにより、プラズマ放電の出力を低出力化
し得る。かくすると、被膜形成時に被膜形成をプ
ラズマでスパツタすることを極力少なくし得、
NIまたはIN界面での混合層を実質的に除去し得
る。
さらにメチルシランに対し、紫外光を照射した
光CVD法を用いることにより、の界面でのスパ
ツタを完全に除去できるため混合層を完全に除去
し得る。その結果、スレツシユホールド電圧のロ
ツト間の再現性を向上させ得る。
光CVD法を用いることにより、の界面でのスパ
ツタを完全に除去できるため混合層を完全に除去
し得る。その結果、スレツシユホールド電圧のロ
ツト間の再現性を向上させ得る。
以下に実施例に従つて本発明を説明する。
実施例 １
この第１図を以下に略記する。
第１図Ａは実際の素子構造の縦断面図を示して
いる。
いる。
第１図Ａにおいて、透光性絶縁基板として無ア
ルカリガラス２０を用いた。この上面にスパツタ
法または電子ビーム蒸着法により導電膜である
ITOまたは酸化スズ膜を0.1〜0.5μの厚さに、さ
らにこの上面に遮光用クロム１１を300〜2500Å
の厚さに同様に積層形成した。この後、透光性導
電膜１７および遮光電膜１１よりなる第１の電極
２１を第１のマスクにより行い、不要物を除去
して電極を形成した。
ルカリガラス２０を用いた。この上面にスパツタ
法または電子ビーム蒸着法により導電膜である
ITOまたは酸化スズ膜を0.1〜0.5μの厚さに、さ
らにこの上面に遮光用クロム１１を300〜2500Å
の厚さに同様に積層形成した。この後、透光性導
電膜１７および遮光電膜１１よりなる第１の電極
２１を第１のマスクにより行い、不要物を除去
して電極を形成した。
この後、これらの全面に第２図に示す如きプラ
ズマ気相反応装置を用いてプラズマ気相法を行
い、NIN構造を有する水素またはハロゲン元素
が添加された非単結晶半導体よりなる複合ダイオ
ードを形成した。即ち、図面において、ロード、
アンロード４、Ｎ型半導体形成用第１の反応系
５、Ｉ型半導体形成用第２の反応系６を有してい
る。それぞれはドーピング系５０、反応炉３０、
排気系４０を有する。
ズマ気相反応装置を用いてプラズマ気相法を行
い、NIN構造を有する水素またはハロゲン元素
が添加された非単結晶半導体よりなる複合ダイオ
ードを形成した。即ち、図面において、ロード、
アンロード４、Ｎ型半導体形成用第１の反応系
５、Ｉ型半導体形成用第２の反応系６を有してい
る。それぞれはドーピング系５０、反応炉３０、
排気系４０を有する。
基板２０はホルダ１５により予備室より第１の
反応室１にゲート弁１７を開き双方を10-6torr以
下に十分真空引きをして移設する。ここでフオス
ヒンが添加（0.5％）されたシラン５６より導入
し、13.56MHzの高周波グロー放電を行うことに
より、200〜350℃に保持された基板上の被形成面
上にオモルフアス構造を有する非単結晶半導体を
作る。その電気伝導度は10-5〜10-3（Ωcm）-1を有
し、50〜500Åの厚さとした。さらに第１、第２
の反応炉１，３を10-6〜10-7torrまで、十分真空
引きをした後、ゲート弁１８を開とし、基板２
０、ホルダを第２の反応室に移設した。次に、シ
ラン（SinH2n+2+2例えばｍ＝１のSiH4）を５８
より、またメチルシラン（Sin（CH3）4-oｎ＝１〜
３）を５９より導入し、混入させた。即ちｎ＝２
ではH2Si（CH3）2／SiH4＝１／５〜１／200例え
ば１／50（流量c.c.）とした。この混合反応性気体
をプラズマ反応炉３内に導入し、基板をハロゲン
ヒータ６３，６４により加熱し、一対の電極６
８，６９′に高周波電気エネルギを加えてプラズ
マ反応をさせ、Ｉ型の水素またはハロゲン元素が
添加されたSiXC1-X（０＜Ｘ＜１）で示される非
単結晶半導体（第１図Ａの１３）を0.1〜1μの厚
さに、例えば0.4μの厚さにＮ型半導体上に積層し
て形成した。さらにこの後、第２、第１の反応炉
３，１を排気系４０のターボポンプにて10-6〜
10-7torrまで十分真空引きをした。再び、基板２
０およびホルダ１５を第１の反応室にゲート弁１
８を開き移設し、この後再びこのゲート弁を閉じ
て、同様のＮ型半導体１４をＩ型半導体上にアモ
ルフアス構造として50〜500Åの厚さに積層して
NIN接合とした。
反応室１にゲート弁１７を開き双方を10-6torr以
下に十分真空引きをして移設する。ここでフオス
ヒンが添加（0.5％）されたシラン５６より導入
し、13.56MHzの高周波グロー放電を行うことに
より、200〜350℃に保持された基板上の被形成面
上にオモルフアス構造を有する非単結晶半導体を
作る。その電気伝導度は10-5〜10-3（Ωcm）-1を有
し、50〜500Åの厚さとした。さらに第１、第２
の反応炉１，３を10-6〜10-7torrまで、十分真空
引きをした後、ゲート弁１８を開とし、基板２
０、ホルダを第２の反応室に移設した。次に、シ
ラン（SinH2n+2+2例えばｍ＝１のSiH4）を５８
より、またメチルシラン（Sin（CH3）4-oｎ＝１〜
３）を５９より導入し、混入させた。即ちｎ＝２
ではH2Si（CH3）2／SiH4＝１／５〜１／200例え
ば１／50（流量c.c.）とした。この混合反応性気体
をプラズマ反応炉３内に導入し、基板をハロゲン
ヒータ６３，６４により加熱し、一対の電極６
８，６９′に高周波電気エネルギを加えてプラズ
マ反応をさせ、Ｉ型の水素またはハロゲン元素が
添加されたSiXC1-X（０＜Ｘ＜１）で示される非
単結晶半導体（第１図Ａの１３）を0.1〜1μの厚
さに、例えば0.4μの厚さにＮ型半導体上に積層し
て形成した。さらにこの後、第２、第１の反応炉
３，１を排気系４０のターボポンプにて10-6〜
10-7torrまで十分真空引きをした。再び、基板２
０およびホルダ１５を第１の反応室にゲート弁１
８を開き移設し、この後再びこのゲート弁を閉じ
て、同様のＮ型半導体１４をＩ型半導体上にアモ
ルフアス構造として50〜500Åの厚さに積層して
NIN接合とした。
かくしてＮ型半導体、Ｉ型半導体をそれぞれ独
立の反応室にて形成することにより、接合界面で
おたがいの不純物および半導体の混合を十分に排
除することができた。
立の反応室にて形成することにより、接合界面で
おたがいの不純物および半導体の混合を十分に排
除することができた。
この上面に、第１図Ａに示される如く、CTF
としてのSnO2またはITOを500〜1500Åの厚さ
に、さらにリードおよび電極となるクロムまたは
アルミニユーム（500〜1500Å）を電子ビーム蒸
着法またはスパツタ法により積層した。さらに、
第２の電極２２、複合ダイオード２として設ける
領域を除き、他部を第２のフオトマスクを用い
てフオトエツチング法により除去して第２の電極
を構成した。
としてのSnO2またはITOを500〜1500Åの厚さ
に、さらにリードおよび電極となるクロムまたは
アルミニユーム（500〜1500Å）を電子ビーム蒸
着法またはスパツタ法により積層した。さらに、
第２の電極２２、複合ダイオード２として設ける
領域を除き、他部を第２のフオトマスクを用い
てフオトエツチング法により除去して第２の電極
を構成した。
即ち第１図Ａにおいて、ガラス基板２０上の透
光性導電膜１７、クロム電極１１よりなる第１の
電極２１、Ｎ１２，Ｉ１３，Ｎ１４半導体積層体
よりなるNIN接合型複合ダイオード２、CTF１
５、クロムまたはアルミニユーム１６よりなる第
２の電極２２よりなつている。このNIN構造の
記号が第２図Ｂに記されている。
光性導電膜１７、クロム電極１１よりなる第１の
電極２１、Ｎ１２，Ｉ１３，Ｎ１４半導体積層体
よりなるNIN接合型複合ダイオード２、CTF１
５、クロムまたはアルミニユーム１６よりなる第
２の電極２２よりなつている。このNIN構造の
記号が第２図Ｂに記されている。
第３図Ａ〜Ｄに従来より公知のNIN接合型の
非線型素子の動作原理の概要を示す。
非線型素子の動作原理の概要を示す。
第３図ＡはＮ１２，Ｉ１３，Ｎ１４構造を有す
る半導体２である。この場合はＮ，Ｉ，Ｎのすべ
ての半導体は水素を含む珪素の非単結晶半導体で
ある。
る半導体２である。この場合はＮ，Ｉ，Ｎのすべ
ての半導体は水素を含む珪素の非単結晶半導体で
ある。
その厚さはＮ１２700Å、Ｉ１３4000Å、Ｎ１
４700Åである。電圧が端子２１，２２間に印加
されていない場合のエネルギバンド図を第３図Ｂ
に示す。これに対しても、もし基板側端子２１に
比べて２２に正の電圧（Va）がかかると、第３
図Ｃのエネルギバンド構造となる。すると電子４
３は障壁４１が４１′にその高さを低くするに準
じて順方向の電流として流れる。
４700Åである。電圧が端子２１，２２間に印加
されていない場合のエネルギバンド図を第３図Ｂ
に示す。これに対しても、もし基板側端子２１に
比べて２２に正の電圧（Va）がかかると、第３
図Ｃのエネルギバンド構造となる。すると電子４
３は障壁４１が４１′にその高さを低くするに準
じて順方向の電流として流れる。
加えてNI界面３１はＮ型半導体層２１を構成
する不純物のリンの一部がＩ型半導体２３内にプ
ラズマCVDの被膜形成の際混入してしまうため、
界面近傍のＩ層がＮ傾向に変成してしまう。この
ためNI界面の＋Vaの印加によるバリアの障壁が
十分低くなり、結果として第５図５１の如く１〜
2Vの低いしきい値電圧しか得られない電流特性
が得られた。
する不純物のリンの一部がＩ型半導体２３内にプ
ラズマCVDの被膜形成の際混入してしまうため、
界面近傍のＩ層がＮ傾向に変成してしまう。この
ためNI界面の＋Vaの印加によるバリアの障壁が
十分低くなり、結果として第５図５１の如く１〜
2Vの低いしきい値電圧しか得られない電流特性
が得られた。
この時、他の障壁４２，３２（第２図Ｂ）は障
壁を構成させず、電流の流れに対しバリアを構成
しない。
壁を構成させず、電流の流れに対しバリアを構成
しない。
また、逆に端子２２に負の電圧（−Va）が加
わると（第３図Ｃ）障壁４２は４２′となり、そ
のＮ型半導体層１４の電子４３′が４２′より１３
へと流れる。かかる従来例の水素が添加された珪
素のみでのプラズマCVD法により形成する場合
は、Ｉ層１３の珪素がＮ層１４に混入し、このＮ
層１４の界面近傍をN-化する傾向にするため、
中間領域３２は巾広くなり、かつ-Vaが変わつて
もバリアの高さ４２′は十分低くなり得ない。結
果として第５図５１′のダイオードの逆流特性の
如きV-I特性となる。
わると（第３図Ｃ）障壁４２は４２′となり、そ
のＮ型半導体層１４の電子４３′が４２′より１３
へと流れる。かかる従来例の水素が添加された珪
素のみでのプラズマCVD法により形成する場合
は、Ｉ層１３の珪素がＮ層１４に混入し、このＮ
層１４の界面近傍をN-化する傾向にするため、
中間領域３２は巾広くなり、かつ-Vaが変わつて
もバリアの高さ４２′は十分低くなり得ない。結
果として第５図５１′のダイオードの逆流特性の
如きV-I特性となる。
結果として第５図５１，５１′に示す如き、
NIN構造を形成させたPIN接合のダイオードの
如き非対称の特性を得ることになりがちである。
NIN構造を形成させたPIN接合のダイオードの
如き非対称の特性を得ることになりがちである。
かくの如き非対称のダイオード特性を排除し、
原点に対し対称性を与えることが本発明の目的で
ある。加えてＩ層内に炭素を加えることにより、
しきい値の大小の制御を行うことが他の目的であ
る。
原点に対し対称性を与えることが本発明の目的で
ある。加えてＩ層内に炭素を加えることにより、
しきい値の大小の制御を行うことが他の目的であ
る。
第４図Ａ〜Ｄに本発明の動作原理の概要を示
す。
す。
第４図Ａは水素が添加された非晶質珪素よりな
るＮ型半導体（厚さ500Å以下好ましくは100〜
200Å）の第１の半導体Ｎ１２、水素が添加され
たSiXC1-X（０＜Ｘ＜１）で示される真性または
実質的に真性の非晶質半導体よりなる第２の半導
体Ｉ１３，第１の半導体と同一特性を有する第３
の半導体Ｎ１４構造を有する半導体２である。そ
の厚さはＮ１２は100〜200Å、Ｉ１３は2000〜
4000Å、Ｎ１４は100〜200Åである。この場合の
電圧が基板側端子２１を基準として２２に印加さ
れていない場合におけるエネルギバンド図を、第
４図Ｂに示す。この図面において、NI界面３１、
IN界面近傍のエネルギバンドにおける伝導率は
概略同一曲線性３１，３２を有している。
るＮ型半導体（厚さ500Å以下好ましくは100〜
200Å）の第１の半導体Ｎ１２、水素が添加され
たSiXC1-X（０＜Ｘ＜１）で示される真性または
実質的に真性の非晶質半導体よりなる第２の半導
体Ｉ１３，第１の半導体と同一特性を有する第３
の半導体Ｎ１４構造を有する半導体２である。そ
の厚さはＮ１２は100〜200Å、Ｉ１３は2000〜
4000Å、Ｎ１４は100〜200Åである。この場合の
電圧が基板側端子２１を基準として２２に印加さ
れていない場合におけるエネルギバンド図を、第
４図Ｂに示す。この図面において、NI界面３１、
IN界面近傍のエネルギバンドにおける伝導率は
概略同一曲線性３１，３２を有している。
この場合のＩ層へのDMS（ジメチルシラン）の
添加はＩ層内で一定とした。即ち第１図Ｃに示す
如くＩ層形成の際、DMS／SiH4＝１／50とし
た。
添加はＩ層内で一定とした。即ち第１図Ｃに示す
如くＩ層形成の際、DMS／SiH4＝１／50とし
た。
第４図Ｃにおいて、基板２１に比べて２２に正
の電圧（＋Va）を印加すると、第４図Ｃのエネ
ルギバンド構造となる。すると電子４３は、障壁
４１が４１′にその高さを低くするに準じて順方
向の電流として流れる。そして第５図曲線５２を
得る。
の電圧（＋Va）を印加すると、第４図Ｃのエネ
ルギバンド構造となる。すると電子４３は、障壁
４１が４１′にその高さを低くするに準じて順方
向の電流として流れる。そして第５図曲線５２を
得る。
また、逆に、端子２２に負の電圧（−Va）が
加わると、第１図Ｄに示されるごとく、障壁４２
が４２′と低くなり、そのＮ型半導体層１４の電
子４３が１４より１３へと流れ、第５図曲線５
２′を得る。
加わると、第１図Ｄに示されるごとく、障壁４２
が４２′と低くなり、そのＮ型半導体層１４の電
子４３が１４より１３へと流れ、第５図曲線５
２′を得る。
結果として、第５図に示す如き非線型特性５
２，５２′を第４図Ｃ，Ｄに対応して有せしめる
ことができる。
２，５２′を第４図Ｃ，Ｄに対応して有せしめる
ことができる。
また、Ｉ層に炭素を添加したため、＋Vaにおい
ては、しきい値を１〜2Vよりより高く、液晶デ
イスプレイ−等に対し有効な例えば10V以上にし
得る。
ては、しきい値を１〜2Vよりより高く、液晶デ
イスプレイ−等に対し有効な例えば10V以上にし
得る。
加えてこのＩ層中の炭素がSiXC1-Xと珪素と十
分結合するため、IN界面３２における珪素のＮ
層への混合を防ぎ、逆方向側（−Va側）も５
１′より５２′としきい値を低く、かつ５２と原点
に対し対称性を有せしめ得る。
分結合するため、IN界面３２における珪素のＮ
層への混合を防ぎ、逆方向側（−Va側）も５
１′より５２′としきい値を低く、かつ５２と原点
に対し対称性を有せしめ得る。
即ち、このMIN接合にあつては、立ち上がり
電圧（しきい値電圧）１００，１００′はこの第
４図における障壁の高さ４１，４２および巾３
１，３２により決められる。
電圧（しきい値電圧）１００，１００′はこの第
４図における障壁の高さ４１，４２および巾３
１，３２により決められる。
実施例 ２
本発明においては、実施例１におけるＩ層側の
NI界面、IN界面をより急峻とするため、第１図
Ｄに示すごとく炭素の添加量を界面近傍に増加さ
せた。即ち、第２の半導体を形成する初期工程に
おいてメチルシラン／シランの比を多くして、プ
ラズマ気相法で５〜30Åのきわめて薄い厚さにバ
リア３４を形成させた。すると、このしきい値１
００，１００′がさらに急峻となり、第５図の曲
線５３，５３′を得ることができた。
NI界面、IN界面をより急峻とするため、第１図
Ｄに示すごとく炭素の添加量を界面近傍に増加さ
せた。即ち、第２の半導体を形成する初期工程に
おいてメチルシラン／シランの比を多くして、プ
ラズマ気相法で５〜30Åのきわめて薄い厚さにバ
リア３４を形成させた。すると、このしきい値１
００，１００′がさらに急峻となり、第５図の曲
線５３，５３′を得ることができた。
加えて、このNI界面、IN界面の双方に対して
障壁を作り、第２図Ｅの構成とすると、Ｖ−Ｉ特
性と第５図曲線５４，５４′を得ることができた。
障壁を作り、第２図Ｅの構成とすると、Ｖ−Ｉ特
性と第５図曲線５４，５４′を得ることができた。
この第５図のＶ−Ｉ特性を縦軸に対しログスケ
ールとして第６図に対応して示す。すると、第２
図Ｄ，Ｅに示す如き界面に炭素を高濃度とし、不
純物、構成物のそれぞれの層での混合を防止する
バリアを構成させると、しきい値が＋Vaと−Va
において対称特性をより有するに加えて、第６図
での低電流領域である発生領域６１，６１′は、
より平坦になり、大電流領域である６２，６２′
の拡散電流領域はより急峻に立ち上がるため、
「ON」、「OFF」の境界を示すしきい値１００，
１００′をより明確にすることができ得る。
ールとして第６図に対応して示す。すると、第２
図Ｄ，Ｅに示す如き界面に炭素を高濃度とし、不
純物、構成物のそれぞれの層での混合を防止する
バリアを構成させると、しきい値が＋Vaと−Va
において対称特性をより有するに加えて、第６図
での低電流領域である発生領域６１，６１′は、
より平坦になり、大電流領域である６２，６２′
の拡散電流領域はより急峻に立ち上がるため、
「ON」、「OFF」の境界を示すしきい値１００，
１００′をより明確にすることができ得る。
「効果」
本発明は以上に示す如く、対称型のＶ−Ｉ特性
を有する複合ダイオードを構成せしめるため、Ｉ
層とＮ層との界面または近傍に炭素を添加したも
のである。さらにこの非線型素子はその応用であ
る表示素子に用いる液晶Ｓ／Ｎ比に適したしきい
値を、Ｉ層への炭素の添加量およびＩ層の厚さの
制御を行うことにより成就できた。さらに加え
て、NI，NI接合界面に炭素を内部に比べ多量に
添加することにより、しきい値以下の電圧での電
流を平坦にし、このしきい値以上の電圧での電流
を急峻にせしめる特性用のプロセス制御を行うこ
とができる。
を有する複合ダイオードを構成せしめるため、Ｉ
層とＮ層との界面または近傍に炭素を添加したも
のである。さらにこの非線型素子はその応用であ
る表示素子に用いる液晶Ｓ／Ｎ比に適したしきい
値を、Ｉ層への炭素の添加量およびＩ層の厚さの
制御を行うことにより成就できた。さらに加え
て、NI，NI接合界面に炭素を内部に比べ多量に
添加することにより、しきい値以下の電圧での電
流を平坦にし、このしきい値以上の電圧での電流
を急峻にせしめる特性用のプロセス制御を行うこ
とができる。
本発明において、Ｉ層内に炭素を添加した。し
かし炭素ではなく、酸素または窒素としてもよ
い。しかしこれらは絶縁物化しやすいため、その
添加量の制御がより微妙であり、製造のしやすさ
ではメチルシランを用いる炭素に比べて困難さを
有している。
かし炭素ではなく、酸素または窒素としてもよ
い。しかしこれらは絶縁物化しやすいため、その
添加量の制御がより微妙であり、製造のしやすさ
ではメチルシランを用いる炭素に比べて困難さを
有している。
本発明の実施例ではプラズマ気相反応を示し
た。
た。
しかしメチルシランとジシラン（Si2H6）との
反応を用いることにより光気相反応をさせること
が可能である。
反応を用いることにより光気相反応をさせること
が可能である。
かかる場合は、基板を250〜300℃に加熱し、
254nｍまたは184nｍの波長の光を照射すること
によりＮ型半導体またはSiXC1-X（０＜Ｘ＜１）
で示される真性または実質的に真性の半導体を形
成し得る。この場合も量産性を考慮すると、第２
図に示す独立反応炉方式が有効である。
254nｍまたは184nｍの波長の光を照射すること
によりＮ型半導体またはSiXC1-X（０＜Ｘ＜１）
で示される真性または実質的に真性の半導体を形
成し得る。この場合も量産性を考慮すると、第２
図に示す独立反応炉方式が有効である。
第１図は、本発明の複合ダイオードの縦断面図
Ａ，ＢおよびＩ層への炭素添加の濃度分布Ｃ，
Ｄ，Ｅを示す。第２図は本発明を用いたプラズマ
気相反応装置の概要を示す。第３図は従来より公
知のアモルフアスシリコンのみを用いたNIN接
合の動作特性を示す。第４図は本発明のＩ層内に
炭素を添加したNIN接合型複合ダイオードの非
線形素子の動作原理を示す。第５図、第６図は従
来の特性５１，５１′および本発明の特性５２，
５２′，５３，５３′，５４，５４′を示す。
Ａ，ＢおよびＩ層への炭素添加の濃度分布Ｃ，
Ｄ，Ｅを示す。第２図は本発明を用いたプラズマ
気相反応装置の概要を示す。第３図は従来より公
知のアモルフアスシリコンのみを用いたNIN接
合の動作特性を示す。第４図は本発明のＩ層内に
炭素を添加したNIN接合型複合ダイオードの非
線形素子の動作原理を示す。第５図、第６図は従
来の特性５１，５１′および本発明の特性５２，
５２′，５３，５３′，５４，５４′を示す。
Claims (1)
- 【特許請求の範囲】 １ 一導電型を有する第１の非単結晶珪素半導体
と、該半導体上の真性または実質的に真性の第２
の非単結晶半導体と、該半導体上の前記第１の非
単結晶珪素半導体と同一導電型を有する第３の非
単結晶珪素半導体とが積層して設けられる半導体
装置方法において、前記第２の半導体は、プラズ
マ気相反応、光気相反応または光プラズマ気相反
応により、珪化物気体と、該気体にメチルシラン
を添加し炭素が添加された珪素を主成分とする雰
囲気中において、非単結晶珪素半導体として形成
されることを特徴とする半導体装置作製方法。 ２ 特許請求の範囲第１項において、メチルシラ
ン／シラン≒１／200〜１／５の範囲で添加して
設けたことを特徴とする半導体装置作製方法。 ３ 特許請求の範囲第１項において、第２の非単
結晶珪素半導体を形成する初期工程または末期工
程において、メチルシランのみまたはメチルシラ
ン／シラン＞１として形成することを特徴とする
半導体装置作製方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206081A JPS6184070A (ja) | 1984-10-01 | 1984-10-01 | 半導体装置作製方法 |
| US07/000,155 US4744862A (en) | 1984-10-01 | 1987-01-02 | Manufacturing methods for nonlinear semiconductor element and liquid crystal display panel using the same |
| US07/203,641 US4855805A (en) | 1984-10-01 | 1988-06-03 | Nonlinear semiconductor element, liquid crystal display panel using the same and their manufacturing methods |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206081A JPS6184070A (ja) | 1984-10-01 | 1984-10-01 | 半導体装置作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6184070A JPS6184070A (ja) | 1986-04-28 |
| JPH0516671B2 true JPH0516671B2 (ja) | 1993-03-05 |
Family
ID=16517506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59206081A Granted JPS6184070A (ja) | 1984-10-01 | 1984-10-01 | 半導体装置作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184070A (ja) |
-
1984
- 1984-10-01 JP JP59206081A patent/JPS6184070A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6184070A (ja) | 1986-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6285041B1 (en) | Thin-film transistor having a high resistance back channel region am) fabrication method thereof | |
| US4849797A (en) | Thin film transistor | |
| US4864376A (en) | Thin-film transistor and method of fabricating the same | |
| JP2976483B2 (ja) | 液晶表示素子用薄膜トランジスタの製造方法 | |
| US4446168A (en) | Method of forming amorphous silicon | |
| JPH0226394B2 (ja) | ||
| JPH0527276B2 (ja) | ||
| JPH0669096B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPH0516671B2 (ja) | ||
| JP3079566B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPH0564862B2 (ja) | ||
| JPH0521801A (ja) | 半導体装置 | |
| JPS5874067A (ja) | 半導体装置 | |
| CN108336170A (zh) | 制造太阳能电池的方法 | |
| JP2740275B2 (ja) | 薄膜トランジスタ | |
| JP2885458B2 (ja) | 薄膜トランジスタ | |
| JPS5871663A (ja) | 半導体装置 | |
| JP3243088B2 (ja) | 表示装置およびアレイ基板の製造方法 | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| WO2020177056A1 (zh) | 薄膜晶体管及薄膜晶体管的制造方法 | |
| JPH0516672B2 (ja) | ||
| JPH0516197B2 (ja) | ||
| JPH0556027B2 (ja) | ||
| KR20070040035A (ko) | 표시 기판 및 이의 제조 방법 | |
| JP2635950B2 (ja) | 半導体装置の製造方法 |