JPH0516672B2 - - Google Patents

Info

Publication number
JPH0516672B2
JPH0516672B2 JP59206082A JP20608284A JPH0516672B2 JP H0516672 B2 JPH0516672 B2 JP H0516672B2 JP 59206082 A JP59206082 A JP 59206082A JP 20608284 A JP20608284 A JP 20608284A JP H0516672 B2 JPH0516672 B2 JP H0516672B2
Authority
JP
Japan
Prior art keywords
layer
type semiconductor
semiconductor layer
interface
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59206082A
Other languages
English (en)
Other versions
JPS6184071A (ja
Inventor
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP59206082A priority Critical patent/JPS6184071A/ja
Publication of JPS6184071A publication Critical patent/JPS6184071A/ja
Publication of JPH0516672B2 publication Critical patent/JPH0516672B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes

Description

【発明の詳細な説明】 「発明の利用分野」 この発明は、表示素子好ましくは液晶表示パネ
ルを設けることにより、マイクロコンピユータ、
ワードプロセツサまたはテレビ等の表示部の固体
化を図る固体表示装置、メツセージセンサまたは
液晶プリンタに応用する非線型特性を有する半導
体装置に関するものである。
「従来の技術」 固体表示パネルは各絵素を独立に制御する方式
が大面積用として有効である。このようなアクテ
イブ素子を用いたパネルとして、アモルフアスシ
リコンをすべての画素と1:1に連結して用いる
NIN接合構造の非線型素子が知られている。し
かし、このNIN接合を用いんとしても、そのNI
またはIN接合界面がどのようになつているか不
明であり、十分なV−I特性における原点対称の
非線型特性を得るに至つていない。
第2図A〜Dに従来より公知のNIN接合型の
非線型素子の動作原理の概要を示す。
第2図AはN12,I13,N14構造を有す
る半導体2である。この場合はN,I,Nのすべ
ての半導体に水素を含む珪素の非単結晶半導体で
ある。
その厚さはN12700Å、I134000Å、N1
4700Åである。電圧が端子21,22間に印加
されていない場合のエネルギバンド図を第2図B
に示す。これに対して、もし基板側端子21に比
べて22に正の電圧(Va)がかかると、第2図
Cのエネルギバンド構造となる。すると電子43
は障壁41が41′にその高さを低くするに準じ
て順方向の電流として流れる。
加えてNI界面31はN型半導体層21を構成
する不性物のリンの一部がI型半導体23内にプ
ラズマCVDでの被膜形成の際混入してしまうた
め、界面近傍のI層がN-傾向に変成してしまう。
このためNI界面の+Vaの印加によるバリアの障
壁が十分低くなり、結果として第4図51の如く
1〜2Vの低いしきい値電圧しか得られない電流
特性が得られた。
この時、他の障壁42,32(第2図B)は障
壁を構成せず、電流の流れに対しバリアを構成し
ない。
また、逆に端子22に負の電圧−Vaが加わる
と(第2図C)障壁42は42′となり、そのN
型半導体層14の電子43′が42′より13へと
流れる。かかる従来例の珪素のみでのプラズマ
CVD法により形成する場合には、I層13の珪
素がN層14に混入し、このN層14の界面近傍
をN-化する傾向にするため、中間領域32は広
く、かつ−Vaが変わつてもバリアの高さ42′は
十分低くなり得ない。結果としてNIN構造を形
成させたPIN接合のダイオードの如き非対称の特
性を得ることになりがちである。
「発明が解決しようとする問題点」 しかし非線型素子を用いんとして、基板上にN
層I層N層をプラズマCVD法により漸次積層し
ていつても、このNI界面ではN型不純物である
リンがI型半導体層内に混入する。またIN界面
ではI型半導体とN型層との混合N-層が界面領
域にできてしまう。このような界面での不純物お
よび構成成分のおたがいの混合が存在するなら
ば、そのV−I特性において対称性を有せしめる
ことがまつたく不可能であつた。
「発明の目的」 かくの如き非対称のダイオード特性を排除し、
原点に対し対称性を与えることが本発明の目的で
ある。加えてI層内に炭素を加えることにより、
しきい値の大小の制御を行うことが他の目的であ
る。
「問題を解決するための手段」 本発明はかかる問題を解決するため、水素また
はハロゲン元素が添加された非単結晶半導体より
なる非線形素子を用い、かつそのI型半導体とN
型半導体との界面に炭素を多量に添加した
SiXC1-X(0<X<1)を設け、かかるバリア層
により被膜形成時における不純物および構成分の
混合を防がんとするものである。さらに本発明は
このI型半導体中には微量の炭素を添加したSi−
SiXC1-X(0<X<1)−Si構造を有せしめたこと
を主としている。
かかる本発明に用いる非線形素子は、1つの
PIN接合とその上下にコンタクトを有する電極よ
り構成されるダイオードを用いるのではなく、一
対の電極とはそれぞれオーム接触性を有するが、
逆向整流特性を構成する複合ダイオードを有する
素子よりなるもので、その代表例はN型半導体−
I型(以下真性または実質的に真性という)半導
体−N型半導体を積層して設けたNIN構造、即
ちNI接合とIN接合とが電気的に逆向きに連結さ
れ、かつ半導体として一体化したNIN接合を有
する半導体をはじめ、その変形であるNN-N、
NP-N、PIP、PP-PまたはPN-P構造を有せしめ
た複合ダイオードである。
かかる複合ダイオードのスレツシユホールド電
圧は、ダイオード特性を互いに逆向きに相対せし
め、そのビルドイン(立ち上がり)電圧(しきい
値)はNI接合のN型半導体とI型半導体または
NI界面近傍での導電性を決める微量のリン等の
不純物と、エネルギバド巾を決める炭素等の不純
物および添加物の濃度で決めることができる。こ
のため、製造プロセスを制御することにより、所
望の素子のしきい値電圧の値およびしきい値以下
での電流の流れにくさおよびしきい値以上での電
流の流やすさを制御し得る。さらに絶縁膜−半導
体の界面物性を用いず、半導体−半導体接合方式
であるため、温度処理、B−T処理(バイアス−
温度)処理に対し不安定性がないという特長を有
する。
このため、固体表示素子である例えば液晶に対
し、交流バイアスを液晶の他方の電極リードのレ
ベルを制御することにより制御し得、階調制御も
可能であるという特徴を有する。
「作用」 かかる界面に十分薄い、即ち好ましくはトンネ
ル電流を流しえるSiXC1-X(0<X<1)でかつ
大きなエネルギバンド巾を有するバリアを設ける
ことにより、N型半導体とI型半導体との界面で
の大電流を流すことによるアモスフアス半導体特
有の接合部が「なまつてしまう」ことを防止で
き、高信頼性を有するNIN接合型非線型半導体
を作製することができる。
以下に実施例に従つて本発明を説明する。
実施例 1 第1図Aは実際の素子構造の縦断面図を示して
いる。
第1図Aにおいて、透光性絶縁基板として無ア
ルカリガラス20を用いた。この上面にスパツタ
法または電子ビーム蒸着法により導電膜である
ITOまたは酸化スズ膜を0.1〜0.5μの厚さに、さ
らにこの上面に遮光用クロムを300〜2500Åの厚
さに同様に積層形成した。この後、この導電膜に
パターニングを第1のマスクより行い、不要部
を除去して電極を形成した。
この後、これらの全面にプラズマ気相反応法に
よりNIN構造を有する水素またはハロゲン元素
が添加された非単結晶半導体よりなる複合ダイオ
ードを形成した。即ち、N型半導体12をシラン
を13.56MHzの高周波グロー放電を行うことによ
り、200〜250℃に保持された基板上の被形成面上
にアモルフアス構造を有する非単結晶半導体を作
る。その電気伝導度は10-5〜10-3(Ωcm)-1を有
し、50〜500Åの厚さとした。さらに次に10-6
10-7torrまで、十分に真空引きをした。さらに、
シラン(SimH2n+2例えばm=1のSiH4)にメチ
シラン(SiHo(CH34-o n=1〜3)を混入さ
せた。即ち、n=2では、H2Si(CH32/SiH4
1/10〜1/200例えば1/50(流量c.c.)とした。
この混合反応性気体をプラズマ反応炉内に導入
し、プラズマ反応をさせ、I型の水素またはハロ
ゲン元素が添加されたSiXC1-X(0<X<1)で
示される非単結晶半導体13を0.2〜1μの厚さに、
例えば0.4μの厚さN型半導体上に積層して形成し
た。さらに、10-6〜10-7torrまで十分真空引きを
した。再び、同様のN型半導体14をアモルフア
ス構造として50〜500Åの厚さに積層してNIN接
合とした。
この後、この上面に、CTFとしてのSnO2また
はITOを500〜1500Åの厚さに、さらにリードお
よび電極となるクロムまたはアルミニユーム
(500〜1500Å)を電子ビーム蒸着法またはスパツ
タ法により積層した。さらに、電極22、複合ダ
イオード2として設ける領域を除き、他部を第2
のフオトマスクを用いてフオトエツチング法に
より除去して第2の電極を構成した。
即ち第2図Aにおいて、ガラス基板20上の透
光性導電膜17、クロム電極11よりなる第1の
電極21,N12,I13,N14半導体積層体
よりなるNIN接合型複合ダイオード2,CTF1
5、クロムまたはアルミニユーム16よりなる第
2の電極22よりなつている。このNIN構造の
記号が第2図Bに記されている。
第4図に本実施例において作製した半導体装置
の電圧−電流特性を示した曲線52,52′を示
す。
また比較のための本実施例におけるI型半導体
層の成膜時にH2Si(CH32を全く添加しない雰囲
気で成膜を行つた場合に作製される半導体装置
(H2Si(CH32を全く添加しない点以外において
は本実施例と同じ構成を有する半導体装置)の電
圧−電流特性(V−I特性)を曲線51,51′
として示す。
この図の曲線51より炭素がI層に添加されて
いない従来の半導体装置においてはそのしきい値
が1〜2V程度しかないことがわかる。
それに対して本実施例において作製された半導
体装置は10V以上のしきい値電圧が得られている
ことがわかる。
また原点に対する対称性も曲線52,52′す
なわち本実施例のV−I特性の方がよいことがわ
かる。
このように本実施例に示した半導体装置のI型
半導体層に炭素を添加した場合、同じ構成の炭素
を添加しない半導体装置に比べてそのしきい値電
圧は高く、V−I特性の対称性も向上することが
わかる。
上記に記した2点が本発明の構成をとつた場合
に実験的に得られる顕著な効果であるが、以下に
第3図A〜D、本発明の実施例におけるV−I特
性を示した第4図を用いて本発明の動作原理およ
び効果について説明する。
第3図Aは水素が添加された非晶質珪素よりな
るN型半導体(厚さ500Å以下好ましくは100〜
200Å)の第1の半導体N12、水素が添加され
たSiXC1-X(0<X<1)で示される真性または
実質的に真性の非晶質半導体よりなる第2の半導
体I13、第1の半導体と同一特性を有する第3
の半導体N14構造を有する半導体2である。そ
の厚そはN12は100〜200Å、I13は2000〜
4000Å、N14100〜200Åである。この場合の電
圧が基板側端子21を基準として22に印加され
ていない場合におけるエネルギバンド図を、第3
図Bに示す。この図面において、NI界面31、
IN界面32は概略同一曲線性31,32を有し
ている。
これは上記に記した本実施例である半導体装置
の電気的特性として得られたV−I特性より説明
される。
本発明の構成においてはIN界面が2カ所ある
が、もしIN界面においては珪素のN層への混合、
あるいはN層からのリンの混入にがあると、一般
にこの2カ所のIN界面において同じような構成
成分の混合あるいは不純物の拡散が起こることは
有り得ない。例えば、一般に気相化学反応法によ
つて第1のN型半導体層、I型半導体層、第2の
N型半導体層と順に積層していく場合において、
第1のN型半導体層を成膜した後I型半導体層を
成膜する際、前に成膜した第1のN型半導体層は
I型半導体層を形成するための活性化した反応ガ
スに表面が曝されることになる。この結果第1の
N型半導体層の表面はI型半導体層を形成するた
めの反応ガスの反応エネルギーにより活性化し、
I型半導体層を形成するための反応ガスと反応し
てしまう。
この結果第1のN型半導体層の表面付近におい
て、I型半導体層を構成する元素すなわち珪素が
混合してしまう。
また、I型半導体層を成膜した後、第2のN型
半導体層を成膜する際において、今後はI型半導
体層表面が第2のN型半導体層を成膜するための
反応ガスの反応エネルギによつて活性化されるの
でI型半導体層表面付近に第2のN型半導体層に
添加される不純物元素例えばリンが混入拡散して
しまう。
この結果二つのIN界面における不純物および
構成成分の混在の状態が違つてしまう。
以上のように一般に二カ所のIN界面における
構成成分の混合あるいは不純物の拡散の状態はア
ンバランスであるのが現実である。
この結果、構成成分の混在比、あるいはリン等
の一導電型を付与する不純物の濃度は、この二カ
所のIN界面近傍において異なつていると認識す
るのが自然である。
このような異なつた構成成分の混在比、あるい
は一導電型を付与する不純物であるリンの濃度を
有する二つのIN界面近傍のエネルギーバンド図
の状態は当然異なつていると考えられる。
二つのNI界面近傍のエネルギーバンド図の状
態が異なつていれば、この半導体装置のV−I特
性は、原点に対する対称性が二つのNI界面近傍
のエネルギーバンド図の状態の違いに応じて崩れ
るはずである。
しかるに従来の炭素がI層に添加されていない
半導体装置においては実測されたV−I特性の原
点に対する対称性が著しく崩れていた。これは第
4図51,51′を見れば明らかである。
それに対して本発明の構成である炭素をI層に
添加した本実施例においては明らかに原点にたい
する対称性を持つたV−I特性が得られていると
がわかる。これは第4図52,52′を見れば明
らかである。
ここで、V−I特性の原点に対する対称性の崩
れる原因を構成成分の混合あるいは不純物の拡散
にあると認識するならば、本実施例におけるのV
−I特性の原点に対する対称性のよさは、構成成
分の混合あるいは不純物の拡散が起こらないため
であると結論できる。
以上のことより一般的に考えて実験的に得られ
るデータであるV−I特性の原点に対する対称性
のよさは、炭素を添加することによつて不純物お
よび構成成分の混合を防止できたためであると考
えらのが自然である。
こうして炭素を添加することによつて、第3図
Bのエネルギーバンド図で示される電気的特性を
本実施例が有することがわかる。
この場合のI層内へのDMS(ジメチルシラン)
の添加はI層内で一定とした。即ち第1図Cに示
す如くI層形成の際、DMS/SiH4=1/50とし
た。
第3図Cにおいて、基板21に比べて22に正
の電圧(+Va)を印加すると、第3図Cのエネ
ルギバンド構造となる。すると電子43は、障壁
41が41′にその高さを低くするに準じて順方
向の電流として流れる。そして第5図曲線52を
得る。
また、逆に、端子22に負の電圧(−Va)が
加わると、Dに示されるごとく、障壁42が4
2′と低くなり、そのN型半導体層14の電子4
3′が14より13へと流れて、第5図曲線52
を得る。
結果として、第5図に示す如き非線型特性5
2,52′を第3図C,Dに対応して有せしめる
ことができる。
またI層に炭素を添加したため、+Vaにおいて
は、しきい値を1〜2Vより高く、例えば10V以
上にし得る。加えてこのI層中の炭素がSiXC1-X
と珪素と十分結合し炭化珪素するため、IN界面
32における珪素のN層への混合を防ぎ、逆方向
側(−Va側)も51′より52′としきい値を低
く、かつ52と原点に対し対称性を有せしめ得
る。
即ち、NIN接合にあつては、立ち上がり電圧
(しきい値電圧)100,100′はこの第3図に
おける障壁の高さ41,42および巾31,32
により決められる。
実施例 2 本発明においては、実施例1におけるI層側の
NI界面、IN界面をより急峻とするため、第1図
Dに示すごとくに炭素の添加量を界面近傍に増加
させた。即ち、第2の半導体を形成する初期工程
において、メチルシラン/シランの比を多くし
て、プラズマ気相法で5〜30Åのきわめて薄い厚
さにバリア34を形成させた。
本実施例におけるV−I特性として第4図の曲
線53,53′を得ることができた。
この曲線より、実施例1に対してしきい値10
0,100′がさらに急峻となることがわかる。
加えて、このNI界面、IN界面の双方に対して
5〜30Åのトンネル電流を流しえる障壁(バリ
ア)34,35を作り、第1図Eの構成とする
と、V−I特性として第4図曲線54,54′を
得ることができた。
この第4図のV−I特性を縦軸に対しログスケ
ールとして第5図に対応して示す。すると、第1
図D,Eに示す如き界面に炭素を高濃度とし、不
純物、構成物のそれぞれの層での混合を防止する
バリアを構成させると、しきい値が+Vaと−Va
において対称特性をより有するに加えて、第5図
での低電流領域である発生領域61,61′はよ
り平坦になり、大電流領域である62,62′の
拡散電流領域はより急峻に立ち上がるため、
「ON」、「OFF」の境界を示すしきい値100,
100′をより明確にすることができ得る。
「効果」 本発明は以上に示す如く、対称型のV−I特性
を有する複合ダイオードをそのしきい値を急峻に
して構成せしめるため、I層とN層との界面また
はその近傍に炭素を添加したものである。その結
果、しきい値以下の電圧での電流を平坦にし、こ
のしきい値以上の電圧での電流を急峻にせしめる
特性用のプロセス制御を行うことができる。
さらに、この非線型素子はその応用である表示
素子に用いる液晶およびS/N比に適したしきい
値を、I層への炭素の添加量の制御を行うことに
より成就できた。
本発明において、I層内に炭素を添加した。し
かし炭素ではなく、酸素または窒素としてもよ
い。しかしこれらは絶縁物化しやすいため、その
添加量の制御がより微妙であり、製造のしやすさ
では炭素に比べて困難さを有している。
【図面の簡単な説明】
第1図は、本発明の複合ダイオードの縦断面図
A,BおよびI層への炭素添加の濃度分布C,D
を示す。第2図は従来より公知のアモルスアスシ
リコンのみを用いたNIN接合の動作特性を示す。
第3図は本発明のI層内に炭素を添加したNIN
接合型複合ダイオードの非線形素子の動作原理を
示す。第4図、第5図は従来の特性51,51′
および本発明の特性52,52′,53,53′,
54,54′を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 非線型特性を有するスイツチング素子におい
    て、前記スイツチング素子は、一導電型を有する
    第1の非単結晶珪素半導体層と、該層上の真性ま
    たは実質的に真性の第2の非単結晶珪素半導体層
    と、該層上の前記第1の非単結晶珪素半導体層と
    同一導電性を有する第3の非単結晶珪素半導体層
    とを有し、かつ前記第1または第3の半導体層
    と、前記第2の半導体層との界面またはその近傍
    は炭素が添加されて設けられたことを特徴とする
    スイツチング素子。
JP59206082A 1984-10-01 1984-10-01 スイッチング素子 Granted JPS6184071A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59206082A JPS6184071A (ja) 1984-10-01 1984-10-01 スイッチング素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59206082A JPS6184071A (ja) 1984-10-01 1984-10-01 スイッチング素子

Publications (2)

Publication Number Publication Date
JPS6184071A JPS6184071A (ja) 1986-04-28
JPH0516672B2 true JPH0516672B2 (ja) 1993-03-05

Family

ID=16517521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59206082A Granted JPS6184071A (ja) 1984-10-01 1984-10-01 スイッチング素子

Country Status (1)

Country Link
JP (1) JPS6184071A (ja)

Also Published As

Publication number Publication date
JPS6184071A (ja) 1986-04-28

Similar Documents

Publication Publication Date Title
US4864376A (en) Thin-film transistor and method of fabricating the same
JP3116309B2 (ja) フィールドエミッションディスプレイにおけるカソード電流制限用の高抵抗値抵抗の形成方法
WO1980001968A1 (en) Dielectrically isolated high voltage semiconductor devices
US4733284A (en) Semiconductor devices and laminates including phosphorus doped transparent conductive film
JPH0226394B2 (ja)
US4146906A (en) Low forward voltage drop semiconductor device having polycrystalline layers of different resistivity
US5397721A (en) Method for fabricating vertical thin film transistor
JPH0516672B2 (ja)
JPH0669096B2 (ja) 絶縁ゲート型電界効果トランジスタ
JPH09512667A (ja) 薄膜半導体部品の側面をパッシベーション処理する方法
JP2675587B2 (ja) マトリックス型液晶表示パネル
JPH0564862B2 (ja)
JP3079566B2 (ja) 薄膜トランジスタとその製造方法
JPH0516197B2 (ja)
JPS6190191A (ja) 半導体装置
JPS5871663A (ja) 半導体装置
JP2511023B2 (ja) 双方向性サイリスタ
JPH0516671B2 (ja)
JP2635086B2 (ja) 半導体装置の製造方法
JP2635950B2 (ja) 半導体装置の製造方法
JP2681148B2 (ja) 薄膜接合電界効果素子の製造方法
JP2568037B2 (ja) 液晶表示素子用アモルファスシリコン半導体装置
JPH05235395A (ja) pin型受光素子及びその製造方法
KR20070040035A (ko) 표시 기판 및 이의 제조 방법
JPH0646660B2 (ja) シリコン薄膜トランジスタの製造方法