JPS6184723A - 座標入力装置 - Google Patents

座標入力装置

Info

Publication number
JPS6184723A
JPS6184723A JP59205145A JP20514584A JPS6184723A JP S6184723 A JPS6184723 A JP S6184723A JP 59205145 A JP59205145 A JP 59205145A JP 20514584 A JP20514584 A JP 20514584A JP S6184723 A JPS6184723 A JP S6184723A
Authority
JP
Japan
Prior art keywords
coordinates
pulse
input
coordinate
induced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59205145A
Other languages
English (en)
Other versions
JPH0426135B2 (ja
Inventor
Minoru Saito
実 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pentel Co Ltd
Original Assignee
Pentel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pentel Co Ltd filed Critical Pentel Co Ltd
Priority to JP59205145A priority Critical patent/JPS6184723A/ja
Publication of JPS6184723A publication Critical patent/JPS6184723A/ja
Publication of JPH0426135B2 publication Critical patent/JPH0426135B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は座標入力装置に関し、特にその座標の特定手法
に改良を加えた座標入力装置に関する。
「従来の技術」 座標入力装置では、座標指示手段と電Vi線との間の当
接の度ごとの距盾変化や、そのときの電源電圧の変動等
に影響されない座標特定手法を用いる必要がある。この
ため従来の装置、例えば特公昭53−19380の座標
入力装置では、当接座標に係る少なくとも3つの電位を
求め、その比から当該座標データを求めるという手法を
用いて前記変動等による誤差を防いでいる。
「発明が解決しようとしている問題点」しかし、前記座
標入力装置をはじめ従来の座標入力装置における座標特
定手法は、いずれも手順が複雑で、設計、製作にかなり
の工数、費用を要す゛るという問題があった。
「問題を解決するための手段」 そこで本願発明者は、上記問題点を解決すへく種々検討
を重ね、その結果、指示手段当接時の所定誘起パルスの
大きさ対指示座標の関数がそのときの各誘起パルスの大
きさの積算値から特定されることを見い出した。
本発明装置はこの関係を具現すべく構成されたもので、
各誘起パルスの大きさの積算値を求める手段と、該積算
値からその時の所定の誘起パルスの大きさ対指示座標の
関数を選択する手段と、該所定の誘起パルスの大きさを
該関数に照合し、その時の指示座標を特定する手段とを
主たる構成要素とし、座標特定をする。
「作用」 即ち1本発明装置では、実施にあたって電極線と指示手
段の間の距離や電g電圧の各変化状態における誘起パル
スの大きさの積算値並びにそのときの所定の誘起パルス
の大きさ対指示座標の関数を、実測あるいは計算で求め
てメモリ等に格納しておき、座標入力時に検出した実際
の各誘起パルスの積算値から、そのときに適用すべき所
定の誘起パルスの大きさ対座標の関数を選択し、この関
数にそのときの所定の誘起パルスの大きさを照合して指
示座標を特定するようにする。
「実施例」 以下1本発明座標入力装置の詳細を図示実施例に基づい
て説明する。第1図はブロック促成を示し、1は座標入
力盤で、X方向及びX方向にそれぞれ所定の間隔でX電
極線XI〜Xn及びY電極線Y I−Y nが配設され
ている。DX及びDYはX方向及びX方向のデコーダで
、切替回路GT、入出力インターフェースIQを介して
処理装置CPUから供給されるパラレルアドレス信号A
Dをデコードし。
各X電極線XI−Xn及びY −T F線Y l−Y 
nに、第2図に示すような走査パルスSP1〜SPnを
印加する。2は入力ペンで、その検出先端2人を座標入
力盤1に当接して所望の座標を指示する。2Bは入力ペ
ン2に内蔵されたペンスイッチで、検出先端2Aが座標
人力[1に当接され、ペン内部に向かって移動したとき
作動し、ペンスイッチ信号PSWを発生する。
AMPは増幅器で、入力ペン2の検出先端2Aにて検出
した誘起パルスIPを増幅する。
ADCはアナログデジタル変換器で、増幅された誘器パ
ルスIPの大きさをアナログ値からデジタル値DDに変
換する。切替回路GTは入出力インターフェースIQを
介して処理装置12cPUから供給される切替信号CH
に従い、アドレス信号ADをデコーダD’X及びDYに
切替供給する。入出力インターフェースIOは前記各ブ
ロックと処理装置CPUとの間の信号の受渡しを行なう
ほか、不図示データ処理装置等に対し、入力ペン2で指
示された座標を表わす座標舎データSDを送出する。
処理袋[CPUは例えばザイログ社280などのマイク
ロプロセッサで構成され、り一部オンリメモリROMに
格納されているプログラムに従い、ランダムアクセスメ
モリRAMを使用して所定のデータ処理を行なう。
次に、座標特定のrR提となる各誘起パルスの大きさと
その積算値との関係について説明する。
第38に座標入力盤1上に所定の厚さのシートをユ<、
即ち、検出先端2AとX電極線X1〜Xnの距離dを所
定の値di にしたときのX軸上の各点における各誘起
パルス1.P(71大:! サD CH71分布曲a 
f i、−2(d 1) −f i+2(di)を示す
。なお、ここでは走査パルスSPの大きさは一定である
とする。c!Iにおいて横軸はX座標を示し、該横軸χ
上の各点X1−2〜Xi+2は各電極線X1−2− X
i+2の座標を示す。また縦軸は、アナログデジタル変
換器ΔDCの出力DDを示し、例えば曲線fi−2(d
i)は、X電極線X1−2+n印加される走査パルス 
Pl−2による誘起パルスIPi−2のX軸上の各点に
おける、デジタル値DDを示す。他の曲線fi−1(d
i)〜fi+2 (d l)についても同様である。ま
た。
同図TV (d 1)はX軸上の各点における各J起パ
ルスIPl−IPnのデジタル値DDのvL算値をふし
1図のようにいずれの点でも略一定になっている。
そして、これら各誘起パルスIPI〜IPnのX軸上の
各点のデジタル値DDは、検出先端2AとX電極線X1
〜Xnとの間の距Wldの変化に応じて増減し、誘起パ
ルスTPiについてのみ説明すれば、距離dがdlから
d2へ増加した場合、そのデジタル値DDiを示す曲線
f1は、第4図のようにfi(di)からfl(d2)
へと減少する。と乃変化は他の誘起パルスに係る曲線f
i−2(di)〜fi−1(di)、  fi+1(d
l)〜f n(di)についても全(同様で、その結果
、このIB合のこれら各誘起パルスIPI〜IPnのデ
ジタル値の積算値TVも、第4図に示すようにTV(d
i)からT V (d2)へと減少し、前述したように
発明者が実測したところでは、これらTV(dυ、TV
(d2)、=TV(dx)とそのときの各曲線 f I
(dl)−f n(di)、fl(d2) −f n(
d2)、= f 1(dx)−f n(dx)とは1対
■の対応関係がある。
従って、種々の距離d1についてそのときの分布曲線f
 1(di)〜fn(di)およびそれらの積算値T 
V (di)を予じめ実測あるいは計算で求めておき、
座標特定にあたっては、逆に人力ベン2で所望の座標を
指示したときに検出される各誘起パルスtpt〜nの大
きさDDからそのU〔算値TVを求め、これから対応す
るそのときの曲線f 1(di)−f n(di)を特
定し、その中の所定のもの、例えば、f 1(di)に
そのときのデジタル値DDiを照合することにより、そ
のときの座標Xを特定することができる6なお、第3図
より各曲線f1〜nは同一の形になると考えられる。従
って実際上は、いずれかの曲afの一部分、例えば第3
図の点x上とそこから右へ1 / 2 ffi玉線ピン
チだけ射れた点XCまでの間における曲線[i+1につ
いて種々の距離d1についての各曲線f1+1(dよ)
とそれに対する積算fcLT V (di)を求めてお
けば、座標特定が可能になる。
即ち、入力ペン2がある座標に当接され、例えば走査パ
ルス5PI−甲γP1+3が印加さ九たのに同期して、
第5図に示すように、誘起パルスI Pi−3〜I P
L+3が検出されたとする(実際にはその前後に小さな
パルスが存在するがここでは無視)。これら誘起パルス
IPi−3〜I Pl+3から、まずその積算値TV 
(1)を求める。前述のとおり、このVi算値TV(1
)に対応する曲線fi+1(1)は一義的に定まる。こ
こでは説明の便宜上、このときのTV(1)が第3図の
TV(di)であったとすればこれに対応する曲線とし
て第3図のfi+1(di)が求められる6 次に、第3図から明らかなとおり1つの電四のエリア内
では、当該電極に係る誘起パルスが一番大きくなるから
、第5図の一番大きなパルスIPの番号−により、当該
当接座標のエリアA1が決定される。ここにエリアAl
とは、ある組成中間点から次の電匝中間点までの間をい
い1例えば第3図1点x上については、点xbから点x
cまでの間がエリアA上となる。なお5′!8極中間点
1例えばXlとX1+1の中間に入力ベン2を当接した
場合は、IPI とpt+tが同じ高さになるので、直
ちに座標特定ができる。
次に2番目の高さのパルスが1番大きいパルスIPIの
筋に位こするか後に位置するかで、当該入力ペン2の当
接座標が点x1の左側か右側かが判定できる。即ち、第
3図において点x1から点xbの間に当接された場合に
は、最大のパルスIPiの1つ0ηの誘起パルスIPi
−1が2番口となり、これを第5!;!1に当てはめる
と、IPIの前の[Pi−1が2番目となる筈である6
一方4第3図において点Xlから点xCの間に当接され
たときは、r Pi+1が2番目となり、第5図IPI
とIPl+1がまさしくこのような関係にある。
次いで該2番目のパルス、例えば第5図のI Pl+1
 の大きさDDL+1 を第3図の曲線f1+1に照合
することにより、点xmが求めらハる1次いで点xよと
点xmの距離lを求める。そして、2番口のパルスがI
Plの後になるとき(第5図の例)は点X1の座標にこ
のlを加算し、また2番目のパルスが先になるときは1
点X1の座標から1を減算する。
これにより当該指示されたX座標を特定することができ
る。このような座標特定の手順はy方向についても全く
同様である。
次にこのような前提に立って本実施例の動作を説明する
。まず、入力ペン2が座標入方盤1に当接されると、ペ
ンスイッチ信号PsWが入出力インターフェースIO(
以下、符合だけでブロック名が理解できると思われるも
のについてはブロック名省略、)を介してCPUに供給
される。CPUはこの信号PsWに応動してゲート回路
GTをデコーダDX個に切替え、該デコーダに対しアド
レス信号ADl’lJを供給する。デコーダDXはこの
アドレス信号ADをデコートし、X電極X1に走査パル
スSPIを印加する。
そして入力ペン先端2Aには、その当接位置に応じた大
きさの誘起パルス+P1 が生起する。このパルスIP
Iは、AMPで増幅されA−D変換器でその大きさに応
した所定のデジタル値001に変換され、IDを介して
cpuに供給される。cpuはこの値DDIをRAMの
所定エリアに格納する。以下同様にしてCPUはデコー
ダDXに対しアドレス(a号ADr  2  j+ r
  3  L ’・、 ”4  n  Jを順次供給し
、そのときのデジタル値DD2゜DD3.・・・、・・
・、DDn を順次RA Mに格納する。
次いでCPUは各デジタル値DDI〜DDnを積算する
6便宜上この積算値が第3図TV(di)であるとする
と、CPUはこの積算値TV(di)に対応する曲af
i+1(di)を表わす関数を特定する。なお、曲線f
i+1(di)をはしめ各曲線を表わす関数は座標X対
デジタル値DDのテーブルの形でROMに格納されてい
るものとする。
次にCPUはデジタル値DDI〜DDnの中から最大値
のものD D (1)を判定し、その誘起パルスIP1
の番号から、前述のとおり入力ペン2が当接されている
エリアA1を決定し、そのエリアA1の中心にあるX電
極X1のX座標をROMから読み出す。次にCPUはデ
ジタル値DDI−DDnの中から2番目のものDD(2
)を選択し、その値DD(2)を前記fi+1(di)
のテーブルに照合して第3図の1に相当する座標成分、
即ち、当接点と前記エリアA1の中心x1の間の距離Δ
Xを読み出す。モしてCPUは前記2番目のデジタル 
 を値DD(2)のパルス■ρの番号を前記1番目のパ
ルスrpの番号と比較し、それより大きければ前記1に
相当する座標成分ΔXを前記X1のX座標に加算する。
また2番目のパルスIpの番号の方が小さければ、逆に
減算する。この減算結果SDxはそのときの当接位置の
X座標である。
C,PUは次いでゲートGTをデコーダDY側に切替え
、y方向についても同様の処理を行ない、その演算結果
SDyを前記SDxと共に不図示外部データ処理装駈に
送出する。
なお1以上の実施例では、入力ペン2の検出先端2Aと
電極線Xの距離の変化がある場合について説明したが、
走査パルスSPの大きさに変動がある場合にも同様に適
用できる。
「効果」 以上説明したように1本発明によれば簡単な手法で座標
特定ができ、a計、製作費の少ない座標入力装置を得る
ことができる。
、[21面の簡単な説明 図は本発明座標入力装置の一実施例を示し、第1図はブ
ロック図、第2図は走査パルスの波形図、第3図はX軸
上の誘起パルスの大きさ及びそれらの積算値を示す線図
、第4図は人力ペンの先端と電極線の距疋がdl及びd
2であるときの誘起パルスI Pi+’、の大きさの変
化を示す線図、第5図はある点における各誘起パルスの
状態を示す線図である。
X1〜Xn−X電極線、Yl−Yn−Yffl極線、D
X、DY・ ・・走査パルス印加手段、ADC,CPU
、ROM、RAM・・・積算手段CPU、ROM・・・
−関数選択手段、CPU。
ROM、RAM・・・・座標特定手段、l・・・座標入
力盤、2・・・座標指示手段。

Claims (1)

  1. 【特許請求の範囲】 X電極線及びY電極線がx方向及びy方向 に所定の間隔で配設された座標入力盤と、前記各電極線
    に走査パルスを印加する走査パルス印加手段と、前記入
    力盤上の所望の座標に当接し、前記各走査パルスによる
    誘起パルスを検出する座標指示手段と、該検出された各
    誘起パルスの大きさの積算値を算出する積算手段と、該
    積算値に基づき前記指示手段当接時の所定の誘起パルス
    の大きさ対指示座標の関数を選択する関数選択手段と、
    前記所定の誘起パルスの大きさを該選択された関数に照
    合し、当該指示座標を特定する座標特定手段を備えたこ
    とを特徴とする座標入力装置。
JP59205145A 1984-09-29 1984-09-29 座標入力装置 Granted JPS6184723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59205145A JPS6184723A (ja) 1984-09-29 1984-09-29 座標入力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59205145A JPS6184723A (ja) 1984-09-29 1984-09-29 座標入力装置

Publications (2)

Publication Number Publication Date
JPS6184723A true JPS6184723A (ja) 1986-04-30
JPH0426135B2 JPH0426135B2 (ja) 1992-05-06

Family

ID=16502165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59205145A Granted JPS6184723A (ja) 1984-09-29 1984-09-29 座標入力装置

Country Status (1)

Country Link
JP (1) JPS6184723A (ja)

Also Published As

Publication number Publication date
JPH0426135B2 (ja) 1992-05-06

Similar Documents

Publication Publication Date Title
KR100886824B1 (ko) 하이브리드 터치 스크린 패널 컨트롤러를 포함하는 터치스크린 표시장치 및 구동 방법
WO2003029804A1 (en) Measurement instrument and concentration measurement apparatus
US20090251437A1 (en) Capacitive touch system and control method for a capacitive touch system
JPS60181816A (ja) 図形入力装置
JPS6184723A (ja) 座標入力装置
JPS59204785A (ja) 光学的検出装置
US20120235950A1 (en) Circuit for determining positions of contacts on capacitive position detecting panel, touch panel module and method for detecting contacts on capacitive position detecting panel
JPH0416808B2 (ja)
JP2001060143A (ja) 抵抗膜式タッチパネル
JP3116631B2 (ja) 座標入力装置
JPH0260002B2 (ja)
JPH057640Y2 (ja)
TWI624778B (zh) 內嵌式觸控裝置及其水模式偵測方法
JPH0239314A (ja) 座標入力装置
JPS55112560A (en) Ion concentration automatic measuring unit
JPH0441387Y2 (ja)
JPH11108753A (ja) 振動検出装置
JP2603335Y2 (ja) デジタイザ
JPH0293817A (ja) 座標同時入力識別方法およびそれに用いるディジタイザ
JP2601668Y2 (ja) 情報入力装置
JPH0462620A (ja) 座標位置入力方法
JPS63243809A (ja) 微細パタ−ンの測定方法及び装置
JP2004150914A (ja) 交流信号測定器
JP2009176211A (ja) タッチパネル装置等
JP2000076000A (ja) 高速デジタイザ