JPS6184738A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS6184738A JPS6184738A JP20681684A JP20681684A JPS6184738A JP S6184738 A JPS6184738 A JP S6184738A JP 20681684 A JP20681684 A JP 20681684A JP 20681684 A JP20681684 A JP 20681684A JP S6184738 A JPS6184738 A JP S6184738A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- contents
- microprocessor
- floppy disk
- internal ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明はマイクロプログラムを実用するための集積回路
装置に関する。
装置に関する。
（従来の技術）
従来、マイクロプロセッサに供給するマイクロプログラ
ムの供給方法としては、マイクロプロセッサとＲＯＭを
同一チップ上に設けて、マイクロプログラム’ｔＲＯＭ
から供給する方法と、マイクロプロセッサのチップ以外
のＲＡ ＭあるいはＲＯＭからマイクロプログラムをマ
イクロプロセッサに供給する方法とがあった。
ムの供給方法としては、マイクロプロセッサとＲＯＭを
同一チップ上に設けて、マイクロプログラム’ｔＲＯＭ
から供給する方法と、マイクロプロセッサのチップ以外
のＲＡ ＭあるいはＲＯＭからマイクロプログラムをマ
イクロプロセッサに供給する方法とがあった。
前者の方法では、同一チップ上にマイクロプロセッサと
ＲＯＭがあるため、マイクロプログラムの実行時間が速
くなると−言う長所がある反面、マイクロプログラムの
内容を変更する場合ＲＯＭだけの交換とはならずマイク
ロプロセッサとＲＯＭとを一偕に交換しなければならな
りという欠点があった。
ＲＯＭがあるため、マイクロプログラムの実行時間が速
くなると−言う長所がある反面、マイクロプログラムの
内容を変更する場合ＲＯＭだけの交換とはならずマイク
ロプロセッサとＲＯＭとを一偕に交換しなければならな
りという欠点があった。
また、後者方法ではマイクロプロセッサとＲＯＭまたは
ＲＡ Ｍが分離しているため、ＲＯＭまたはＲＡＭに記
憶されて因るマイクログログラムの内容の変更が簡単で
あると言う長所があるが、ＲＯＭやＲＡＭが外部にある
ため、マイクロプロセッサから出力されたマイクロプロ
グラムのアドレスが一度外部に出力され、マイクロプロ
グラムを記憶したＲＯＭやＲＡ、 Ｍ ｆｔアクセスし
、その結果としてＲＯＭまたはＲＡＭより出力されたマ
イクロ命令をマイクロプロセッサに入力し、マイクロプ
ログラムとして実行するため、マイクロプロセッサのサ
イクルタイムが前者と比較し長くなるという欠点があっ
た。
ＲＡ Ｍが分離しているため、ＲＯＭまたはＲＡＭに記
憶されて因るマイクログログラムの内容の変更が簡単で
あると言う長所があるが、ＲＯＭやＲＡＭが外部にある
ため、マイクロプロセッサから出力されたマイクロプロ
グラムのアドレスが一度外部に出力され、マイクロプロ
グラムを記憶したＲＯＭやＲＡ、 Ｍ ｆｔアクセスし
、その結果としてＲＯＭまたはＲＡＭより出力されたマ
イクロ命令をマイクロプロセッサに入力し、マイクロプ
ログラムとして実行するため、マイクロプロセッサのサ
イクルタイムが前者と比較し長くなるという欠点があっ
た。
（発明の目的）
本発明の目的は、マイクロプログラムの内容の書換えが
可能で、かつマイクロプロセッサのサイクルタイム？速
くすることが可、能な集積回路装置を提供することにあ
る。
可能で、かつマイクロプロセッサのサイクルタイム？速
くすることが可、能な集積回路装置を提供することにあ
る。
（発明の構成）
前記目的を達成するために本発明による集積回路装置は
マイクロプログラムを実行するマイクロプロセッサと、
マイクロプロセッサで実行するマイクロプログラムを記
憶する内部８人Ｍと、イニシャライズ時に外部機器より
マイクロ命令を入力し前記内部ＲＡＭ上にロードするた
めのマイクロプログラムを記・消したＲＯＭを同一チッ
プ上に設け、前記マイクロプロセッサは外部からのイニ
シャライズ信号により、外部機器からのマイクロ命令を
入力し、前記内部ＲＡＭに記憶し、全てのマイクロ命令
が前記内部ＲＡＭに記憶された時、前記内部）（Ａ〜１
の内容をマイクロプログラムとして実行するように宿成
しである。
マイクロプログラムを実行するマイクロプロセッサと、
マイクロプロセッサで実行するマイクロプログラムを記
憶する内部８人Ｍと、イニシャライズ時に外部機器より
マイクロ命令を入力し前記内部ＲＡＭ上にロードするた
めのマイクロプログラムを記・消したＲＯＭを同一チッ
プ上に設け、前記マイクロプロセッサは外部からのイニ
シャライズ信号により、外部機器からのマイクロ命令を
入力し、前記内部ＲＡＭに記憶し、全てのマイクロ命令
が前記内部ＲＡＭに記憶された時、前記内部）（Ａ〜１
の内容をマイクロプログラムとして実行するように宿成
しである。
前記構成によればマイクロプログラムのサイクルタイム
の遅延を生じさせることなくマイクロプログラムの書換
えが可能となり、本発明の目的は完全に達成できる。
の遅延を生じさせることなくマイクロプログラムの書換
えが可能となり、本発明の目的は完全に達成できる。
（実 施例）
以下、本発明を図面を参照して詳細に脱明する。第１図
は本発明による集積回路装置の一実施例を示す等価回路
図である。
は本発明による集積回路装置の一実施例を示す等価回路
図である。
本図は、マイクロプロセッサ１０．内部ＲＯＭ２Ｏ、お
よび内部ＲＡＭ３０より構成される集積回路１００と、
集積回路１００に接部された外部バス２００と、外部バ
ス２００に接続されるフロッピーディスク制御部３００
と、フロッピーディスク制御部３００に接続されるフロ
ッピーディスク装置４００より構成されている。
よび内部ＲＡＭ３０より構成される集積回路１００と、
集積回路１００に接部された外部バス２００と、外部バ
ス２００に接続されるフロッピーディスク制御部３００
と、フロッピーディスク制御部３００に接続されるフロ
ッピーディスク装置４００より構成されている。
集積回路１００に外部よりイニシャライズ信号が入力さ
れると、マイクロプロセッサ１０は内部ＲＯＭ２０の内
容ヲ、況み出し、マイクロプログラムとして実行する動
作を開始する。内部ＲＯＭ２０には、外部バス２００ｆ
介して、フロッピーディスク１シ１］・１部３００を制
創し、フロッピーディスク装置４００の中に実装された
フロッピーディスクの中の特定の部分の内容を読み出し
、外部バス２００ ’Ｑ介して内部ＥＬ Ａ Ｍ ３０
にロードするとともに、ロードが終了すると、内部ＲＡ
Ｍ３０の先頭番地の内容をマイクロ命令として実行畜せ
る命令が記・１．キされて因る。そこで、マイクロプロ
セッサ１″０は、内部ＲＯＭｚｏのマイクロプログラム
を実行することにより、フロッピーディスク裟＆４００
に実装されたフロッピーディスクの中の特定の部分を読
み出し内部ＲＡ Ｍ ３０にロードする。ロードが完了
すると、内部凡人Ｍ３００μ頭番地の内容をマイクロ命
令として祠み出し、実行する。一般には、内部ＦＬＯＭ
２０には、フロッピーディスク装置４００に実装された
フロッピーディスクの特定の１セクタｆ Ｌｅみ出すの
に必要なマイクロプログラムが人っておゆ、フロッピー
ディスクで最初に読み出すマイクロプログラムの中に、
次にフロッピーディスクのどの部分からマイクロプログ
ラムラ誂み出して来るのかを指定したマイクロプログラ
ムが入ってｈる。
れると、マイクロプロセッサ１０は内部ＲＯＭ２０の内
容ヲ、況み出し、マイクロプログラムとして実行する動
作を開始する。内部ＲＯＭ２０には、外部バス２００ｆ
介して、フロッピーディスク１シ１］・１部３００を制
創し、フロッピーディスク装置４００の中に実装された
フロッピーディスクの中の特定の部分の内容を読み出し
、外部バス２００ ’Ｑ介して内部ＥＬ Ａ Ｍ ３０
にロードするとともに、ロードが終了すると、内部ＲＡ
Ｍ３０の先頭番地の内容をマイクロ命令として実行畜せ
る命令が記・１．キされて因る。そこで、マイクロプロ
セッサ１″０は、内部ＲＯＭｚｏのマイクロプログラム
を実行することにより、フロッピーディスク裟＆４００
に実装されたフロッピーディスクの中の特定の部分を読
み出し内部ＲＡ Ｍ ３０にロードする。ロードが完了
すると、内部凡人Ｍ３００μ頭番地の内容をマイクロ命
令として祠み出し、実行する。一般には、内部ＦＬＯＭ
２０には、フロッピーディスク装置４００に実装された
フロッピーディスクの特定の１セクタｆ Ｌｅみ出すの
に必要なマイクロプログラムが人っておゆ、フロッピー
ディスクで最初に読み出すマイクロプログラムの中に、
次にフロッピーディスクのどの部分からマイクロプログ
ラムラ誂み出して来るのかを指定したマイクロプログラ
ムが入ってｈる。
このようにして、フロッピーディスク装！ ４００に：
実４！［れたフロッピーディスクの内容ｆ Ｉｋｆｆ次
Ｊみ出し、内部ＲＡＭ３０にロードしてｂく。フロッピ
ーディスクの全ての内容の内ｉ Ｒ，Ａ Ｍ３０へのロ
ード動作が終了すると、実際に実行すべきマイクロプロ
グラムを内部ＲＡＭ３ｏより読み出し、実行する。この
場合、内部ａＡＭａｏへのロード動作が終了すると、集
積回路１００とフロッピ−ディスク１ｌｆｌＪ御部３０
０とは論理的に切り４Ｉづれだ＞ｋ 四になるため、マ
イクロプログラムの実ｒテは、！％１回路１００の内部
だけで実行可能となる。したがって内部Ｒ，ＡＭ３０の
アクセスタイムが速けｈ＋４マイクロプロセッサ１０の
サイクルタイムを速くすることが可能となる。
実４！［れたフロッピーディスクの内容ｆ Ｉｋｆｆ次
Ｊみ出し、内部ＲＡＭ３０にロードしてｂく。フロッピ
ーディスクの全ての内容の内ｉ Ｒ，Ａ Ｍ３０へのロ
ード動作が終了すると、実際に実行すべきマイクロプロ
グラムを内部ＲＡＭ３ｏより読み出し、実行する。この
場合、内部ａＡＭａｏへのロード動作が終了すると、集
積回路１００とフロッピ−ディスク１ｌｆｌＪ御部３０
０とは論理的に切り４Ｉづれだ＞ｋ 四になるため、マ
イクロプログラムの実ｒテは、！％１回路１００の内部
だけで実行可能となる。したがって内部Ｒ，ＡＭ３０の
アクセスタイムが速けｈ＋４マイクロプロセッサ１０の
サイクルタイムを速くすることが可能となる。
（発明の効果）
以上、詳しく説明したように本発明によれば、マイクロ
プログラムの内容の書換えが可能で、がっ、マイクロプ
ロセッサのサイクルタイムを５ヱくすることができる集
、四回′Ｎ＠妄置装実現できる。
プログラムの内容の書換えが可能で、がっ、マイクロプ
ロセッサのサイクルタイムを５ヱくすることができる集
、四回′Ｎ＠妄置装実現できる。
１５１１ルま本発明によ名実７漬回烙襞＋−ｉの一実施
り］？示すブロック図である。 １０・・・マイクロプロセッサ ２０・・・）１，０
Ｍ３０・・・Ｒ・ＡＭ １００・・・集積回路
２００・・・バス３００・・・フロッピーディスク制御
部４００・・・フロッピーディスク装置 オフ１図
り］？示すブロック図である。 １０・・・マイクロプロセッサ ２０・・・）１，０
Ｍ３０・・・Ｒ・ＡＭ １００・・・集積回路
２００・・・バス３００・・・フロッピーディスク制御
部４００・・・フロッピーディスク装置 オフ１図
Claims (1)
- マイクロプログラムを実行するマイクロプロセッサと、
マイクロプロセッサで実行するマイクロプログラムを記
憶する内部ＲＡＭと、イニシャライズ時に外部機器より
マイクロ命令を入力し前記内部ＲＡＭ上にロードするた
めのマイクロプログラムを記憶したＲＯＭを同一チップ
上に設け、前記マイクロプロセッサは外部からのイニシ
ャライズ信号により、外部機器からのマイクロ命令を入
力し、前記内部ＲＡＭに記憶し、全てのマイクロ命令が
前記内部ＲＡＭに記憶された時、前記内部ＲＡＭの内容
をマイクロプログラムとして実行するように構成したこ
とを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20681684A JPS6184738A (ja) | 1984-10-02 | 1984-10-02 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20681684A JPS6184738A (ja) | 1984-10-02 | 1984-10-02 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6184738A true JPS6184738A (ja) | 1986-04-30 |
Family
ID=16529560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20681684A Pending JPS6184738A (ja) | 1984-10-02 | 1984-10-02 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184738A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453240A (en) * | 1987-05-15 | 1989-03-01 | Nec Corp | Evaluating microprocessor |
-
1984
- 1984-10-02 JP JP20681684A patent/JPS6184738A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453240A (en) * | 1987-05-15 | 1989-03-01 | Nec Corp | Evaluating microprocessor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6184738A (ja) | 集積回路装置 | |
| JPS6184737A (ja) | 集積回路装置 | |
| JP2002535749A (ja) | 複数の命令ソースからの命令を実行するプロセッサおよび方法 | |
| JP2731618B2 (ja) | エミュレータ | |
| JPS6041779B2 (ja) | 入出力プログラム制御装置 | |
| JPS60186934A (ja) | 集積回路 | |
| JPH03103924A (ja) | データ処理装置 | |
| JPH0820945B2 (ja) | マイクロプロセッサ | |
| JPS63228332A (ja) | 命令実行制御方式 | |
| JPS5953410U (ja) | シ−ケンス制御装置 | |
| Franks et al. | Emulation Techniques on the RCA Spectra Systems | |
| JPS58200348A (ja) | マイクロプログラム制御装置 | |
| JPH0561659B2 (ja) | ||
| JPS6215645A (ja) | 中央処理装置 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH03257572A (ja) | マルチプロセッサシステム | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPS54140846A (en) | Micro-diagnostic system | |
| JPS6230452B2 (ja) | ||
| JPH03276373A (ja) | 論理シミュレーション処理方式 | |
| JPH06139102A (ja) | ディジタル制御装置およびそのデバッグ方法 | |
| JPS6116333A (ja) | マイクロプロセツサ | |
| JPS626266B2 (ja) | ||
| JPS60254236A (ja) | マイクロプログラム制御方式 | |
| JPH1185223A (ja) | プログラマブルコントローラ |