JPS6184849A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6184849A
JPS6184849A JP59206143A JP20614384A JPS6184849A JP S6184849 A JPS6184849 A JP S6184849A JP 59206143 A JP59206143 A JP 59206143A JP 20614384 A JP20614384 A JP 20614384A JP S6184849 A JPS6184849 A JP S6184849A
Authority
JP
Japan
Prior art keywords
chip
resin
soft
semiconductor device
apertures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59206143A
Other languages
English (en)
Inventor
Rikuro Sono
薗　陸郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59206143A priority Critical patent/JPS6184849A/ja
Publication of JPS6184849A publication Critical patent/JPS6184849A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01515—Forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 利用分野 本発明はソフトエラー防止用被覆を有する半導体装置に
関する。
従来技術 半４体メモリーのエラーには、チップの故障によるハー
ドエラーと、半導体メモリーの７？　ツヶーソ信成材料
から検出されるα粒子によるソフトエラーとがあシ、α
粒子がチップに当ると、信号の１０１が：１′″に変っ
てメモリーが破壊される。−α粒子は、成形体に含まれ
る充填剤たとえばγ−８ＩＯ２の不純物であるα崩壊元
素のＵ、Ｔｈから発生する。これを防止するために、チ
ップの表面にソフトエラー防止用樹脂を被覆することが
行なわれている。しかし、ダイナミックメモリーのよう
な大容量メモリーの場合には、チップが縦長になシ、樹
脂を長端部まで塗布することが難しく、中央部が厚くな
りすぎる欠点がある。
問題点 ソフトエ・シー防止用樹脂をチップの上に均一に被覆す
ることが解決すべき問題点でちる。
解決手段 上記問題点は、チップの上面にソフトエラー防止用樹脂
を有するユ半導体装置であつて、ソフトエラー防止用樹
脂を塗布するために複数の開口を有するチップステージ
状部材をチップよｆ）ｌｌｉＩシて上方に設けたことを
特徴とする、半導体装置によって解決することができる
。
実施例 第１図に実施例の半導体装置の断面図、第２図にチップ
ステージ状部材の平面図を示す。リードフレームは通常
のように４２％Ｎｉ含有Ｆｅ合金であった。常法によシ
チ、ブステージ１の上に、接Ｍ層のＡｇペースト２を介
してＳｉチップ３を載せ、加熱して接着し、他方、予め
Ａｇめっきした内部リード４のビンディングエリヤとＳ
ｉチップ３との間にＡｕワイヤ５を加熱ビンディングし
た。
次に本発明の特徴でちる複数の開口を有するチップステ
ージ状部材６はリードフレームと同じ材料とし、チップ
３よ、ｉ５０．４〜０．５１ｍ上方に位置するようにリ
ードフレームと一体化し、開口を通してソフトエラー防
止用樹脂であるシリコーン樹脂をチップ３の上にビンデ
ィングし、加熱して硬化させた。このシリコーン樹脂は
Ｕｌ、０ｐｐｂ以下、の極めて微量の不純物含量のもの
であった。
ナオ、チップステージ状部材６とチップ３にビンディン
グしたワイヤ５との接触を避けるために、部材６の大き
さはワイヤ５をビンディングしたチップ領域を含まない
程度とし、これによって、ワイヤ５の高さに関係なく、
部材６の高さを設定し、従ってシリコーン樹脂７の厚み
を設定することが便宜である。
最後に、常法によりて、ｒ　−５ｉｎ２を充填剤として
含みエポキシ樹脂を主成分とする成形用グラスチックで
成形して・クツケージを形成した。
発明の効果 本発明のンフトエラー防止半導体装置によれば、チップ
上に塗布するα粒子遮蔽用樹脂の厚みが均一であるので
、従来困難であった縦長チップのソフトエラー防止が可
能となり、大容量メモリーを容易に製造することができ
る。
【図面の簡単な説明】
第１図は本発明による半導体装置のｉ折面図であり、第
２図はチップステージ状部材の平面図でちる。 １・・・チップステーソ、２・・・接着層、３・・・チ
ップ、４・・・内部リード、５・・・ワイヤ、６・・・
開口を有するチップステージ状部材、７・・・ソフトエ
ラー防止用樹脂、８・・・成形体。

Claims (1)

  1. 【特許請求の範囲】 １、チップの上面にソフトエラー防止用樹脂層を有する
    半導体装置であって、ソフトエラー防止用樹脂を塗布す
    るために複数の開口を有するチップステージ状部材をチ
    ップより離して上方に設けたことを特徴とする、半導体
    装置。 ２、チップステージ状部材の大きさを、チツプにボンデ
    ィングしたワイヤをカバーしない程度とする、特許請求
    の範囲第１項記載の半導体装置。
JP59206143A 1984-10-03 1984-10-03 半導体装置 Pending JPS6184849A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59206143A JPS6184849A (ja) 1984-10-03 1984-10-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59206143A JPS6184849A (ja) 1984-10-03 1984-10-03 半導体装置

Publications (1)

Publication Number Publication Date
JPS6184849A true JPS6184849A (ja) 1986-04-30

Family

ID=16518500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59206143A Pending JPS6184849A (ja) 1984-10-03 1984-10-03 半導体装置

Country Status (1)

Country Link
JP (1) JPS6184849A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239977A (ja) * 1987-03-27 1988-10-05 Sony Corp 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239977A (ja) * 1987-03-27 1988-10-05 Sony Corp 半導体記憶装置

Similar Documents

Publication Publication Date Title
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US4661837A (en) Resin-sealed radiation shield for a semiconductor device
JPS6384176A (ja) 磁界収束型ホ−ル素子及びその製造方法
CN109545768B (zh) 具有采用改善引线设计的引线框架的封装体及其制造
JPH05235228A (ja) 電子部品の製造方法
JPS6184849A (ja) 半導体装置
JPH10247701A (ja) 半導体装置およびその製造に用いるリードフレーム
JPS62169457A (ja) 半導体装置用リ−ドフレ−ム
JPH0484452A (ja) 樹脂封止型半導体装置
JPS5969951A (ja) パツケ−ジ封止方法
JPS607496Y2 (ja) 半導体装置
JPH03278561A (ja) 混成集積回路装置
JPS61128548A (ja) 半導体装置
JPS61276351A (ja) 半導体装置およびその製造方法
JP3055362B2 (ja) 半導体装置
JPS61148849A (ja) 半導体装置
JPS58111958U (ja) 半導体装置のリ−ドフレ−ム
JPS6336686Y2 (ja)
JPS6155770B2 (ja)
JPS6144849U (ja) 半導体リ−ドフレ−ム
JPH0314262A (ja) 樹脂封止型半導体装置の製造方法
JPS62260349A (ja) 半導体用リ−ドフレ−ム
JPH01109730A (ja) 半導体装置の製造方法
JPH0358451A (ja) ピングリッドアレイ型パッケージ
JPS6031248A (ja) 実装パッケ−ジ