JPH0225074A - 薄膜トランジスタ及び薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタ及び薄膜トランジスタの製造方法Info
- Publication number
- JPH0225074A JPH0225074A JP17551288A JP17551288A JPH0225074A JP H0225074 A JPH0225074 A JP H0225074A JP 17551288 A JP17551288 A JP 17551288A JP 17551288 A JP17551288 A JP 17551288A JP H0225074 A JPH0225074 A JP H0225074A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- thin film
- field effect
- effect mobility
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は２例えばマトリクス型表示装置等に用いる薄
膜トランジスタ及びその製造方法に関するものである。
膜トランジスタ及びその製造方法に関するものである。
第２図は１例丸ば特開昭６０−２１１９８２号公報に示
された従来の薄膜トランジスタを示す断面図であり、図
において、（１）は例えばガラス等の絶縁性基板、（２
）はゲート電極、 （３ａ）、（３ｂ）はゲート絶縁膜
、（４）はシリコン系半導体層で、例えばアモルファス
シリコン層、（５）はソース１ｌｉｆｆｌｉ６１はドレ
イン電極、（７）はソース電極（５）及びドレイン！！
Ｅ ｆｆｌ ＋６１と半導体層（４）をオーミック・コ
ンククトさせるためのコンタクト層である。
された従来の薄膜トランジスタを示す断面図であり、図
において、（１）は例えばガラス等の絶縁性基板、（２
）はゲート電極、 （３ａ）、（３ｂ）はゲート絶縁膜
、（４）はシリコン系半導体層で、例えばアモルファス
シリコン層、（５）はソース１ｌｉｆｆｌｉ６１はドレ
イン電極、（７）はソース電極（５）及びドレイン！！
Ｅ ｆｆｌ ＋６１と半導体層（４）をオーミック・コ
ンククトさせるためのコンタクト層である。
欠に動作について貌明する。ソース電極（５）とドレイ
ン電極（６）の間に適当な電圧が印加さｎている場合、
ゲート電極（２）に印加さｎる電圧がある 値以下であ
わば２ｗｌ界効果によって半導体層（４）中に誘起され
る電荷は、眠気伝導にほとんど寄与せず、ソース電極（
５）とドレイン電極（６）の間にはあまり電流は流れな
い、この時、薄膜トランジスタは非動作状態にある。ゲ
ート電極（２）に印加さする電圧がある 値を越えると
、電界効果によって半導体層（４）に誘起される電荷の
ソースＩＩＥ ＆ ＋５）とドレイン電極（６）間の眠
気伝導への寄与が太き（なり、ソース電極（５）とドレ
イン電極（６）の間に多量の電流が流れる。この時、薄
膜トランジスタは動作状態となる。
ン電極（６）の間に適当な電圧が印加さｎている場合、
ゲート電極（２）に印加さｎる電圧がある 値以下であ
わば２ｗｌ界効果によって半導体層（４）中に誘起され
る電荷は、眠気伝導にほとんど寄与せず、ソース電極（
５）とドレイン電極（６）の間にはあまり電流は流れな
い、この時、薄膜トランジスタは非動作状態にある。ゲ
ート電極（２）に印加さする電圧がある 値を越えると
、電界効果によって半導体層（４）に誘起される電荷の
ソースＩＩＥ ＆ ＋５）とドレイン電極（６）間の眠
気伝導への寄与が太き（なり、ソース電極（５）とドレ
イン電極（６）の間に多量の電流が流れる。この時、薄
膜トランジスタは動作状態となる。
以下、ソース電極（５）とドレイン電極（６）の間に流
れるキャリアの移動度を電界効果移動度、非動作状態下
でのソース電極（５）とドレイン電極（６）の間を流れ
る電流をオフ［流２ａ作状態下での上記電流をオン電流
と記す。
れるキャリアの移動度を電界効果移動度、非動作状態下
でのソース電極（５）とドレイン電極（６）の間を流れ
る電流をオフ［流２ａ作状態下での上記電流をオン電流
と記す。
従来の薄膜トランジスタは以にのように構成されており
、通常は化学気相成膜法を用いて〜造するが、半・１体
、Ｑ １４）は単層であり、？！４罐が効果移動度を得
るためには半導体１（４）の全体を成膜速度の低い分外
で形成する必要があった。第３図は高周波１カ（任意単
位）に対する電界効果移動度（口”／ｖｏｌｔ・ｓｅｃ
）を示す特性図であり、第４図は高周波１カ（任意単
位）に対する成膜速度情圃ｎ）を示す特性図ｂ ｆｆｌ
５囚は半導体層形成時のシラン対水素流量比（、（８
１Ｈ４Ｖ （（５ＩＨ４） ＋ ［Ｈ２］ ） ＃ζ対
する層外効果５ＩＪｊＪ文（α凱髪ｔ−５ｅｅ）をぶす
り四回６第６区は半導体層形成時のシラン対水素流量比
（（５ｌｉ１４）／ （（５０−”４） ＋ （ＨＪ
）に対する成膜速度（Ａ／ｍ１ｎ）を示す特性のである
。
、通常は化学気相成膜法を用いて〜造するが、半・１体
、Ｑ １４）は単層であり、？！４罐が効果移動度を得
るためには半導体１（４）の全体を成膜速度の低い分外
で形成する必要があった。第３図は高周波１カ（任意単
位）に対する電界効果移動度（口”／ｖｏｌｔ・ｓｅｃ
）を示す特性図であり、第４図は高周波１カ（任意単
位）に対する成膜速度情圃ｎ）を示す特性図ｂ ｆｆｌ
５囚は半導体層形成時のシラン対水素流量比（、（８
１Ｈ４Ｖ （（５ＩＨ４） ＋ ［Ｈ２］ ） ＃ζ対
する層外効果５ＩＪｊＪ文（α凱髪ｔ−５ｅｅ）をぶす
り四回６第６区は半導体層形成時のシラン対水素流量比
（（５ｌｉ１４）／ （（５０−”４） ＋ （ＨＪ
）に対する成膜速度（Ａ／ｍ１ｎ）を示す特性のである
。
ｆｆ１３図ｆζよれば、高電界効果移動度を得るために
は高周波Ｕ力値を低く設定する仁とが必要であり、第４
図から明らかなよう１ζ、高周波な力値を低くＵＳする
ことは、成膜速度の低下ｌζつながる。
は高周波Ｕ力値を低く設定する仁とが必要であり、第４
図から明らかなよう１ζ、高周波な力値を低くＵＳする
ことは、成膜速度の低下ｌζつながる。
また′、第５図によｆｉｅｆ高電界効果移動度を得るた
めには、半導体層形成時のシラン対水素流量比（（５ｉ
Ｈ４）／ （（Ｓ’Ｈ４］ ＋ （Ｈｌ） ） を小さ
く設定することが必要となり、第６図から明らかｒＪよ
うに、半導体層形成時のシラン対水素流量比（（ＳｉＨ
４）／（（ＳｉＨ，） ＋ （Ｈ宜〕）を小さく設定す
ることは、成膜速度の低下につながる。このように、従
来の薄膜トランジスタにおいて、高電界効果移動度を得
るためには、半導体層（４）の全体を成膜速度の低い条
件で形成しなけｎばならないため、スルーブツトが低く
なるという問題点があった。この発明は、上記のような
問題点を解消するためになされたもので、成膜時間を大
幅に増加することなく、高電界効果移動度の薄膜トラン
ジスタを得ること及びその製造方法を得ることを目的と
する。
めには、半導体層形成時のシラン対水素流量比（（５ｉ
Ｈ４）／ （（Ｓ’Ｈ４］ ＋ （Ｈｌ） ） を小さ
く設定することが必要となり、第６図から明らかｒＪよ
うに、半導体層形成時のシラン対水素流量比（（ＳｉＨ
４）／（（ＳｉＨ，） ＋ （Ｈ宜〕）を小さく設定す
ることは、成膜速度の低下につながる。このように、従
来の薄膜トランジスタにおいて、高電界効果移動度を得
るためには、半導体層（４）の全体を成膜速度の低い条
件で形成しなけｎばならないため、スルーブツトが低く
なるという問題点があった。この発明は、上記のような
問題点を解消するためになされたもので、成膜時間を大
幅に増加することなく、高電界効果移動度の薄膜トラン
ジスタを得ること及びその製造方法を得ることを目的と
する。
この発明に係る薄膜トランジスタは、シリコン系半導体
層のゲート電極側ｆζおける電界効果移動度を２その反
対側における電界効果移動度より高く構成したものであ
る。
層のゲート電極側ｆζおける電界効果移動度を２その反
対側における電界効果移動度より高く構成したものであ
る。
また、この発明に係る薄膜トランジスタの製造方法は、
ゲート電極側におけるシリコン系半導体層形成時ｌζ印
加する高周波電力が、その反対側のｔ記シリコン系半導
体層形成時に印加する高周波電力より低くなるような変
化、及び上記ゲート電極と接する側におけるｔ記シリコ
ン系半導体層形成時に導入するシラン系ガスの希釈率が
、その反対側のｔ記シリコン系半導体層形成時に導入す
るシラン系ガスの希釈率より小さくなるような変化のう
らの少なくともいすｎか一方の変化を行なうことにより
、シリコン系半導体層のゲート電極側における電界効果
移動度を、その反対側における電界効果より高くしたも
のである。
ゲート電極側におけるシリコン系半導体層形成時ｌζ印
加する高周波電力が、その反対側のｔ記シリコン系半導
体層形成時に印加する高周波電力より低くなるような変
化、及び上記ゲート電極と接する側におけるｔ記シリコ
ン系半導体層形成時に導入するシラン系ガスの希釈率が
、その反対側のｔ記シリコン系半導体層形成時に導入す
るシラン系ガスの希釈率より小さくなるような変化のう
らの少なくともいすｎか一方の変化を行なうことにより
、シリコン系半導体層のゲート電極側における電界効果
移動度を、その反対側における電界効果より高くしたも
のである。
この発明におけるシリコン系半導体層は、均一な単一層
ではＱ＜、ゲート電極側はその反対側より電界効果移動
度を高くしている。従ってシリコン系半導体層のゲート
電極側は絶縁層と良好な界面を形成し１ｗＬ界効果移動
度の向上、オン電流の増加に寄与し、ゲート電極と反対
側はゲー！・電極側に比べて高い成膜速度で形成される
。このため。
ではＱ＜、ゲート電極側はその反対側より電界効果移動
度を高くしている。従ってシリコン系半導体層のゲート
電極側は絶縁層と良好な界面を形成し１ｗＬ界効果移動
度の向上、オン電流の増加に寄与し、ゲート電極と反対
側はゲー！・電極側に比べて高い成膜速度で形成される
。このため。
半導体層全体としては、１１！界効果移動度の高いもの
が、高い成膜速度で形成することができる。
が、高い成膜速度で形成することができる。
以下、この発明の一実施例について説明する。
第１図はこの発明の一実施例による牛導体レーザを示す
断面図であり、 （３ｂ）は絶縁層、 （４ａ）は絶縁
層（３ｂ）上に形成された第１のシリコン系半導体層。
断面図であり、 （３ｂ）は絶縁層、 （４ａ）は絶縁
層（３ｂ）上に形成された第１のシリコン系半導体層。
（４ｂ）は第１の半導体層（４ａ）上パに形成された第
２のシリコン系半導体層である。
２のシリコン系半導体層である。
この実施例においては通常の化学気相成膜法により真空
中で絶縁層（３ｂ）上に第１の半導体層（４りを形成し
た後、真空を破ることなく第２の半導体層（４ｂ）を形
成している。導入するガスはシランガス（ＳｉＨ４）と
水素ガス（Ｈｚ）の混合ガスを用いている。
中で絶縁層（３ｂ）上に第１の半導体層（４りを形成し
た後、真空を破ることなく第２の半導体層（４ｂ）を形
成している。導入するガスはシランガス（ＳｉＨ４）と
水素ガス（Ｈｚ）の混合ガスを用いている。
半導体層の形成条件は、 ＳｉＨ４流量２００ＳＣＣＭ
、Ｈ。
、Ｈ。
流量８００３ＣＣＭ、反応ガス圧１３０ ｐａ 、 基
板温度２５０℃である。高周波電力値は、第１の半導体
層（４３）形成時の値を第２の半導体層（４ｂ）形成時
の値の１／３としている。第１の半導体層（４ａ）形成
時の高周波電力値の方が、第２の半導体層（４ｂ）形成
時の高周波電力値よりも小さいという特徴のため、第３
図、第４図より明らかなように、第１の半導体層（４り
は、第２の半導体層（４ｂ）に比較して成膜速度は低い
が、絶縁層（３ｂ）と良好な界面を形成し、高いｌｉｔ
界効果移動度を有する。一方、半導体層全体を第１の半
導体層形成時の条件で製造する場合よりも大＠ｆζ成膜
速度を短縮できる。以下ｌζ、この実施例での作用につ
いて説明する。第７図に、第１の半導体層（４りの膜厚
（Ａ）と、半導体層での電界効果移動度Ｃａｎ”／ｖｏ
ｌ： ｔ 、ｓ ｅりとの関係を示す。
板温度２５０℃である。高周波電力値は、第１の半導体
層（４３）形成時の値を第２の半導体層（４ｂ）形成時
の値の１／３としている。第１の半導体層（４ａ）形成
時の高周波電力値の方が、第２の半導体層（４ｂ）形成
時の高周波電力値よりも小さいという特徴のため、第３
図、第４図より明らかなように、第１の半導体層（４り
は、第２の半導体層（４ｂ）に比較して成膜速度は低い
が、絶縁層（３ｂ）と良好な界面を形成し、高いｌｉｔ
界効果移動度を有する。一方、半導体層全体を第１の半
導体層形成時の条件で製造する場合よりも大＠ｆζ成膜
速度を短縮できる。以下ｌζ、この実施例での作用につ
いて説明する。第７図に、第１の半導体層（４りの膜厚
（Ａ）と、半導体層での電界効果移動度Ｃａｎ”／ｖｏ
ｌ： ｔ 、ｓ ｅりとの関係を示す。
この時の第１の半導体層（４ａ）と第２の半導体層（４
ｂ）の膜厚合計は３０００Ａ程度にしている。半導体層
の電界効果移動度は、第１の半導体層（４ａ）の厚さの
増加ｌζ伴って上昇するが、１００Ａ以上では飽和して
いる。このことから、第１の半導体層（４りを１０ＯＡ
形成した後に第２の半導体層（４ｂ）を形成した半導体
層は、第１の半導体層（４ａ）の持つ高い電界効果移動
度と第２の半導体層形成時の高い成膜速度とをほぼ両立
させていることがわかる。
ｂ）の膜厚合計は３０００Ａ程度にしている。半導体層
の電界効果移動度は、第１の半導体層（４ａ）の厚さの
増加ｌζ伴って上昇するが、１００Ａ以上では飽和して
いる。このことから、第１の半導体層（４りを１０ＯＡ
形成した後に第２の半導体層（４ｂ）を形成した半導体
層は、第１の半導体層（４ａ）の持つ高い電界効果移動
度と第２の半導体層形成時の高い成膜速度とをほぼ両立
させていることがわかる。
この実施例での実際の値は欠の通りである。第１の半導
体層（４ａ）のみで、＃−導体層を３００ＯＡ形成した
場合の電界効果移動度は０．６７ｏｚ”／ｖｏｌｔ−５
ｅｃ、成膜時間は１時間であった。第２の半導体層（４
ｂ）のみで半導体層を３００ＯＡ形成した場合の電界効
果移動度は帆１６α”／ｙｏＪｔ、５ｅｃ−成膜時間は
９分であった。
体層（４ａ）のみで、＃−導体層を３００ＯＡ形成した
場合の電界効果移動度は０．６７ｏｚ”／ｖｏｌｔ−５
ｅｃ、成膜時間は１時間であった。第２の半導体層（４
ｂ）のみで半導体層を３００ＯＡ形成した場合の電界効
果移動度は帆１６α”／ｙｏＪｔ、５ｅｃ−成膜時間は
９分であった。
第１の半導体層（４ａ）を２０ＯＡ形成した後に第２の
半導体層（４ｂ）を２８０ＯＡ形成した場合の電界効果
５ｔｔｈ度は０．６４ Ｃａｌ”／Ｖ６１ｔ、 ５ｅに
ｔ 成膜時間は１２分２０秒であった。上記の結果
から、この実施例において、第１の半導体層（４り形成
時の高周波電力を第２の半導体層（４ｂ）形成時の高周
波電力に比べて低く設定することにより２成膜時間を大
幅に増加させることなく、高い電界効果移動度をもつ薄
膜トランジスタを製造することが可能である。
半導体層（４ｂ）を２８０ＯＡ形成した場合の電界効果
５ｔｔｈ度は０．６４ Ｃａｌ”／Ｖ６１ｔ、 ５ｅに
ｔ 成膜時間は１２分２０秒であった。上記の結果
から、この実施例において、第１の半導体層（４り形成
時の高周波電力を第２の半導体層（４ｂ）形成時の高周
波電力に比べて低く設定することにより２成膜時間を大
幅に増加させることなく、高い電界効果移動度をもつ薄
膜トランジスタを製造することが可能である。
なお、上記実施例では半導体層形成の際に印加する高周
波電力値を変えることにより２層のシフン系牛導体層を
形成したが、第１の半導体層（４ａ）形成時に導入する
シラン系ガスの希釈率を変化させてもよい。具体的には
シヲンＳｉＨ，対水素Ｈ２流量比を第２の半導体層（４
ｂ彫成時のシフンＳｉＨ，対水素ＨｘＫ量比に比べて小
さくすｎば、第５図、第６図から明らかなように、第１
の半導体層（４りでは電界効果移動度を高くでき、第２
の半導体層（４ｂ）では成膜速度を高めることができる
ので、上記と同様の効果を得ることが可能である。
波電力値を変えることにより２層のシフン系牛導体層を
形成したが、第１の半導体層（４ａ）形成時に導入する
シラン系ガスの希釈率を変化させてもよい。具体的には
シヲンＳｉＨ，対水素Ｈ２流量比を第２の半導体層（４
ｂ彫成時のシフンＳｉＨ，対水素ＨｘＫ量比に比べて小
さくすｎば、第５図、第６図から明らかなように、第１
の半導体層（４りでは電界効果移動度を高くでき、第２
の半導体層（４ｂ）では成膜速度を高めることができる
ので、上記と同様の効果を得ることが可能である。
また、上記実′ＭｆＪ例では、半導体層（４）を２層に
構成する列で説明したが、半導体層（４）の成膜条件を
チャネル側からその反対面に亘ってＭｅＸ、印加する高
周波電力又はシラン系ガスの希釈率を段階的に又は連続
的に増加させても上記実施例とほぼ同様の効果が得ら０
る。
構成する列で説明したが、半導体層（４）の成膜条件を
チャネル側からその反対面に亘ってＭｅＸ、印加する高
周波電力又はシラン系ガスの希釈率を段階的に又は連続
的に増加させても上記実施例とほぼ同様の効果が得ら０
る。
また、高周波電力とシラン系ガスの希釈率の両方を変化
させて製造することもできる。
させて製造することもできる。
なお、この薄膜トランジスタを行、列方向に複数個５マ
トリツクス状のプレイに配列すわば、薄膜トランジスタ
アレイ基板や、マトリックス表示装置として用いること
ができる。
トリツクス状のプレイに配列すわば、薄膜トランジスタ
アレイ基板や、マトリックス表示装置として用いること
ができる。
以上のように、この発明によｎば、絶縁性基板上に、ゲ
ート電極、ゲート絶縁膜、シリコン系半導体層、ソース
電極及びドレイン電極を備える薄膜トランジスタにおい
て、シリコン系半導体／１（７）ゲート層他側における
電界効果移動度を、その反対側における電界効果移動度
より高く構成したことにより、成膜時間を大幅に増加す
ることなく電界効果移動度の高い薄膜トランジスタを得
ることができる効果がある。また、化学気相成膜法によ
り絶縁性基板上にゲート１Ｌゲート絶縁膜、シリコン系
半導体層、ソースｗｌ概及びドレイン電極を形成する薄
膜トランジスタの製造方法において、ゲート電極と接す
る側におけるシリコン系半導体層形成時に印加する高周
波電力が、その反対側のシリコン系半導体層形成時に印
加する高周波電力より低くなるような変化、及びゲート
［極と接する側におけるシリコン系半導体層形成時に導
入するシラン系ガスの希釈率が、その反対側のシリコン
系半導体層形成時ｌζ導入するシラン系ガスの希釈率よ
り小さくなるような変化のうらの少なくともいずれか一
方の変化を行なうことにより、シリコン系半導体層のゲ
ート電極側における電界効果移動度を、その反対側にお
ける屯界刻果移動度より高くすることにより、成膜時間
を大幅に増加することなく、かつζ界効果移動度の高い
薄膜トランジスタを製造できる薄膜トランジスタの製造
方法を提供できる効果がある。
ート電極、ゲート絶縁膜、シリコン系半導体層、ソース
電極及びドレイン電極を備える薄膜トランジスタにおい
て、シリコン系半導体／１（７）ゲート層他側における
電界効果移動度を、その反対側における電界効果移動度
より高く構成したことにより、成膜時間を大幅に増加す
ることなく電界効果移動度の高い薄膜トランジスタを得
ることができる効果がある。また、化学気相成膜法によ
り絶縁性基板上にゲート１Ｌゲート絶縁膜、シリコン系
半導体層、ソースｗｌ概及びドレイン電極を形成する薄
膜トランジスタの製造方法において、ゲート電極と接す
る側におけるシリコン系半導体層形成時に印加する高周
波電力が、その反対側のシリコン系半導体層形成時に印
加する高周波電力より低くなるような変化、及びゲート
［極と接する側におけるシリコン系半導体層形成時に導
入するシラン系ガスの希釈率が、その反対側のシリコン
系半導体層形成時ｌζ導入するシラン系ガスの希釈率よ
り小さくなるような変化のうらの少なくともいずれか一
方の変化を行なうことにより、シリコン系半導体層のゲ
ート電極側における電界効果移動度を、その反対側にお
ける屯界刻果移動度より高くすることにより、成膜時間
を大幅に増加することなく、かつζ界効果移動度の高い
薄膜トランジスタを製造できる薄膜トランジスタの製造
方法を提供できる効果がある。
第１図はこの発明の一実施例による薄膜トランジスタを
示す断面図、第２図は従来の薄膜トランジスタを示す断
面図、第３図は薄膜トランジスタの１界効果杉動Ｗ （
Ｑｌｌ”／Ｖ−ｓ。。）と半導体層形成時の高周波底力
値（任意単位）との関係を示すブック、第４図は半幅体
層形成時の成膜速度（Ａ ／ ｍｉｎ ）と高周波電力
値（任意単位）との関係を示すグラフ、第５図は薄膜ト
ランジスタの電界効果移動度（ｃｍ／彎ｔ −ｓｅｃ
）と半導体層形成時のシランＳ ｉＨ４Ｈ４対水素流量
比との関係を示すグラブ、第６図は半導体層形成時の成
膜速度（Ａ／ｍ１ｎ）とシランＳ ｉＨ４対水累ＨＪｅ
ｊｉ−比との関係を示すグフ７．第７図はこの発明の一
実施例に係る薄膜トランジスタの電界効果移動度（ｃｘ
”／ｖＯ１！ｔ −ｓｅｃ ） と第１の半導体層の
厚さ（ハ）との関係を示すグラフである。（１）は絶縁
性基板。 （２）はゲート電極、 （３ａＸ３ｂ）はゲート絶縁層
、〔４ａ〕、（４ｂ）はシラン系中導体層、（５）はソ
ース電極、（６）はドレイン電極である。 なお、図中、同一符号は同一、又は相当部分を示す。
示す断面図、第２図は従来の薄膜トランジスタを示す断
面図、第３図は薄膜トランジスタの１界効果杉動Ｗ （
Ｑｌｌ”／Ｖ−ｓ。。）と半導体層形成時の高周波底力
値（任意単位）との関係を示すブック、第４図は半幅体
層形成時の成膜速度（Ａ ／ ｍｉｎ ）と高周波電力
値（任意単位）との関係を示すグラフ、第５図は薄膜ト
ランジスタの電界効果移動度（ｃｍ／彎ｔ −ｓｅｃ
）と半導体層形成時のシランＳ ｉＨ４Ｈ４対水素流量
比との関係を示すグラブ、第６図は半導体層形成時の成
膜速度（Ａ／ｍ１ｎ）とシランＳ ｉＨ４対水累ＨＪｅ
ｊｉ−比との関係を示すグフ７．第７図はこの発明の一
実施例に係る薄膜トランジスタの電界効果移動度（ｃｘ
”／ｖＯ１！ｔ −ｓｅｃ ） と第１の半導体層の
厚さ（ハ）との関係を示すグラフである。（１）は絶縁
性基板。 （２）はゲート電極、 （３ａＸ３ｂ）はゲート絶縁層
、〔４ａ〕、（４ｂ）はシラン系中導体層、（５）はソ
ース電極、（６）はドレイン電極である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (2)
- （１）絶縁性基板上に、ゲート電極、ゲート絶縁膜、シ
リコン系半導体層、ソース電極及びドレイン電極を備え
る薄膜トランジスタにおいて、上記シリコン系半導体層
の上記ゲート電極側における電界効果移動度を、その反
対側における電界効果移動度より高く構成したことを特
徴とする薄膜トランジスタ。 - （２）化学気相成膜法により絶縁性基板上にゲート電極
、ゲート絶縁膜、シリコン系半導体層、ソース電極及び
ドレイン電極を形成する薄膜トランジスタの製造方法に
おいて、上記ゲート電極側におけるシリコン系半導体層
形成時に印加する高周波電力が、その反対側の上記シリ
コン系半導体層形成時に印加する高周波電力より低くな
るような変化、及び上記ゲート電極側における上記シリ
コン系半導体層形成時に導入するシラン系ガスの希釈率
が、その反対側の上記シリコン系半導体層形成時に導入
するシラン系ガスの希釈率より小さくなるような変化の
うちの少なくともいずれか一方の変化を行なうことによ
り、上記シリコン系半導体層の上記ゲート電極側におけ
る電界効果移動度を、その反対側における電界効果移動
度より高くしたことを特徴とする薄膜トランジスタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63175512A JP2756121B2 (ja) | 1988-07-13 | 1988-07-13 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63175512A JP2756121B2 (ja) | 1988-07-13 | 1988-07-13 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0225074A true JPH0225074A (ja) | 1990-01-26 |
| JP2756121B2 JP2756121B2 (ja) | 1998-05-25 |
Family
ID=15997348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63175512A Expired - Lifetime JP2756121B2 (ja) | 1988-07-13 | 1988-07-13 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2756121B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6735882B2 (en) | 2001-10-31 | 2004-05-18 | Fuji Photo Film Co., Ltd. | Drying apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052057A (ja) * | 1983-09-01 | 1985-03-23 | Seiko Instr & Electronics Ltd | 絶縁ゲ−ト電界効果型薄膜トランジスタ |
| JPS6187371A (ja) * | 1984-10-05 | 1986-05-02 | Hitachi Ltd | 薄膜半導体装置 |
| JPS63104379A (ja) * | 1986-10-21 | 1988-05-09 | Sumitomo Metal Ind Ltd | 薄膜半導体装置 |
-
1988
- 1988-07-13 JP JP63175512A patent/JP2756121B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052057A (ja) * | 1983-09-01 | 1985-03-23 | Seiko Instr & Electronics Ltd | 絶縁ゲ−ト電界効果型薄膜トランジスタ |
| JPS6187371A (ja) * | 1984-10-05 | 1986-05-02 | Hitachi Ltd | 薄膜半導体装置 |
| JPS63104379A (ja) * | 1986-10-21 | 1988-05-09 | Sumitomo Metal Ind Ltd | 薄膜半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6735882B2 (en) | 2001-10-31 | 2004-05-18 | Fuji Photo Film Co., Ltd. | Drying apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2756121B2 (ja) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
| JP2008219046A (ja) | 薄膜トランジスターの製造方法 | |
| US5173753A (en) | Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance | |
| JPS63120442A (ja) | 半導体にドープして接続部に導電性スルーホールを形成する方法 | |
| JP3500157B2 (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPH05291220A (ja) | 半導体装置の製造方法 | |
| JPS63308384A (ja) | 薄膜トランジスタ | |
| JPH0828502B2 (ja) | 双方向性の電力用縦形ｍｏｓ素子およびそれの製造方法 | |
| JPH11121762A (ja) | 液晶表示素子の薄膜トランジスタ及びその製造方法 | |
| JPH0546106B2 (ja) | ||
| JPH0225074A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JP3292240B2 (ja) | 薄膜トランジスタ素子及びその製造方法 | |
| JPH11274505A (ja) | 薄膜トランジスタ構造およびその製造方法 | |
| JP2621327B2 (ja) | 半導体装置の製造方法 | |
| JPS5919378A (ja) | 絶縁ゲート型トランジスタの製造方法 | |
| KR970011502B1 (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
| JP3574421B2 (ja) | 薄膜半導体装置 | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2000133811A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02189935A (ja) | 薄膜トランジスタの製造方法 | |
| JP3644977B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| KR100323736B1 (ko) | 박막트랜지스터및그제조방법 | |
| JPH04243166A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS60263437A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02234438A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080306 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 11 |