JPS6187425A - インクリメンタル型エンコ−ダ用時分割カウント回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の技術分野〉 この発明は、産業用ロボットやＮＧ工作機械等に組込ま
れるインクリメント型エンコーダのカウント回路に関連
し、殊にこの発明は、この種エンコーダが複数個設けら
れている場合において、各エンコーダのカウント処理を
時分割して単一の処理回路で行なうようにしたインクリ
メント型エンコーダ用時分割カウント回路に関する。

〈発明の背景〉 従来、インクリメント型エンコーダのカウント回路では
、１個のインクリメント型エンコーダにつき、１つのカ
ウント処理回路を必要としていた。このため、産業用ロ
ボットのように、この種エンコーダを複数個用いる装置
では、対応する数のカウント処理回路が必要であり、回
路数が増して回路の複雑化や大型化を招き、また部品点
数の増加による信頼性の低下やコストアップの問題が生
ずる等、多くの不都合があった。

〈発明の目的〉 この発明は、上記問題を解消するため、各エンコーダ毎
に１個宛必要であったカウント処理回路を、単一の処理
回路をもって時分割処理することにより、信頼性の向上
、回路の小形化や低コスト化を達成できるインクリメン
ト型エンコーダ用時分割カウント回路を提供することを
目的とする。

〈発明の構成および効果〉 上記目的を達成するため、この発明のインクリメント型
エンコーダ用時分割カウント回路では、複数のインクリ
メント型エンコーダの出力値を、サンプリング手段によ
りサンプリングして記憶手段へ格納し、各エンコーダの
出力値がサンプリングされる毎に、サンプリングされた
エンコーダの出力値と、記憶手段から呼ひ出された対応
するエンコーダの前回のサンプリングにかかる出力値と
に基つき、カウンタのカウント値をカウントアツプ、カ
ウントダウン、ノーカウントのいずれに処理すべきか判
別した後、その判別結果に基つき、対応するエンコーダ
についてのカウント値を記憶手段からカウンタへ呼ひ出
してカウント処理すると共に、処理後のカウント値を前
記記憶手段へ格納するよう、構成した。

本発明によれば、複数のエンコーダのカウント処理を、
単一の処理回路をもって時分割して行なえるため、部品
点数の削減による信頼性の向上、コストダウン、更には
回路の小形化を達成できる等、発明目的を達成した顕著
な効果を奏する。

〈実施例の説明〉 第１図は、この発明の一実施例である時分割カウント回
路を示す。図中、マルチプレクサ１は、ＣＰＵ（Ｃｅｎ
ｔｒａｌ　　Ｐｒｏｃｅｓｓｉｎｇ　　Ｕｎｉｔ　　；
図示せず）が任意のインクリメンタル型エンコーダにつ
いてのカウント値をロードする時のアドレスと、シーケ
ンスコントローラ３がカウント処理を行うためのアドレ
スとを切り換える。ＲＡＭ（Ｒａｎｄｏｍ　　Ａｃｃｅ
ｓｓ　　Ｍｅｍｏｒｙ）　２は各インクリメンタル型エ
ンコーダＥ１〜Ｅｎ（ｎは２以上の整数）の出力値およ
びアップダウンカウンタ４のカウント値を記憶する。

シーケンスコントローラ３は各回路のタイミングをコン
トロールする。レジスタ５は任意のエンコーダについて
のカウント値を一旦保持し、マルチプレクサ６は各エン
コーダＥ、〜Ｅｎ　　のＡ相、Ｂ相、Ｚ相信号を順次切
り換える。カウンタ処理回路７は、マルチプレクサ６に
よりサンプリングされたエンコーダのＡ相およびＢ相の
出力値と、ＲＡＭ２から呼び出された対応するエンコー
ダの前回のサンプリングにかかるＡ相およびＢ相の出力
値とを基にして、カウント値をカウントアツプ、カウン
トダウン、ノーカウントのいずれに処理すべきかを判別
する判別機能と、その判別結果に基づき対応するエンコ
ーダについてのカウント値をＲＡＭ２からカウンタ４へ
呼び出してカウント処理すると共に処理後のカウント値
をＲＡＭ　２へ書き込むカウント処理機能とを有する。

第２図はインクリメンタル型エンコーダのＡ相およびＢ
相の各出力を示しており、つきにこの図を参照して、上
記カウンタ処理回路７の判別機能を説明する。

第２図において、矢印イ、口はエンコーダの回転方向を
、また３〜ｆは時間点を夫々示す。

インクリメンタル型エンコーダは、人相又はＢ相の出力
が変化する点（例えばす、ｄ、ｅ、ｆの各点）でカウン
トアツプ又はカウントダウンとなり、もしエンコーダが
矢印イの方向に回転して、ｂ点でカウントアツプになる
と、矢印口の方向に回転するときは、同じｂ点でカウン
トダウンになる。このｂ点におけるカウントアツプとカ
ウントダウンとの区別は、その前後のａ点と６点のＡ相
およびＢ相出力値により決定できる。すなわち、エンコ
ーダが矢印イの方向に回転する時は、Ａ相の出力が論理
「Ｈ」から論理ｒＬＪへ変化し且つＢ相の出力が論理ｒ
ＨＪを維持する場合にカウントアツプし、一方矢印口の
方向に回転する時は、Ａ相の出力か論理「Ｌ」から論理
「トＩ」へ変化し且つＢ相の出力か論理「トＩ」を維持
する場合にカウントダウンとなる。同様にｂ点以外のｄ
点、０点、１点でもカウントアツプまたはカウントダウ
ンが行なわれる。尚上記は、いわゆるエンコータの４て
い焙処理について説明したが、１てい倍、２てい倍につ
いても原理的には全く同様である。

かくして２つの時間点におけるＡ相、Ｂ相の各出力値か
わかれは、カウントダウン、カウントアツプのいずれに
処理すべきかを検出でき、更にこの場合、Ａ相、Ｂ相の
各出力が共に変化していなければノーカウントの処理で
あることも検出できる。この２つの時間点につき、以後
、先の時間点の各相出力値を過去の値と呼び、次の時間
点の各相出力値を現在の値と呼ぶものとする。

第２図に示す出力特性をもつエンコーダにおいて、カウ
ントアツプ、カウントダウンおよびノーカウントになる
時の人相およびＢ相の過去の値と現在の値とは、下表に
示すとおりである。

第３図は、カウントダウン、カウントアツプ、ノーカウ
ントを判別する判別回路の具体回路構成を示す。図示の
回路は、３個のエクスクル−シブ・オア回路８，９．１
０と、２個のアンド回路１１．１２より構成されており
、カウントアツプ時には、図中のカウントアツプ出力か
論理１’−［Ｉ　Ｊ　、カウントダウン出力か論理ｒＬ
Ｊ、またカウントダウン時には、カウントアツプ出力か
論理ｒＬＪ、カウントダウン出力が論理「ＨＪ、更にノ
ーカウント時にはカウントアツプ出力、カウントダウン
出力がともに論理ｒＬＪとなる。そしてこの判別回路は
第１図におけるカウンタ処理回路７の中に組み込んであ
る。

上記のとおり、エンコーダのカウント処理を行なうには
、Ａ相およびＢ相の出力を連続監視する必要はなく、離
れた２点の各出力データをチェックすることによって、
カウントダウン、力１クンドアツブ、ノーカウントのい
ずれの処理かを判別できる。この場合、離れた２点間の
時間間隔にはつぎに述べる制限がある。

令弟１図において、エンコーダか矢印方向に回転するも
のとし、またａ点が過去の点であるとｆ現定すると、も
し現在の点がｂ点であればＡ相、Ｂ相の出力変化を正し
くとらえ得るが、もし現在の点か６点である場合には、
出力変化を正しくとらえることかできず、第３図の判別
回路は誤動作してしまう。従って、過去の点から現在の
点までの時間、すなわちサンプリング周波数は、４てい
焙処理の場合、エンコーダの最高周波数の４倍以上であ
る必要がある。尚２てい焙処理、１てい焙処理では、そ
れぞれエンコーダの最高周波数の２倍、１倍以−ヒとす
る。従って、複数個のエンコーダのカウント処理を、第
３図の判別回路を使って行なう時、最も高速回転するエ
ンコーダの周波数の４倍の周期で、全てのエンコーダの
Ａ相およびＢ相出力をサンプリングすれば、時分割カウ
ント処理か可能となる。

第５図（ａ）（ｔ））は、第１図に示す時分割カウント
回路の動作フローを示すもので、まず第５図ｆａｉのス
テップ１（図中、「Ｓｌ」の如く示す）で１＠目のエン
コーダＥｌについてのカウント処理か、つき゛のステッ
プ２で２番目のエンコータＥｚについてのカウント処理
が順次実行され、以下同様に３番目以降の各エンコーダ
についてのカウント処理が順次実行された後、最後のス
テップ３で最終番目のエンコーダＥｎ　のカウント処理
が実行される。この場合、エンコーダＥ１〜Ｅｎ　の出
力信号のサンプリング周波数は、最も高速なエンコーダ
の４倍以上に設定される。そして最終Ｊ　Ｆ”Ｊのエン
コーダＥｎ　のカウント処理が終了すると、再びステッ
プ１へ戻り、上記同様、エンコータＥ４−Ｅｎのカウン
ト処理が繰り返し実行される。

第５図（１））は、ひとつのエンコーダ（例えばＥｌ）
についてのカウント処理動作を示す。この場合、ＲＡＭ
２には、前回のサンプリングによって、各エンコーダＥ
１ｘＥｎのＡ相およびＢ相出力値と、各エンコーダにつ
いてのカウント値がそれぞれ格納されている。

ます、ステップ４において、エンコーダＥｌのＡ相、Ｂ
相、Ｚ相の各出力信号かマルチプレクサ６によりサンプ
リングされてカウント処理回路７に入力される。ついて
、ステップ５て、エンコーダＥ、のＡ相およびＢ相の過
去の値かＲＡＭ２からカウント処理回路７にロードされ
ると共に、ステップ６でエンコーダＥｌについてのカウ
ント値がメモリ２からカウンタ４にロードされる。続く
ステップ７において、カウント処理回路７は、Ａ相、Ｂ
相の現在の値と過去の値とを基にして、サンプリング中
のエンコーダＥ１がカウントアツプ、カウントダウン、
ノーカウントのいずれかを判別し、その判別結果に基づ
き、つきのステップ８で、カウンタ４にロードされたカ
ウント値をインクリメント、デクリメント、またはノー
カウント処理する。ついて、ステップ９において、エン
コーダＥ１の人相、Ｂ相の現在の値を、次のサンプリン
グに対する過去の値としてＲＡＭ　２に格納し、最後の
ステップ１０で、カウンタ４によるカウント値の結果を
ＲＡＭ２に格納する。

かくしてエンコーダＥｌのカウント処理か終了スレハ、
つぎにエンコーダＥ２についてもステップ４〜ステツプ
１０に対応するカウント処理を行い、以下エンコータＥ
３〜エンコーダＥｎ　についても、順次、同様のカウン
ト処理が実行される。

尚第５図の動作をハード的に制御するストローブ、クロ
ックの管理は、第１図に示すシーケンスコントローラ３
か全て行なう。また、第１図に示すマルチプレクサ１お
よびレジスタ５は、カウンタ処理回路７で処理されてい
るカウント値をＣＰＵにロードするためのものである。

このように、各エンコーダＥ１〜Ｅｎのカウント処理を
、１の処理回路を使って時分割処理できるため、部品点
数の低減による信頼性の向上や、小形化、低コスト化を
達成できる。また、エンコーダの個数か増えても、ＲＡ
〜１２の容量とマルチプレクサ６のチャンネル数を増や
し且つ回路全体を高速で動作させるだけで、容易に対応
できる。

４゜　図山ｊの簡（１１な説明 第１図はこの発明の一実施例であるカウント回路のブロ
ック図、第２図はインクリメンタル型エンコータのＡ相
およびＢ相出力を示す図、第３図は判別回路の一例を示
した回路図、第４図はインクリメント型エンコーダのＡ
相およびＢ相出力を示す図、第５図は第１図の回路の動
作を示すフローチャートである。

２・・・ＲＡＭ　　　　　　　　　　　　３　・・・シ
ーケンスコントローラ４・・・カウンタ　　　　　６・
・・マルチプレクサ７・・・カウンタ処理回路 特許出願人　　立石電機株式会社 憧ｌ　図 枡２：コ イ ーー：−−− 分３図 うヤ　ｊ　口 ＜ｌ）＜ｂ） 一７’ｒＬｔ−己石

Claims (1)

1. 【特許請求の範囲】 単一のカウンタと、 複数のインクリメント型エンコーダの出力値を時分割し
   てサンプリングするサンプリング手段と、 サンプリングされた各エンコーダの出力値や各エンコー
   ダについてのカウンタのカウント値か格納される記憶手
   段と、 前記サンプリング手段によりサンプリングされたエンコ
   ーダの出力値と、前記記憶手段から呼び出された対応す
   るエンコーダの前回のサンプリングにかかる出力値とに
   基づき対応するエンコーダについてのカウンタのカウン
   ト値をカウントアップ、カウントダウン、ノーカウント
   のいずれに処理すべきか判別する判別手段と、判別結果
   に基づき対応するエンコーダについてのカウント値を前
   記記憶手段からカウンタへ呼び出してカウント処理する
   と共に処理後のカウント値を前記記憶手段へ格納するカ
   ウンタ処理手段とを備えたインクリメント型エンコーダ
   用時分割カウント回路。