JPS618943A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS618943A JPS618943A JP59129808A JP12980884A JPS618943A JP S618943 A JPS618943 A JP S618943A JP 59129808 A JP59129808 A JP 59129808A JP 12980884 A JP12980884 A JP 12980884A JP S618943 A JPS618943 A JP S618943A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- polishing
- silicon
- groove part
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/06—Planarisation of inorganic insulating materials
- H10P95/062—Planarisation of inorganic insulating materials involving a dielectric removal step
- H10P95/064—Planarisation of inorganic insulating materials involving a dielectric removal step the removal being chemical etching
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法、特に素子分離の形成方
法に関するものである。
法に関するものである。
従来例の構成とその問題点
半導体基板に素子分離用の溝部を形成して、全面に絶縁
体膜を形成し、該絶縁体膜を研磨材で研磨して平面を平
坦にして、溝部に絶縁体膜を埋め込む方法が知られてい
る。しかし、半導体基板として通常用いられるシリコン
基体は、絶縁体膜として通常用いられるシリコン酸化膜
に比べて軟かいため、シリコン基板が露出した後もオー
バーに研磨するとシリコン基板が凹み、平滑な表面構造
が得られない。従来例では、研磨がシリコン基板表面が
露出した時点をモニタする有効な方法がないため、平滑
な表面構造を得ることが困難であった。
体膜を形成し、該絶縁体膜を研磨材で研磨して平面を平
坦にして、溝部に絶縁体膜を埋め込む方法が知られてい
る。しかし、半導体基板として通常用いられるシリコン
基体は、絶縁体膜として通常用いられるシリコン酸化膜
に比べて軟かいため、シリコン基板が露出した後もオー
バーに研磨するとシリコン基板が凹み、平滑な表面構造
が得られない。従来例では、研磨がシリコン基板表面が
露出した時点をモニタする有効な方法がないため、平滑
な表面構造を得ることが困難であった。
発明の目的
本発明は、研磨工程をモニタする手段を提供し、シリコ
ン基板が露出する時点を確実に検出して自動的に研磨工
程を停止して平滑な表面を有する分離構造を実現するこ
とにある。
ン基板が露出する時点を確実に検出して自動的に研磨工
程を停止して平滑な表面を有する分離構造を実現するこ
とにある。
発明の構成
本発明は、半導体基体表面に素子分離溝部を形成し、全
面に絶縁体膜を形成する。上記半導体基 ゛体表面
を導電性研磨材で、該研磨材と半導体基体裏面との間の
導電率変化をモニタして、該導伝率がある一定値に１？
Ｅは飽和する時点をもって研磨工程を停止し、露出した
半導体基体表面が研磨されすぎないように自動的にとめ
る。
面に絶縁体膜を形成する。上記半導体基 ゛体表面
を導電性研磨材で、該研磨材と半導体基体裏面との間の
導電率変化をモニタして、該導伝率がある一定値に１？
Ｅは飽和する時点をもって研磨工程を停止し、露出した
半導体基体表面が研磨されすぎないように自動的にとめ
る。
実施例の説明
第１図を用いて、本発明の詳細な説明する。
シリコン半導体基体１に素子分離用溝部２を選択的に形
成する。必要に応じてチャネルストッパ形成用不純物３
を溝部２領域の半導体基体１中に導入する（ａ）。次に
、全面を絶縁体膜（例えはシリコン酸化Ｍ）４を溝部２
が埋まるように形成する（口）。
成する。必要に応じてチャネルストッパ形成用不純物３
を溝部２領域の半導体基体１中に導入する（ａ）。次に
、全面を絶縁体膜（例えはシリコン酸化Ｍ）４を溝部２
が埋まるように形成する（口）。
このシリコン半導体基体１の表面を導電性研磨材６で研
磨する。６は導電性を有するグラインダーである。シリ
コン半導体基体１の裏面とグラインダー６の間に電圧源
７で電圧を印加し、流れる電流値を電流計８でモニタす
る（ｃ）。研磨が進行し、シリコン半導体基体１０表面
９が研磨材６と接した時点で研磨を停止する（ｄ）。
磨する。６は導電性を有するグラインダーである。シリ
コン半導体基体１の裏面とグラインダー６の間に電圧源
７で電圧を印加し、流れる電流値を電流計８でモニタす
る（ｃ）。研磨が進行し、シリコン半導体基体１０表面
９が研磨材６と接した時点で研磨を停止する（ｄ）。
第１図（Ｃ）〜（ｄ）工程での電流値と研磨時間の関係
ｌ を（第２図）に示す。（ｃ）工程で
はシリコン半導体基体１の表面９はシリコ／酸化膜４で
覆われているため電流は流れないが、研磨が進行して、
部分的に半導体基体１が露出して研磨材５と接触しだす
と電流か流れはじめる（第２図■点）。更に研磨が進行
すると急激に半導体基体１の露出面積が増大し、それに
つれて電流値も届、激に増加する（第２図＠の領域）。
ｌ を（第２図）に示す。（ｃ）工程で
はシリコン半導体基体１の表面９はシリコ／酸化膜４で
覆われているため電流は流れないが、研磨が進行して、
部分的に半導体基体１が露出して研磨材５と接触しだす
と電流か流れはじめる（第２図■点）。更に研磨が進行
すると急激に半導体基体１の露出面積が増大し、それに
つれて電流値も届、激に増加する（第２図＠の領域）。
半導体基体１の表面９が完全に露出した段階で電流値が
飽和する。この飽和電流値に達した時点θで研磨を停止
する。０点を越えて研磨を進行せしめると、シリコン基
板１はシリコン酸化膜４に比べて軟かいためシリコン基
板１０表面９の研磨が進行し、周囲のシリコン酸化膜４
よシ凹んでしまい、平坦な表面構造が実現できないので
、０点を検出して自動的に研磨工程を停止する。
飽和する。この飽和電流値に達した時点θで研磨を停止
する。０点を越えて研磨を進行せしめると、シリコン基
板１はシリコン酸化膜４に比べて軟かいためシリコン基
板１０表面９の研磨が進行し、周囲のシリコン酸化膜４
よシ凹んでしまい、平坦な表面構造が実現できないので
、０点を検出して自動的に研磨工程を停止する。
発明の効果
本発明を用いれば、シリコン半導体基体１の研磨工程の
終点を簡単な装置でモニタでき、平坦な表面構造を有す
る半導体基体の素子分離を形成することかできる。
グ
終点を簡単な装置でモニタでき、平坦な表面構造を有す
る半導体基体の素子分離を形成することかできる。
グ
第１図（−）〜（ｄ）は本発明の一実施ガの研磨工程図
、第２図は本発明の研磨停止をモニタするための電流値
対研磨時間特性を示す図である。 １・・・・・・シリコン半導体基体、２・・・・・・素
子分離用溝、４・・・・・・シリコン酸化膜、６−・・
・・・導電性研磨材、６・・・・・・グラインダー、７
・・・・・・電圧源、８・・・・・・電流計。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ？ 第１図 第２図 君Ｊ時間
、第２図は本発明の研磨停止をモニタするための電流値
対研磨時間特性を示す図である。 １・・・・・・シリコン半導体基体、２・・・・・・素
子分離用溝、４・・・・・・シリコン酸化膜、６−・・
・・・導電性研磨材、６・・・・・・グラインダー、７
・・・・・・電圧源、８・・・・・・電流計。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ？ 第１図 第２図 君Ｊ時間
Claims (1)
- 半導体基体表面に素子分離用溝部を形成する工程と、全
面に絶縁体膜を形成する工程と、該半導体基体表面を導
電性を有する研磨材料で研磨する工程と、該半導体基体
表面と該研磨材料との間の導伝率をモニタする手段を有
し、該導伝率がある一定値にほぼ飽和する時点をもって
研磨工程を停止する工程とを有することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59129808A JPS618943A (ja) | 1984-06-22 | 1984-06-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59129808A JPS618943A (ja) | 1984-06-22 | 1984-06-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS618943A true JPS618943A (ja) | 1986-01-16 |
Family
ID=15018730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59129808A Pending JPS618943A (ja) | 1984-06-22 | 1984-06-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS618943A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62121106U (ja) * | 1986-01-27 | 1987-07-31 | ||
| JPS62121105U (ja) * | 1986-01-27 | 1987-07-31 | ||
| US6015754A (en) * | 1996-12-25 | 2000-01-18 | Kabushiki Kaisha Toshiba | Chemical mechanical polishing apparatus and method |
| US6190494B1 (en) * | 1998-07-29 | 2001-02-20 | Micron Technology, Inc. | Method and apparatus for electrically endpointing a chemical-mechanical planarization process |
-
1984
- 1984-06-22 JP JP59129808A patent/JPS618943A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62121106U (ja) * | 1986-01-27 | 1987-07-31 | ||
| JPS62121105U (ja) * | 1986-01-27 | 1987-07-31 | ||
| US6015754A (en) * | 1996-12-25 | 2000-01-18 | Kabushiki Kaisha Toshiba | Chemical mechanical polishing apparatus and method |
| US6190494B1 (en) * | 1998-07-29 | 2001-02-20 | Micron Technology, Inc. | Method and apparatus for electrically endpointing a chemical-mechanical planarization process |
| US6319420B1 (en) | 1998-07-29 | 2001-11-20 | Micron Technology, Inc. | Method and apparatus for electrically endpointing a chemical-mechanical planarization process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07321298A (ja) | 半導体装置製造方法 | |
| KR900003968A (ko) | 반도체 소자 제조 방법 | |
| GB2113909A (en) | Power mos fet | |
| US4837177A (en) | Method of making bipolar semiconductor device having a conductive recombination layer | |
| JPS618943A (ja) | 半導体装置の製造方法 | |
| JPS6235580A (ja) | モノリシツク温度補償形電圧基準ダイオ−ド | |
| JPS5823481A (ja) | 金属ソ−スを有する電界効果トランジスタ | |
| US3479234A (en) | Method of producing field effect transistors | |
| JPS61166041A (ja) | 絶縁分離方法 | |
| JPS63195557A (ja) | イオンセンサ用電界効果トランジスタ | |
| JPS5834943A (ja) | 半導体装置の製造方法 | |
| JPH06260660A (ja) | 半導体歪みセンサ | |
| JP3638189B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS59964A (ja) | 半導体装置の製造方法 | |
| IE820679L (en) | Isolated integrated circuit comprising a substrate electrode | |
| JPS5748270A (en) | Semiconductor device | |
| JP2811006B2 (ja) | 半導体装置の製造方法 | |
| JPS5735339A (en) | Semiconductor device and manufacture of the same | |
| JPS6464359A (en) | Manufacture of semiconductor device | |
| JPH10172926A (ja) | エレクトロケミカルエッチング用ウエハ加工構造 | |
| JPS583243A (ja) | 半導体装置の製造方法 | |
| JPH0491453A (ja) | 半導体装置 | |
| JPS59194462A (ja) | 半導体装置 | |
| JPS62222672A (ja) | シヨツトキバリヤ形半導体装置およびその製造方法 | |
| JPS6068646A (ja) | 半導体装置の製造方法 |