JPS6191963A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6191963A JPS6191963A JP59214753A JP21475384A JPS6191963A JP S6191963 A JPS6191963 A JP S6191963A JP 59214753 A JP59214753 A JP 59214753A JP 21475384 A JP21475384 A JP 21475384A JP S6191963 A JPS6191963 A JP S6191963A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- emitter
- silicon film
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の製造方法、特にバイポーラ型半導
体装置の製造方法に係り、そのうち、エミッタ領域の形
成方法に関する。
体装置の製造方法に係り、そのうち、エミッタ領域の形
成方法に関する。
最近におけるＩＣ，ＬＳＩなど半導体装置の発展は非常
に目覚ましいが、それらはすべて高集積化、高密度化す
る方向に技術的検討が進められており、それは微細化し
て高集積化・高密度化する程、高速に動作する利点があ
るからである。
に目覚ましいが、それらはすべて高集積化、高密度化す
る方向に技術的検討が進められており、それは微細化し
て高集積化・高密度化する程、高速に動作する利点があ
るからである。
従って、このような半導体装置の製造方法において、微
細化するための自己整合（セルファライン： ５ｅｌｆ
Ａｌｉｇｎ）方式が重用されているが、自己整合によ
る素子特性への悪い影響は十分に注意して、特性劣化の
問題は速やかに改善しなければならない。
細化するための自己整合（セルファライン： ５ｅｌｆ
Ａｌｉｇｎ）方式が重用されているが、自己整合によ
る素子特性への悪い影響は十分に注意して、特性劣化の
問題は速やかに改善しなければならない。
［従来の技術］
第２図（ａ）〜（ｄ）はバイポーラ型半導体装置にお６
ｊる従来のエミッタ領域の形成方法の工程順断面図を示
しており、本例はエミッタ窓部分に設けた燐珪酸ガラス
（ＰＳＧ）膜から多結晶シリコン膜を通じて不純物を拡
散し、エミッタ領域を画定する方式である。
ｊる従来のエミッタ領域の形成方法の工程順断面図を示
しており、本例はエミッタ窓部分に設けた燐珪酸ガラス
（ＰＳＧ）膜から多結晶シリコン膜を通じて不純物を拡
散し、エミッタ領域を画定する方式である。
まず、第２図＋８）に示すように、ｎ型シリコン基坂１
にｐ型ベース領域２を形成し、その上面の二酸化シリコ
ン（Ｓｉ０２ ）膜３を窓開けして、へ−スコンタクト
窓ＢＣとエミッタ窓Ｅとを形成し、その上に化学気相成
長（ＣＶＤ）法によって膜厚１０００人程度０多結晶シ
リコン膜４を被着した状態にあるとする。
にｐ型ベース領域２を形成し、その上面の二酸化シリコ
ン（Ｓｉ０２ ）膜３を窓開けして、へ−スコンタクト
窓ＢＣとエミッタ窓Ｅとを形成し、その上に化学気相成
長（ＣＶＤ）法によって膜厚１０００人程度０多結晶シ
リコン膜４を被着した状態にあるとする。
次いで、第２図（ｂ）に示すように、同じ＜ ＣＶＤ法
によって膜厚５０００人の砒素又は燐をドープしたＰＳ
Ｇ膜５を被着し、フォトプロセスによってパターンニン
グして、エミッタ窓部分の上にのみに、そのＰＳＧ膜５
を残存させて、他部分のＰＳＧ膜は除去する。
によって膜厚５０００人の砒素又は燐をドープしたＰＳ
Ｇ膜５を被着し、フォトプロセスによってパターンニン
グして、エミッタ窓部分の上にのみに、そのＰＳＧ膜５
を残存させて、他部分のＰＳＧ膜は除去する。
次いで、第２図（Ｃ）に示すように、温度９００〜９５
０℃で熱処理して、ＰＳＧ膜５から多結晶シリコン膜（
これは純粋なノン・ドープ膜である）を通して、ヘース
領域２に砒素又は燐を拡散し、ｎ＋型エミッタ領域６を
画定する。
０℃で熱処理して、ＰＳＧ膜５から多結晶シリコン膜（
これは純粋なノン・ドープ膜である）を通して、ヘース
領域２に砒素又は燐を拡散し、ｎ＋型エミッタ領域６を
画定する。
次いで、第２図！ｄ＋に示すように、アルミニウム膜を
被着し、このアルミニウム膜と多結晶シリコン膜とを同
時にパターンニングして、ベースコンタクト電極７とエ
ミッタ電極８とを形成する。そうすると、特にエミッタ
電極８では多結晶シリコン膜が介在す−るため、ｎ＋型
エミッタ領域へのアルミニウム拡散が抑制されて、接触
抵抗の少ない電極接続が形成される。
被着し、このアルミニウム膜と多結晶シリコン膜とを同
時にパターンニングして、ベースコンタクト電極７とエ
ミッタ電極８とを形成する。そうすると、特にエミッタ
電極８では多結晶シリコン膜が介在す−るため、ｎ＋型
エミッタ領域へのアルミニウム拡散が抑制されて、接触
抵抗の少ない電極接続が形成される。
上記が従来から実施されているバイポーラ型半導体装置
のエミッタ領域の形成方法で、本形成方法は、ベースコ
ンタクト窓８Ｃとエミッタ窓Ｅとを同時に形成するセル
ファライン方式である。このようにして、エミッタ領域
を形成すれば、エミッタ・ベース両電極の間隔を狭くし
て、微細化することができる。
のエミッタ領域の形成方法で、本形成方法は、ベースコ
ンタクト窓８Ｃとエミッタ窓Ｅとを同時に形成するセル
ファライン方式である。このようにして、エミッタ領域
を形成すれば、エミッタ・ベース両電極の間隔を狭くし
て、微細化することができる。
［発明が解決しようとする問題点］
ところで、この拡散方式のエミッタ領域の形成方法にお
いて、上記のように多結晶シリコン膜４を表面全面に被
覆したまま、熱処理してＰＳＧ膜からエミッタ窓Ｅに砒
素又は燐を拡散し、エミッタ領域６を画定すると、一旦
夕結晶シリコンＩ！！４に拡散した砒素又は燐が、多結
晶シリコン膜４の中で横方向にも拡散し、ベースコンタ
クト窓ＢＣからシリコン基板に侵入して、ｐ型ベース領
域をｎ型不純物で一部相殺し、ベースコンタクト抵抗を
高くする問題が生じる。
いて、上記のように多結晶シリコン膜４を表面全面に被
覆したまま、熱処理してＰＳＧ膜からエミッタ窓Ｅに砒
素又は燐を拡散し、エミッタ領域６を画定すると、一旦
夕結晶シリコンＩ！！４に拡散した砒素又は燐が、多結
晶シリコン膜４の中で横方向にも拡散し、ベースコンタ
クト窓ＢＣからシリコン基板に侵入して、ｐ型ベース領
域をｎ型不純物で一部相殺し、ベースコンタクト抵抗を
高くする問題が生じる。
エミッタ窓Ｅとベースコンタクト窓ＢＣとの間隔は精々
２μｍ程度であり、多結晶シリコン膜はシリコン基板よ
り拡散が容易であるから、多結晶シリコン膜の中を横方
向に拡散して、ベースコンタクト窓に達することは容易
である。
２μｍ程度であり、多結晶シリコン膜はシリコン基板よ
り拡散が容易であるから、多結晶シリコン膜の中を横方
向に拡散して、ベースコンタクト窓に達することは容易
である。
ベースコンタクト抵、抗が増加すれば、動作スピードの
遅延など、トランジスタ特性を悪化させる欠点があるた
め、このベースコンタクト抵抗はできるだけ低く抑制し
なければならない。
遅延など、トランジスタ特性を悪化させる欠点があるた
め、このベースコンタクト抵抗はできるだけ低く抑制し
なければならない。
本発明は、この問題点を解決させるための、エミッタ領
域の形成方法を提案するものである。
域の形成方法を提案するものである。
［問題点を解決するための手段］
その問題は、ベース領域上に形成された絶縁膜にベース
コンタクト窓とエミッタ窓とを同時に窓開けした後、上
面に多結晶シリコン膜を被着する工程、次いで、ベース
領域とは反対導電型不純物をドープした燐珪酸ガラス膜
を被着し、エミッタ窓部分にのみ該燐珪酸ガラス膜を残
存させる工程、次いで、該燐珪酸ガラス膜をマスクにし
て前記多結晶シリコン膜をエツチング除去する工程、次
いで、熱処理してエミッタ窓より、前記燐珪酸ガラス膜
から多結晶シリコン膜を通して反対導電型不純物を拡散
し、エミッタ領域を画定する工程が含まれる半導体装置
の製造方法によって解決される。
コンタクト窓とエミッタ窓とを同時に窓開けした後、上
面に多結晶シリコン膜を被着する工程、次いで、ベース
領域とは反対導電型不純物をドープした燐珪酸ガラス膜
を被着し、エミッタ窓部分にのみ該燐珪酸ガラス膜を残
存させる工程、次いで、該燐珪酸ガラス膜をマスクにし
て前記多結晶シリコン膜をエツチング除去する工程、次
いで、熱処理してエミッタ窓より、前記燐珪酸ガラス膜
から多結晶シリコン膜を通して反対導電型不純物を拡散
し、エミッタ領域を画定する工程が含まれる半導体装置
の製造方法によって解決される。
［作用］
即ち、本発明はドープしたＰＳＧ膜から多結晶シリコン
膜を通してエミッタ窓に拡散する熱処理工程の前に、ベ
ースコンタクト窓部分を含むエミッタ窓部分以外の表面
の多結晶シリコン膜部分をエツチング除去する。そうす
ると、ベースコンタクト窓への横方向の拡散は防止でき
る。
膜を通してエミッタ窓に拡散する熱処理工程の前に、ベ
ースコンタクト窓部分を含むエミッタ窓部分以外の表面
の多結晶シリコン膜部分をエツチング除去する。そうす
ると、ベースコンタクト窓への横方向の拡散は防止でき
る。
その多結晶シリコン膜のパターンニングは、ＰＳＧＭＩ
Ａをマスクとしてエツチングするが、それにはＰＳＧＩ
Ｑがエツチングされず、多結晶シリコン股がエツチング
されるエツチング剤を用いる。
Ａをマスクとしてエツチングするが、それにはＰＳＧＩ
Ｑがエツチングされず、多結晶シリコン股がエツチング
されるエツチング剤を用いる。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａｌ〜＋ｌ１ｌ）は本発明にかかるエミッタ領
域の形成方法の工程順断面図を示している。
域の形成方法の工程順断面図を示している。
まず、第１図（ａ）に示すように、ｎ型シリコン基板１
１に深さ３０００人のｐ型ベース領域１２を形成し、そ
の上に膜厚５０００人の５ｉ０２膜１３の絶縁膜が被覆
しており、その絶縁膜を窓開けして、ベースコンタクト
窓ＢＣとエミッタ窓Ｅとを形成した後、その上にＣＶＤ
法によって膜厚１０００人の多結晶シリコン膜１４を被
着する。多結晶シリコン膜１４は不純物を含まないノン
・ドープの多結晶シリコン膜である。
１に深さ３０００人のｐ型ベース領域１２を形成し、そ
の上に膜厚５０００人の５ｉ０２膜１３の絶縁膜が被覆
しており、その絶縁膜を窓開けして、ベースコンタクト
窓ＢＣとエミッタ窓Ｅとを形成した後、その上にＣＶＤ
法によって膜厚１０００人の多結晶シリコン膜１４を被
着する。多結晶シリコン膜１４は不純物を含まないノン
・ドープの多結晶シリコン膜である。
次いで、第１図（ｂ）に示すように、上面にＣＶＤ法に
よって膜厚５０００人のＰＳＧ膜１５を被着し、フォト
プロセスによってパターンニングして、エミッタ窓部分
にのみＰＳＧ膜１５を残存させる。このＰＳＧ膜１５は
砒素又は燐を８重量％程度含んだ高濃度なｎ＋型ＰＳＧ
膜である。
よって膜厚５０００人のＰＳＧ膜１５を被着し、フォト
プロセスによってパターンニングして、エミッタ窓部分
にのみＰＳＧ膜１５を残存させる。このＰＳＧ膜１５は
砒素又は燐を８重量％程度含んだ高濃度なｎ＋型ＰＳＧ
膜である。
次いで、第１図（Ｃ）に示すように、このパターンニン
グされたＰＳＧ膜１５をマスクにして、露出した多結晶
シリコン股１４をエツチング除去する。そのエツチング
剤には５０〜６０℃に加熱した苛性カリ溶液を用いる。
グされたＰＳＧ膜１５をマスクにして、露出した多結晶
シリコン股１４をエツチング除去する。そのエツチング
剤には５０〜６０℃に加熱した苛性カリ溶液を用いる。
この時、苛性カリ溶液ではＳＳ１０２ｎｒ、ｐｓａ膜１
ｓはエツチングされ難いが、多結晶シリコン１９１４は
容易にエツチングされ、且つ、硼素が高濃度（５Ｘ１０
／ｃｎｌ程度）に含まれるｐ型ベース領域もエツチ
ングされ難い。従って、ＰＳＧ膜をマスクにして、ノン
・ドープ多結晶シリコン膜をパターンニングすることが
できる。
ｓはエツチングされ難いが、多結晶シリコン１９１４は
容易にエツチングされ、且つ、硼素が高濃度（５Ｘ１０
／ｃｎｌ程度）に含まれるｐ型ベース領域もエツチ
ングされ難い。従って、ＰＳＧ膜をマスクにして、ノン
・ドープ多結晶シリコン膜をパターンニングすることが
できる。
次いで、第１図＋ｄｌに示すよう仝こ、温度９００〜９
５０℃で１０分間熱処理して、’ Ｐ Ｓ Ｇ膜より拡
散し、深さ２０００人のエミッタ領域１６を形成する。
５０℃で１０分間熱処理して、’ Ｐ Ｓ Ｇ膜より拡
散し、深さ２０００人のエミッタ領域１６を形成する。
次いで、第１図（ｅｌに示すように、アルミニウム膜を
被着し、このアルミニウム膜と多結晶シリコン膜とを同
時にパターンニングして、ベースコンタクト電極１７と
エミッタ電極１８とを形成する。そうすれば、エミッタ
領域１６では多結晶シリコン膜を介してアルミニウム膜
と接した電極が形成されるが、ベース領域ではアルミニ
ウム膜に直接に接続した電極が形成される。しかし、ｐ
型ベース領域１２にはｐ型のアルミニウム膜と接しても
、コンタクト抵抗が増加する問題はない。
被着し、このアルミニウム膜と多結晶シリコン膜とを同
時にパターンニングして、ベースコンタクト電極１７と
エミッタ電極１８とを形成する。そうすれば、エミッタ
領域１６では多結晶シリコン膜を介してアルミニウム膜
と接した電極が形成されるが、ベース領域ではアルミニ
ウム膜に直接に接続した電極が形成される。しかし、ｐ
型ベース領域１２にはｐ型のアルミニウム膜と接しても
、コンタクト抵抗が増加する問題はない。
従って、このような形成法を採れば、エミッタ領域を形
成する熱処理工程によって、ＰＳＧ膜中の不純物が多結
晶シリコン膜の中を横方向に拡散して、ベースコンタク
ト窓からシリコン基板に侵入し、ベースコンタクト抵抗
を高（する問題はなくなる。
成する熱処理工程によって、ＰＳＧ膜中の不純物が多結
晶シリコン膜の中を横方向に拡散して、ベースコンタク
ト窓からシリコン基板に侵入し、ベースコンタクト抵抗
を高（する問題はなくなる。
［発明の効果］
以上の説明から明らかなように、本発明によればベース
コンタクト抵抗を低下させることができて、ＩＣ動作特
性の改善に大きく寄与するものである。
コンタクト抵抗を低下させることができて、ＩＣ動作特
性の改善に大きく寄与するものである。
第１図（ａ）〜（ｅ）は本発明にかかる形成工程順断面
図、第２図（ａ）〜（ｄＪは従来の形成工程順断面図で
ある。 図において、 ｌ、１１はｐ型シリコン基板、 ２．１２はｎ型ベース領域、 ３．１３は５ｉ０２股、 ４．１４は多結晶シリコン股、 ５、１５はＰＳＧＩ臭、 ６．１６はｎ＋型エミッタ領域、 ７．１７はベースコンタクト電極、 ８．１８はエミッタ電極、 Ｅはエミッタ窓、 ＢＣはベースコンタクト窓を
示している。 第１図 第２図
図、第２図（ａ）〜（ｄＪは従来の形成工程順断面図で
ある。 図において、 ｌ、１１はｐ型シリコン基板、 ２．１２はｎ型ベース領域、 ３．１３は５ｉ０２股、 ４．１４は多結晶シリコン股、 ５、１５はＰＳＧＩ臭、 ６．１６はｎ＋型エミッタ領域、 ７．１７はベースコンタクト電極、 ８．１８はエミッタ電極、 Ｅはエミッタ窓、 ＢＣはベースコンタクト窓を
示している。 第１図 第２図
Claims (1)
- ベース領域上に形成された絶縁膜にベースコンタクト
窓とエミッタ窓とを同時に窓開けした後、上面に多結晶
シリコン膜を被着する工程、次いで、ベース領域とは反
対導電型不純物をドープした燐珪酸ガラス膜を被着し、
エミッタ窓部分にのみ該燐珪酸ガラス膜を残存させる工
程、次いで、該燐珪酸ガラス膜をマスクにして前記多結
晶シリコン膜をエッチング除去する工程、次いで、熱処
理してエミッタ窓より、前記燐珪酸ガラス膜から多結晶
シリコン膜を通して反対導電型不純物を拡散し、エミッ
タ領域を画定する工程が含まれてなることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59214753A JPS6191963A (ja) | 1984-10-12 | 1984-10-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59214753A JPS6191963A (ja) | 1984-10-12 | 1984-10-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6191963A true JPS6191963A (ja) | 1986-05-10 |
Family
ID=16660997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59214753A Pending JPS6191963A (ja) | 1984-10-12 | 1984-10-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6191963A (ja) |
-
1984
- 1984-10-12 JP JP59214753A patent/JPS6191963A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPS5946107B2 (ja) | Ｍｉｓ型半導体装置の製造法 | |
| JPS60145664A (ja) | 半導体装置の製造方法 | |
| JPS6220711B2 (ja) | ||
| JPS61129872A (ja) | 半導体装置の製造方法 | |
| JPH0122731B2 (ja) | ||
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPS60242662A (ja) | 半導体装置 | |
| JPS60249364A (ja) | 半導体装置の製造方法 | |
| JPS59154026A (ja) | 微細な穴の形成方法 | |
| JPS596073B2 (ja) | ゼツエンゲ−トガタデンカイコウカトランジスタノ セイゾウホウホウ | |
| JPS6163057A (ja) | Ｍｉｓｆｅｔとその製造方法 | |
| JPS6120154B2 (ja) | ||
| JPS61129869A (ja) | 半導体装置の製造方法 | |
| JPH02268426A (ja) | 半導体装置の製造方法 | |
| JPS60193330A (ja) | 半導体への不純物拡散方法 | |
| JPH0290671A (ja) | 半導体集積回路の製造方法 | |
| JPH0337740B2 (ja) | ||
| JPS59177965A (ja) | 半導体装置の製造方法 | |
| JPS6112371B2 (ja) | ||
| JPS60258965A (ja) | 半導体装置の製造方法 | |
| JPH05243264A (ja) | トランジスタの製造方法 | |
| JPH0239093B2 (ja) | ||
| JPH0216019B2 (ja) | ||
| JPH0810696B2 (ja) | 半導体装置の製造方法 |