JPH0451050B2 - - Google Patents
Info
- Publication number
- JPH0451050B2 JPH0451050B2 JP59215606A JP21560684A JPH0451050B2 JP H0451050 B2 JPH0451050 B2 JP H0451050B2 JP 59215606 A JP59215606 A JP 59215606A JP 21560684 A JP21560684 A JP 21560684A JP H0451050 B2 JPH0451050 B2 JP H0451050B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- wiring
- aluminum
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体装置の製造方法にかかり、特に
金、白金等の金属配線を有する半導体集積回路の
製造歩留り及び品質の向上に有力な効果を発揮す
る半導体装置の製造方法に関するものである。
金、白金等の金属配線を有する半導体集積回路の
製造歩留り及び品質の向上に有力な効果を発揮す
る半導体装置の製造方法に関するものである。
（従来技術）
一般に、非常に高信頼性を要求される半導体装
置においては金等の貴金属を用いた金属配線が用
いられるが、この場合金等の貴金属と半導体基板
下地との接着性を確保し、かつ下層配線金属との
化学反応を防ぎ、又金等をメツキ法で被着する場
合には被着を可能とならしめるために、チタン、
白金又はそれらの多層膜等が中間層として使用さ
れる。
置においては金等の貴金属を用いた金属配線が用
いられるが、この場合金等の貴金属と半導体基板
下地との接着性を確保し、かつ下層配線金属との
化学反応を防ぎ、又金等をメツキ法で被着する場
合には被着を可能とならしめるために、チタン、
白金又はそれらの多層膜等が中間層として使用さ
れる。
従来このチタン膜をパターニングする方法とし
ては、(1)：弗酸を含む水溶液で湿式エツチングす
る方法、(2)：CF4等のプラズマ中で乾式エツチン
グする方法、(3)：リフトオフ法により白金膜と一
緒にパターニングしてしまう方法等があつた。こ
のうち(1)の弗酸を含む水溶液で湿式エツチングす
る方法では半導体基板表面が弗酸に侵されにくい
材質（シリコン窒化膜等）の場合には問題ない
が、シリコン酸化膜のような弗酸に侵されやすい
材質の場合は基板表面までがエツチングされるこ
とになり、品質上好ましくないという欠点があつ
た。又、(2)のCF4等のプラズマ中で乾式エツチン
グする方法では(1)と同様に半導体基板表面にシリ
コン窒化膜等のCF4プラズマに侵されやすい材質
の部分がある時には適用できない。さらに(3)のリ
フトオフ法により白金膜と一緒にパターニングし
てしまう方法では加工精度が悪く、微細配線パタ
ーンの形成には適さないという欠点があつた。
ては、(1)：弗酸を含む水溶液で湿式エツチングす
る方法、(2)：CF4等のプラズマ中で乾式エツチン
グする方法、(3)：リフトオフ法により白金膜と一
緒にパターニングしてしまう方法等があつた。こ
のうち(1)の弗酸を含む水溶液で湿式エツチングす
る方法では半導体基板表面が弗酸に侵されにくい
材質（シリコン窒化膜等）の場合には問題ない
が、シリコン酸化膜のような弗酸に侵されやすい
材質の場合は基板表面までがエツチングされるこ
とになり、品質上好ましくないという欠点があつ
た。又、(2)のCF4等のプラズマ中で乾式エツチン
グする方法では(1)と同様に半導体基板表面にシリ
コン窒化膜等のCF4プラズマに侵されやすい材質
の部分がある時には適用できない。さらに(3)のリ
フトオフ法により白金膜と一緒にパターニングし
てしまう方法では加工精度が悪く、微細配線パタ
ーンの形成には適さないという欠点があつた。
（発明の目的）
本発明は、上記のような従来技術の種々の欠点
を除き、品質及び製造留り顕著に向上させ得る半
導体装置の製造方法を提供するものである。
を除き、品質及び製造留り顕著に向上させ得る半
導体装置の製造方法を提供するものである。
（発明の構成）
即ち、本発明は、半導体基板上のシリコン酸化
膜又はPSG（Phospho Silicate Glass）上に被着
したチタン又はチタン化合物の皮膜をアンモニ
ア、過酸化水素又は両者の混合物水溶液によつて
除去することを特徴とした半導体装置の製造方法
である。
膜又はPSG（Phospho Silicate Glass）上に被着
したチタン又はチタン化合物の皮膜をアンモニ
ア、過酸化水素又は両者の混合物水溶液によつて
除去することを特徴とした半導体装置の製造方法
である。
（作用）
本発明によれば、半導体基板表面がシリコン酸
化膜、PSG、シリコン窒化膜いずれであつても
これらの物質をほとんど侵すことなくチタン等の
加工が出来、しかも微細配線パターンの形成が可
能となる。
化膜、PSG、シリコン窒化膜いずれであつても
これらの物質をほとんど侵すことなくチタン等の
加工が出来、しかも微細配線パターンの形成が可
能となる。
（実施例）
次に本発明の実施例を工程順に説明する。第１
図〜第５図は本発明をアルミニウムから成る下層
配線とTi−Pt−Auから成る上層配線を有する二
層配線半導体集積回路に適用した場合の断面図で
ある。
図〜第５図は本発明をアルミニウムから成る下層
配線とTi−Pt−Auから成る上層配線を有する二
層配線半導体集積回路に適用した場合の断面図で
ある。
第１図において、周知の方法により不純物拡
散・酸化等と絶縁膜の開孔の終了した半導体基板
１上にアルミニウムから成る下層配線２及びシリ
コン酸化膜から成る層間絶縁膜３が設けられてい
る。このような半導体基板に通常の方法で１，２
層間貫通孔４を形成した後、チタン膜５、アルミ
ニウム膜６を蒸着法等で被着する（第２図）。さ
らに通常の写真食刻技術により、配線として残さ
ない部分にフオトレジスタ７を形成した後、アル
ミニウム膜６を選択的にエツチングし、この上か
らスパツタ法等でチタン・白金膜を被着する（第
３図）。然る後にリフトオフ法により、フオトレ
ジスト７及びアルミニウム膜６１の残存する部分
のチタン・白金膜を除去し、白金上に金膜１０を
メツキ法等で被着し、アルミニウム膜６をリン酸
等で除去する（第４図）。この後、不要となつた
チタン膜５１アンモニア水と過酸化水素水の混合
液で除去する（第５図）。本発明ではこのエツチ
ングに弗酸を含む薬品を用いないため、層間絶縁
膜３は殆どエツチングされることはない。そのた
め後工程で半導体基板全面にアルミニウムのエツ
チングを行う様な場合にでも下層配線２が侵され
ることは殆んどなく、又、素子の信頼性も高く保
つことができる。以上は本発明を金配線を含む２
層配線半導体集積回路に適用した場合の方法を述
べたが、チタン又はチタン化合物を含むその他の
構造の半導体装置にも同様に実施できることは明
らかである。
散・酸化等と絶縁膜の開孔の終了した半導体基板
１上にアルミニウムから成る下層配線２及びシリ
コン酸化膜から成る層間絶縁膜３が設けられてい
る。このような半導体基板に通常の方法で１，２
層間貫通孔４を形成した後、チタン膜５、アルミ
ニウム膜６を蒸着法等で被着する（第２図）。さ
らに通常の写真食刻技術により、配線として残さ
ない部分にフオトレジスタ７を形成した後、アル
ミニウム膜６を選択的にエツチングし、この上か
らスパツタ法等でチタン・白金膜を被着する（第
３図）。然る後にリフトオフ法により、フオトレ
ジスト７及びアルミニウム膜６１の残存する部分
のチタン・白金膜を除去し、白金上に金膜１０を
メツキ法等で被着し、アルミニウム膜６をリン酸
等で除去する（第４図）。この後、不要となつた
チタン膜５１アンモニア水と過酸化水素水の混合
液で除去する（第５図）。本発明ではこのエツチ
ングに弗酸を含む薬品を用いないため、層間絶縁
膜３は殆どエツチングされることはない。そのた
め後工程で半導体基板全面にアルミニウムのエツ
チングを行う様な場合にでも下層配線２が侵され
ることは殆んどなく、又、素子の信頼性も高く保
つことができる。以上は本発明を金配線を含む２
層配線半導体集積回路に適用した場合の方法を述
べたが、チタン又はチタン化合物を含むその他の
構造の半導体装置にも同様に実施できることは明
らかである。
（発明の効果）
以上説明したように、本発明によれば金・白金
等の金属配線を含む半導体装置を高い品質で歩留
りよく製造することができる。
等の金属配線を含む半導体装置を高い品質で歩留
りよく製造することができる。
第１図乃至第５図は、本発明の実施例を製造工
程順に示した断面図である。 尚、図において、１……半導体基板、２……下
層配線、３……層間絶縁膜、４……貫通孔、５…
…チタン膜、６……アルミニウム膜、７……フオ
トレジスト膜、８……チタン膜、９……白金膜、
１０……金膜、である。
程順に示した断面図である。 尚、図において、１……半導体基板、２……下
層配線、３……層間絶縁膜、４……貫通孔、５…
…チタン膜、６……アルミニウム膜、７……フオ
トレジスト膜、８……チタン膜、９……白金膜、
１０……金膜、である。
Claims (1)
- １ チタンを含む上層配線と、シリコン酸化膜、
PSG、シリコン窒化膜のいずれかから成る層間
絶縁膜と、アルミニウム又はアルミニウム合金か
ら成る下層配線とを有する半導体装置において、
前記下層配線の少なくとも一部を覆うように形成
された部分の前記層間絶縁膜上に延在する前記チ
タンを弗酸を含まない過酸化水素とアンモニアと
混合水溶液のみでエツチングすることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215606A JPS6193629A (ja) | 1984-10-15 | 1984-10-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215606A JPS6193629A (ja) | 1984-10-15 | 1984-10-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6193629A JPS6193629A (ja) | 1986-05-12 |
| JPH0451050B2 true JPH0451050B2 (ja) | 1992-08-18 |
Family
ID=16675211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59215606A Granted JPS6193629A (ja) | 1984-10-15 | 1984-10-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6193629A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19915348B4 (de) * | 1999-04-06 | 2019-06-27 | Schaeffler Technologies AG & Co. KG | Gleitlager |
| JP4577095B2 (ja) * | 2005-06-03 | 2010-11-10 | 東ソー株式会社 | 金属チタンのエッチング用組成物及びそれを用いたエッチング方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847851B2 (ja) * | 1975-02-26 | 1983-10-25 | 日本電気株式会社 | チタン層を有する半導体素子の製造方法 |
| JPS55138235A (en) * | 1979-04-13 | 1980-10-28 | Toshiba Corp | Manufacture of titanic etching solution and semiconductor device using this etching solution |
-
1984
- 1984-10-15 JP JP59215606A patent/JPS6193629A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6193629A (ja) | 1986-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| JPS5944824A (ja) | 自己整合型コンタクトを形成するリフトオフ方法 | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JPS63142A (ja) | 半導体装置の製造方法 | |
| JPH0451050B2 (ja) | ||
| JPS5823928B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH03200330A (ja) | 半導体装置の製造方法 | |
| JP2890681B2 (ja) | 多層配線構造の半導体装置製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JP2743409B2 (ja) | 多層配線形成法 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JP2644079B2 (ja) | 半導体集積回路 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS6149437A (ja) | 半導体装置 | |
| JPS6111468B2 (ja) | ||
| JP3211287B2 (ja) | 半導体装置の製造方法 | |
| JPS6149438A (ja) | 半導体装置 | |
| JPS6376460A (ja) | 半導体装置の製造方法 | |
| JPS6262467B2 (ja) | ||
| JPS6386453A (ja) | 半導体装置の製造方法 | |
| JPH0567609A (ja) | 半導体装置の製造方法 | |
| JPS6086825A (ja) | 半導体装置の製造方法 | |
| JPH0658896B2 (ja) | 半導体装置の製造方法 | |
| JPH0645278A (ja) | 半導体装置の製造方法 |